第五章时序电路-2010

1、逻辑电路逻辑电路第第5 5章时序逻辑电路章时序逻辑电路 组合逻辑电路组合逻辑电路时序逻辑电路时序逻辑电路现时的输出仅取现时的输出仅取决于现时的输入决于现时的输入除与现时输入有除与现时输入有关外还与原状态关外还与原状态有关有关引言引言同步时序电路同步时序电路异步时序电路异步时序电路时序逻辑电路时序逻辑电路5.1 5.1 时序逻辑电路的基本概念时序逻辑电路的基本概念 分析分析时序逻辑电路，写出触发器的状态转换方程和输出方程，时序逻辑电路，写出触发器的状态转换方程和输出方程，画出电路在不同起始状态下的工作波形。画出电路在不同起始状态下的工作波形。 组合电路组合电路存储电路存储电路分析分析: : 电路

2、组成电路组成 电路的状态方程和输出方程电路的状态方程和输出方程 QCPXZCP)QKQJ (Qnn1nCP)XQQX(nn 根据状态方程和输出方程画工作波形根据状态方程和输出方程画工作波形 时序电路的结构时序电路的结构 5.1 5.1 时序逻辑电路的基本概念时序逻辑电路的基本概念1.1.外部外部输入信号输入信号X X( (x x1 1, ,x x2 2, ,x xi i) ) 2.2.外部外部输出信号输出信号Z Z（z z1 1, ,z z2 2z zj j） 3.3.组合电路和存储器之间信号的组合电路和存储器之间信号的 馈送关系，馈送关系，W W( (w w1 1, , w w2 2, ,

3、w wk k) ) 4.4.存储器状态输出存储器状态输出Y Y( (y y1 1, , y y2 2, , y yl l) ) 即组合电路的内部输出给存储器即组合电路的内部输出给存储器的的激励信号激励信号。 即馈给组合电路的内部输入信号。即馈给组合电路的内部输入信号。 输出方程输出方程Z Z( (t tn n)=)=f f X X(t(tn n),),Y Y( (t tn n)激励方程激励方程W W( (t tn n)=)=g g X X( (t tn n),),Y Y( (t tn n)状态方程状态方程Y Y( (t tn+1n+1)=)=h h X X( (t tn n),),Y Y( (

4、t tn n)一、信号一、信号二、方程二、方程米里米里(Mealy)(Mealy)型电路型电路 输出方程输出方程Z Z( (t tn n)=)=f f Y Y( (t tn n)激励方程激励方程W W( (t tn n)=)=g g Y Y( (t tn n)状态方程状态方程Y Y( (t tn+1n+1)=)=h h Y Y( (t tn n)摩尔（摩尔（MooreMoore）型电路）型电路 5.2 时序逻辑电路的描述和分析方法时序逻辑电路的描述和分析方法 激励方程、状态转移方程、输出方程激励方程、状态转移方程、输出方程状态转移表状态转移表状态转移图状态转移图工作波形（时序图）工作波形（时序

5、图）5.2 时序逻辑电路的分析和描述方法时序逻辑电路的分析和描述方法 例：例： 解解: (1)nnnnQQXQQXZ0101nnnnQQXQQX0101,00nQD nnQQXD011,010CPQQnnCPQQXQnnn)(0111激励方程激励方程状态转移方程状态转移方程输出方程输出方程 根据状态转移方程列出状态转移真值表根据状态转移方程列出状态转移真值表。 5.2 时序逻辑电路的分析和描述方法时序逻辑电路的分析和描述方法 ,010CPQQnnCPQQXQnnn)(0111nnnnQQXQQXZ0101 画状态转移图画状态转移图 画工作波形画工作波形 5.2 时序逻辑电路的分析和描述方法时序

6、逻辑电路的分析和描述方法 5.3 锁存器、寄存器、移位寄存器锁存器、寄存器、移位寄存器 5.3.1 锁存器锁存器 (透明锁存器透明锁存器)功能功能: : 不锁存数据时，输出信号不锁存数据时，输出信号Q随输入信号随输入信号D变化，就象信号通过一变化，就象信号通过一个缓冲器一样个缓冲器一样; ;锁存信号起作用时，输出状态锁存信号起作用时，输出状态Q被锁住，输入信号被锁住，输入信号D不不被理睬。输出端保持原态被理睬。输出端保持原态01DDDQC1C1 1、锁存器的工作原理、锁存器的工作原理 时，0CDQ DQ 1D5.3.1 锁存器锁存器1 1、锁存器的工作原理、锁存器的工作原理 1时，0CDQ D

7、Q 低电平跟随数据低电平跟随数据D变化变化; ;上升沿锁存数据，高电平保持数据。上升沿锁存数据，高电平保持数据。QQQ时，变为由10CnnQQ1nnnnQDQQQ11C2、八位锁存器、八位锁存器 74LS373 8 8位锁存器位锁存器CT74LS373CT74LS373 : :三态输出控制端，低电平有效。三态输出控制端，低电平有效。 C：OC锁存控制输入端。锁存控制输入端。C高电平高电平时不锁存，输入数据直达输出端。时不锁存，输入数据直达输出端。C下降沿下降沿锁存数据，低电平保持；锁存数据，低电平保持； 时输入数据能到达输出端；时输入数据能到达输出端； 时时 8 个输出均呈高阻态。个输出均呈高

8、阻态。 0OC1OC表示驱动器表示驱动器缓冲器缓冲器5.3.1 锁存器锁存器5.3.1 锁存器锁存器74LS77、74LS363、74LS373、74LS845、74LS843、74LS8414508、4042、4099、74HC373其它型号的锁存器其它型号的锁存器关于缓冲器关于缓冲器 P244 （1）若某器件带负载能力有限，可加一级带驱动器的缓冲器；）若某器件带负载能力有限，可加一级带驱动器的缓冲器；（2）前后级间逻辑电平不匹配，可用电平转换缓冲器加以匹配；）前后级间逻辑电平不匹配，可用电平转换缓冲器加以匹配；（3）极性转换，加反相缓冲器；）极性转换，加反相缓冲器；（4）缓变信号转换为边沿

9、陡峭信号，加带施密特电路的缓冲器）缓变信号转换为边沿陡峭信号，加带施密特电路的缓冲器（5）数据传输处理过程中，不同）数据传输处理过程中，不同 器件间速度和时间不匹配时，加缓冲器进行弥补。器件间速度和时间不匹配时，加缓冲器进行弥补。 锁存器可以控制数据的显示时间锁存器可以控制数据的显示时间当锁存信号当锁存信号C=1时，数据可通过锁存器到时，数据可通过锁存器到达显示器；达显示器；C由高变低时，锁存器截获由高变低时，锁存器截获C下降沿时刻的数据并保持到下降沿时刻的数据并保持到C=1再次出现；再次出现； 3、锁存器的应用、锁存器的应用显示数据锁存显示数据锁存显示数据锁存：显示数据锁存：数据变化速度快，

10、显示字符迅速变化，人数据变化速度快，显示字符迅速变化，人眼无法辨认。眼无法辨认。5.3.1 锁存器锁存器5.3.2 寄存器寄存器 时钟脉冲时钟脉冲CP ：存数指令：存数指令 在在CP 上升沿上升沿，触发器存入各自数据输入端，触发器存入各自数据输入端 D 的数据；的数据；在在CP 的低电平、高电平、下降沿的低电平、高电平、下降沿，各触发器保持各自的数据不变。，各触发器保持各自的数据不变。74LS374：8位数据寄存器位数据寄存器 8 8位锁存器位锁存器CT74LS373CT74LS373 5.3.2 寄存器寄存器 5.3.3 移位寄存器移位寄存器 所谓所谓“移位移位”，就是将寄存器所存各位数据，

11、在每，就是将寄存器所存各位数据，在每个移位脉冲的作用下，向左或向右移动一位。根据个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成移位方向，常把它分成左移寄存器左移寄存器、右移寄存器右移寄存器 和和 双向移位寄存器双向移位寄存器三种：三种：寄存器寄存器左移左移(a)寄存器寄存器右移右移(b)寄存器寄存器双向双向移位移位(c)1 1、串行码与通信、串行码与通信 终端终端终端终端串行通讯串行通讯串入并出串入并出并入串出并入串出5.3.3 移位寄存器移位寄存器 2、串入并出移存器、串入并出移存器 4 4位串入并出右移寄存器位串入并出右移寄存器 Q3n+1=D， Q2n+1= Q3n，Q

12、1n+1 =Q2n， Q0n+1= Q1n 串行通信串行通信: : 低位在先低位在先CP序号序号Q3 Q2 Q1 Q00- - - - - - -11 - - -1 - - -2 1 1 - - 1 1 - -3 0 1 1 - 0 1 1 -4 1 0 1 1 1 0 1 1并行并行取样取样 1 0 1 1 1 0 1 15.3.3 移位寄存器移位寄存器 10111011右移：右移：高向低移高向低移 左移：左移：低位向高位移低位向高位移 01234567QQQQQQQQ01234567QQQQQQQQ集成移位寄存器集成移位寄存器 74LS164总定性符总定性符SRG8: 8位移存器；位移存器

13、；：右移、下移，移动顺序为右移、下移，移动顺序为QAQB QH ；C1：控制关联控制关联； A、B经与门在经与门在 CP 作用下串行输入作用下串行输入 D 触发器触发器；BADQnA15.3.3 移位寄存器移位寄存器 8 8位移存器位移存器CT74LS164CT74LS164的工作波形的工作波形 5.3.3 移位寄存器移位寄存器 Q0n+1=Q1n+MD0 Q1n+1=Q2n+MD1 Q2n+1=Q3n+MD2 Q3n+1=MD3 M=1时，时，取数模式取数模式；输入数据；输入数据D3-D0通过与非门存入通过与非门存入FF3-FF0 。 M=0时时，封锁数据输入与非门，封锁数据输入与非门，移位

14、模式移位模式 3、并入串出移存器、并入串出移存器 1011低低位位在在先先10115.3.3 移位寄存器移位寄存器 10113、并入串出移存器、并入串出移存器 5.3.3 移位寄存器移位寄存器 74LS1655.3.3 移位寄存器移位寄存器 8位并入串出移存器位并入串出移存器 74LS165总定性符总定性符SRG8: 八位移存器；八位移存器； ：模式选择控制端：模式选择控制端 ：右移、下移，移动顺序为右移、下移，移动顺序为 QA QH, 只有只有QH 有输出有输出；C3-3D：与：与D触发器意义同触发器意义同；SER：SHIFT数据串入端，数据串入端， 在在CP作用下串行作用下串行 输入输入D

15、触发器触发器；AH：LOAD功能异步并行置入端，功能异步并行置入端，CPINH：高电平时禁止高电平时禁止CP的作用的作用LDSH /时，移位1/LDSH时，并行置数0/LDSH集成移位寄存器集成移位寄存器 CT74LS199既能并入串出，也能串入并出既能并入串出，也能串入并出 时，时，LOAD功能：功能： AH在在CP触发下同步并行置入；触发下同步并行置入；0/LDSH移位数据由移位数据由QH端串行输出；端串行输出； 时，时，SHIFT功能：在功能：在CP作用下数据作用下数据 串行输入串行输入JK触发器，注意触发器，注意K端为反向输入：端为反向输入：1/LDSHKJ与nA1nAnA1nAQQH

16、L,KJ;QQLH,KJ短接即变成短接即变成D触发器。触发器。公共控制块中的内容同公共控制块中的内容同CT74LS165；5.3.3 移位寄存器移位寄存器 总定性符总定性符SRG8：八位移存器；：八位移存器；公共控制块中的公共控制块中的S1S0组合输入确定四种方式：组合输入确定四种方式：方式方式M0保持保持：CP不起作用；不起作用；方式方式M1右（下）移右（下）移：数据由：数据由DSR串行输入，串行输入， 由由QH端串行输出；端串行输出；方式方式M2左（上）移左（上）移：数据由：数据由DSL串行输入，串行输入， 由由QA端串行输出；端串行输出； 方式方式M3LOAD：AH在在CP触发下同步并行

17、触发下同步并行 置入。置入。 双向双向移存器移存器 74LS1984. 双向移位寄存器双向移位寄存器 74LS198 CP5.3.3 移位寄存器移位寄存器 5.3 锁存器、寄存器、移位寄存器锁存器、寄存器、移位寄存器 5.3.45.3.4 寄存器寄存器的应用的应用1. 1. 做缓冲器做缓冲器2. 并并-串转换串转换 5.3 锁存器、寄存器、移位寄存器锁存器、寄存器、移位寄存器 5.3.45.3.4 寄存器寄存器的应用的应用3. 串串-并转换并转换 5.3 锁存器、寄存器、移位寄存器锁存器、寄存器、移位寄存器 5.3.45.3.4 寄存器寄存器的应用的应用5.4 计数器计数器 计数制方式计数制方

18、式二进制计数器二进制计数器: : 按自然二进制码顺序计数按自然二进制码顺序计数N N 进制计数器进制计数器计数过程中数计数过程中数值的增减分类值的增减分类 加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器计数脉冲数目的电路计数脉冲数目的电路十进制计数器十进制计数器: :计数脉冲触发方式计数脉冲触发方式同步计数器同步计数器异步计数器异步计数器5.4 计数器计数器 5.4.1 同步计数器同步计数器 计数脉冲到来时各级触发器的状态同时发生转移计数脉冲到来时各级触发器的状态同时发生转移1、同步二进制计数器、同步二进制计数器 0123QQQQ/ Z计数状态按自然二计数状态按自然二进制码的顺序

19、变化进制码的顺序变化CP :状态转移方程：状态转移方程： CPQQnn)(010CPQQQQQQQnnnnnnn)(21021012CPQQQQQQQQQnnnnnnnnn)(3210321013CPQQQQQnnnnn)(101011同步同步4位位 二进制二进制加法计数器加法计数器 输出方程输出方程: :n0n1n2n3QQQQZ nQKJKJ01100, 1nnnnnQQQKJQQKJ012330122,清零信号清零信号 在初始化时在初始化时加入一个负脉冲，则初始状态为加入一个负脉冲，则初始状态为Q3nQ2nQ1nQ0n=0000 DR激励方程：激励方程： 0123QQQQ同步同步4位位

20、二进制二进制 加法计数器加法计数器 5.4.1 同步计数器同步计数器 / Z时序图时序图 5.4.1 同步计数器同步计数器 同步同步4位位 二进制二进制 加法计数器加法计数器 CT74LS161同步置数，异步复位同步置数，异步复位CT74LS163同步置数，同步复位同步置数，同步复位5.4 计数器计数器 5.4.1 同步计数器同步计数器 1、同步二进制计数器、同步二进制计数器 而计数器的而计数器的CP不一定是周期信号不一定是周期信号，可以是随机脉冲，称为计数脉冲，输出信号也不，可以是随机脉冲，称为计数脉冲，输出信号也不一定是周期性的，计数器的工作目的是记录计数脉冲个数（递加或递减）以及产生一定

21、是周期性的，计数器的工作目的是记录计数脉冲个数（递加或递减）以及产生溢出（进位或借位）信号。溢出（进位或借位）信号。 分频器：分频器：计数器可用作分频器，但分频器的计数器可用作分频器，但分频器的CP一定是周期信号，输出也是周期一定是周期信号，输出也是周期性的，输出信号周期是性的，输出信号周期是CP周期的周期的M倍倍，即，即输出频率是输出频率是CP频率的频率的M分之一分之一，所以叫，所以叫分频器；分频器；计数器、分频器、模计数器、分频器、模 模：模：计数状态有限并周期循环，状态图定有一个计数主循环，它包含的状态数即计数状态有限并周期循环，状态图定有一个计数主循环，它包含的状态数即为计数模值，简称

22、模，用为计数模值，简称模，用M表示表示。计数器、分频器、模计数器、分频器、模 模模1616、模、模10例如十进制计数器称为模例如十进制计数器称为模10计数器，计数器，M=10模模9 9计数器计数器0123QQQQ同步同步4位二进制减法计数器位二进制减法计数器 0123QQQQ/ Z5.4 计数器计数器 5.4.1 同步计数器同步计数器 1、同步二进制计数器、同步二进制计数器 CT74LS191脉冲触发，延迟输出脉冲触发，延迟输出CT74HC191上升沿触发，异步置数上升沿触发，异步置数5.4 计数器计数器 5.4.1 同步计数器同步计数器 1、同步二进制计数器、同步二进制计数器 191加计数加

23、计数时序图时序图CT74HC191上升沿触发，异步置数上升沿触发，异步置数可逆计数器可逆计数器5.4 计数器计数器 5.4.1 同步计数器同步计数器 1、同步二进制计数器、同步二进制计数器 CT74LS193双时钟，上升沿触发，异步置数双时钟，上升沿触发，异步置数CPUP与与CPDOWN互锁：互锁：加计数时，加计数时， CPDOWN=1 CPUP 计数计数减计数时，减计数时， CPUP =1 CPDOWN 计数计数5.4 计数器计数器 5.4.1 同步计数器同步计数器 1、同步二进制计数器、同步二进制计数器 231024 4个触发器个触发器 8421BCD、5421BCD、2421BCD、余、

24、余3BCD 同步同步8421BCD十进制计数器十进制计数器 0123QQQQ/ 18421BCD计数计数5.4 计数器计数器 5.4.1 同步计数器同步计数器 1、同步十进制计数器、同步十进制计数器 J J0 0= =K K0 0=1=1， ， K K1 1= =Q Q0 0n n，J J2 2= =K K2 2= =Q Q1 1n nQ Q0 0n n，J J3 3= =Q Q2 2n nQ Q1 1n nQ Q0 0n n，K K3 3= =Q Q0 0n n nnQQJ031激励方程：激励方程： 状态转移方程：状态转移方程： CPQQnn010CPQQQQQQnnnnnn)(101031

25、1CPQQQQQQQnnnnnnn)(30301213CPQQQQQQQnnnnnnn)(20120112输出方程为：输出方程为： nnQQZ03状态转移表状态转移表 5.4 计数器计数器 5.4.1 同步计数器同步计数器 2、同步十进制计数器、同步十进制计数器 状态转移表状态转移表 全状态图全状态图010101偏偏离离状状态态5.4 计数器计数器 5.4.1 同步计数器同步计数器 2、同步十进制计数器、同步十进制计数器 CPQQnn010CPQQQQQQnnnnnn)(1010311CPQQQQQQQnnnnnnn)(30301213CPQQQQQQQnnnnnnn)(20120112nnQ

26、QZ03自启动与非自启动：自启动与非自启动：能自启动能自启动时序图时序图 5.4 计数器计数器 5.4.1 同步计数器同步计数器 2、同步十进制计数器、同步十进制计数器 CT74LS160同步置数，异步复位同步置数，异步复位CT74LS162同步置数，同步复位同步置数，同步复位5.4 计数器计数器 5.4.1 同步计数器同步计数器 2、同步十进制计数器、同步十进制计数器 CT74190脉冲触发，延迟输出脉冲触发，延迟输出CT74HC190上升沿触发，异步置数上升沿触发，异步置数类同类同 1915.4 计数器计数器 5.4.1 同步计数器同步计数器 2、同步十进制计数器、同步十进制计数器 CT7

27、4LS192双时钟，上升沿触发，异步置数双时钟，上升沿触发，异步置数类同类同1935.4 计数器计数器 5.4.1 同步计数器同步计数器 2、同步十进制计数器、同步十进制计数器 同步同步4位二进制加法计数器位二进制加法计数器 异步异步4位二进制加法计数器位二进制加法计数器 5.4.2 异步计数器异步计数器 5.4 计数器计数器 1、异步二进制计数器、异步二进制计数器 状态转移方程：状态转移方程： CPQQn01n00n11n1QQQ1n21n2QQQ2n31n3QQQ输出方程输出方程：Z=Q3n 异步异步 4 位位二进制二进制加法计数器加法计数器 5.4.2 异步计数器异步计数器 5.4 计数

28、器计数器 计数脉冲不是加在每个触发器的计数脉冲不是加在每个触发器的 CP 端，因而各触发器的端，因而各触发器的状态转移不是在同一脉冲触发下发生。状态转移不是在同一脉冲触发下发生。 时序图时序图 1、异步二进制计数器、异步二进制计数器 5.4.2 异步计数器异步计数器 5.4 计数器计数器 CT74LS293又称又称2、8电路电路DIV2部分只有一个触发器，计数脉冲部分只有一个触发器，计数脉冲加到加到CPA上，输出上，输出QA为模为模2计数计数DIV8部分有部分有3个触发器，计数脉冲加入个触发器，计数脉冲加入CPB，输出，输出QB、QC、QD为为8进制加法计数；进制加法计数；若将若将QA接到接到

29、CPB，就组成，就组成4位二进制计数器位二进制计数器清零端清零端 R0（1）和和R0（2）：=11时，清零时，清零1、异步二进制计数器、异步二进制计数器 5.4.2 异步计数器异步计数器 5.4 计数器计数器 CT74LS197下跳触发，异步置数下跳触发，异步置数时，0LDDCBAQQQQABCDLD：异步置数控制端：异步置数控制端类同类同2931、异步二进制计数器、异步二进制计数器 5.4.2 异步计数器异步计数器 5.4 计数器计数器 高电平复位高电平复位振荡器频率由外加定时阻振荡器频率由外加定时阻容值决定容值决定内部接计数器，内部接计数器，有施密特触发特性有施密特触发特性CC4060 1

30、4位二进制计数器位二进制计数器/振荡器振荡器1、异步二进制计数器、异步二进制计数器 5.4.2 异步计数器异步计数器 5.4 计数器计数器 RS=1M，R=20k，C=1000pF 异步异步8421BCD十进制加法计数器十进制加法计数器 2、异步十进制计数器、异步十进制计数器 5.4.2 异步计数器异步计数器 5.4 计数器计数器 CT74LS196下跳触发，异步置数下跳触发，异步置数 R0（1）、R0（2）=11时，计数器清时，计数器清0S9（1）、S9（2）=11时，置时，置91001ABCDQQQQ2、5CT74LS290下跳触发，置下跳触发，置0 ，置，置92、异步十进制计数器、异步十

31、进制计数器 5.4.2 异步计数器异步计数器 5.4 计数器计数器 CT74LS290 练习练习8421BCD 计数计数BCDQQQAQCPA外接外接CP，QA接到接到CPB0 0 0 05421BCD 计数计数BCDQQQAQCPB外接外接CP，QD接到接到CPA0 0 00 0 10 1 00 1 11 0 0000000 0 00 0 10 1 00 1 11 0 0111110 0 110 0 000 0 1100 1 010 1 000 1 110 1 101 0 011 0 05.4 计数器计数器 5.4.3 N进制计数器进制计数器 任意进制计数器任意进制计数器改造集成的计数器的组

32、件改造集成的计数器的组件置数法置数法 复位法复位法 1 1、用复位法组成、用复位法组成N 进制计数器进制计数器 5.4 计数器计数器 5.4.3 N 进制计数器进制计数器 CR清清0例例1：用：用161组成组成M=12的计数器的计数器模模 M模模 M=12虽然出现虽然出现13个状态个状态，但，但CP个数是个数是12个个1 1、用复位法组成、用复位法组成N N进制计数器进制计数器 5.4 计数器计数器 5.4.3 N进制计数器进制计数器 异步复位异步复位：不等不等CPCP触发沿来，只要加到复位端的信号有效，就复位，触发沿来，只要加到复位端的信号有效，就复位， 即复位不受即复位不受CPCP的控制的

33、控制同步复位：同步复位：除复位信号有效外，还必须相应的除复位信号有效外，还必须相应的CPCP触发沿控制，才复位触发沿控制，才复位1 1、用复位法组成、用复位法组成N N进制计数器进制计数器 复位脉冲很窄，复位可靠性差；加触发器改进电路，使复位脉冲变宽到一复位脉冲很窄，复位可靠性差；加触发器改进电路，使复位脉冲变宽到一个个CPCP脉冲宽度，增加可靠性。脉冲宽度，增加可靠性。 11000123QQQQ时，时，G1输出变为输出变为0，CP=1，触发器置，触发器置0（a=0） 00000123QQQQ，G1输出输出1，CP=1，触发器保持，触发器保持（a=0）直到直到CP变为低变为低0时，时，G1输出

34、输出1，使触发器状态置，使触发器状态置1（a=1），才结束复位信号），才结束复位信号 5.4.3 N进制计数器进制计数器 1 1、用复位法组成、用复位法组成N N进制计数器进制计数器 例例2 2：用：用163组成组成12进制计数器进制计数器 163为同步复位为同步复位 11015.4.3 N进制计数器进制计数器 2 2、用置数法组成、用置数法组成N N进制计数器进制计数器 例例3: 用用74LS161组成组成12进制计数器。进制计数器。 1 1、用复位法组成、用复位法组成N N进制计数器进制计数器 LD 置置数数161为同步置为同步置数数M=12 5.4.3 N进制计数器进制计数器 2 2、用

35、置数法组成、用置数法组成N N进制计数器进制计数器 例例4: 用用74LS161组成模组成模M=9计数器计数器 1 1、用复位法组成、用复位法组成N N进制计数器进制计数器 5.4.3 N5.4.3 N进制计数器进制计数器 M=9 CO输出也可以用作产生置数或复位信号输出也可以用作产生置数或复位信号 2 2、用置数法组成、用置数法组成N N进制计数器进制计数器 例例5: 用用74LS161组成模组成模M=9计数器计数器 1 1、用复位法组成、用复位法组成N N进制计数器进制计数器 5.4.3 N5.4.3 N进制计数器进制计数器 3 移存型移存型计数器计数器（1）环形计数器）环形计数器2、用置

36、数法组成、用置数法组成N进制计数器进制计数器 1、用复位法组成、用复位法组成N进制计数器进制计数器 5.4.3 N进制计数器进制计数器 环型，扭环型环型，扭环型M=4 不能自启动不能自启动D3=Q2 D2=Q1 D1=Q0 D0=Q3 行波计数器行波计数器3 移存型移存型计数器计数器（2）扭环计数器）扭环计数器5.4.3 N进制计数器进制计数器 M=8 不能自启动不能自启动（1）环型计数器）环型计数器D3=Q2 D2=Q1 D1=Q030QD 4 计数器的级联计数器的级联3 移存型移存型计数器计数器2、用置数法组成、用置数法组成N进制计数器进制计数器 1、用复位法组成、用复位法组成N进制计数器

37、进制计数器 5.4.3 N进制计数器进制计数器 十进制十进制其它进制其它进制级间异步连接级间异步连接级间同步连接级间同步连接4 计数器的级联计数器的级联六十进制计数器六十进制计数器5.4.3 N进制计数器进制计数器 M1=10 M2=6 M=106=60 390 RD=1 时复位，异步复位时复位，异步复位0 1 1 0 QDQCQBQA 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0产生产生复位复位信号信号1 1级间异步连接级间异步连接级间用异步级联级间用异步级联计数到计数到365时产生复位信号，经展宽异步复位，状态时产生复位信号

38、，经展宽异步复位，状态0364三百六十五进制计数器方案三百六十五进制计数器方案14 计数器的级联计数器的级联5.4.3 N进制计数器进制计数器 级间用异步级联级间用异步级联计数到计数到(365)HEX时产生复位信号，经展宽异步复位，状态时产生复位信号，经展宽异步复位，状态0 868(365)HEX 进制计数器进制计数器4 计数器的级联计数器的级联5.4.3 N进制计数器进制计数器 级间用同步级联级间用同步级联三百六十五进制计数器方案三百六十五进制计数器方案2计数到计数到364时产生复位信号，同步复位，状态时产生复位信号，同步复位，状态03644 计数器的级联计数器的级联5.4.3 N进制计数器

39、进制计数器 升降机高度显示电路升降机高度显示电路5.4.4 5.4.4 计数器的应用实例计数器的应用实例光电编码器的输出波形光电编码器的输出波形显示高度为显示高度为199.99米米5.4 5.4 计数器计数器 5.4.3 N5.4.3 N进制计数器进制计数器 5.4.2 5.4.2 异步计数器异步计数器 5.4.1 5.4.1 同步计数器同步计数器 上上升升下下降降5.4 5.4 计数器计数器钟表电路驱动液晶显示钟表电路驱动液晶显示5.4.4 计数器的应用计数器的应用双十进制计数器双十进制计数器CC4518的符号的符号32768Hz经经215分频得秒脉冲分频得秒脉冲CC14543是集锁存、是集

40、锁存、七段译码、异或门驱动七段译码、异或门驱动输出于一体的芯片输出于一体的芯片同步时序电路的设计同步时序电路的设计异步时序电路的设计异步时序电路的设计输出方波的奇数分频器输出方波的奇数分频器5.5 时序逻辑电路的设计时序逻辑电路的设计 第第5章时序逻辑电路章时序逻辑电路 5.5 时序电路的设计时序电路的设计 时序电路的时序电路的设计设计过程图过程图时序电路的时序电路的分析分析过程图过程图5.5 5.5 时序电路的设计时序电路的设计 5.5.1 5.5.1 建立建立原始原始状态图、表状态图、表 分析分析设计要求设计要求，认清有，认清有几个输入变量几个输入变量，几个输出函数几个输出函数，至少需要，

41、至少需要多少多少时钟脉冲时钟脉冲才能形成一个循环，每个时钟周期有可能产生才能形成一个循环，每个时钟周期有可能产生多少状态多少状态，各状态，各状态的的转移方向转移方向及对应的及对应的输出输出应是什么。应是什么。 例例1 1：设计一个检测串行输入二进制序列码的电路，当输入序列中连续有设计一个检测串行输入二进制序列码的电路，当输入序列中连续有三三 个或个或三三个以上个以上1 1输入时，检测电路输出为输入时，检测电路输出为1 1，其他情况均输出，其他情况均输出0 0。 逻辑命题逻辑命题 状态转移图、表状态转移图、表 (1) 一个串行码随机信号输入端一个串行码随机信号输入端X，一个输出端，一个输出端Z

42、(2) 设一个初始状态设一个初始状态A，即未经过，即未经过CP 脉冲作脉冲作用，电路处于准备接收串行码的状态。用，电路处于准备接收串行码的状态。 (3) 按照输入码的两种可能（按照输入码的两种可能（0，1），画出状态转移方向及），画出状态转移方向及各状态的输出各状态的输出, B、C、D分别代表在分别代表在CP节拍控制下输入节拍控制下输入1、2、3个个1的状态。的状态。 5.5 5.5 时序电路的设计时序电路的设计 5.5.1 5.5.1 建立原始状态图、表建立原始状态图、表 (4) (4) E E代表代表A A经过一个经过一个CP CP 节拍输入一个节拍输入一个0 0的状态。的状态。 (6)

43、(6) 第三个第三个CPCP，得到完整的全状态图，得到完整的全状态图(5) (5) F F、G G、H H分别代表在二个分别代表在二个CP CP 节拍控制下输入节拍控制下输入0000、0101、1010的状态的状态某两个（及以上）状态对于某两个（及以上）状态对于所有的输入组合对应的输出所有的输入组合对应的输出相同并且次态等效。相同并且次态等效。 5.5 5.5 时序电路的设计时序电路的设计 5.5.2 5.5.2 状态化简状态化简状态合并的原则：状态合并的原则： (a)(a)两状态两状态在所有输入组合情况下在所有输入组合情况下，输出相同，且次态相同输出相同，且次态相同，则两状态等价，则两状态等

44、价， 可以合并为一个状态；可以合并为一个状态； (c)(c)状态的等价可以传递，若状态的等价可以传递，若A=BA=B，B=CB=C，则，则A=CA=C； (d)(d)两对状态（两对状态（4 4个状态）互为等价条件则它们分别等价。个状态）互为等价条件则它们分别等价。 A A和和E E、A A和和F F、 B B和和G G、 E E和和F F是多是多对状态等价互相依赖。对状态等价互相依赖。 根据等价原则，根据等价原则，A=EA=E，A=FA=F，E=FE=F，B=GB=G。 5.5 5.5 时序电路的设计时序电路的设计 5.5.2 5.5.2 状态化简状态化简(b)(b)两状态两状态在所有输入组合

45、情况下在所有输入组合情况下，输出相同，且互为次态输出相同，且互为次态，则两状态等价，则两状态等价状态分配状态分配尽量相邻尽量相邻原则原则： (a)(a)若输入相同，两个现态有同一个次态，这两个现态应尽量相邻；若输入相同，两个现态有同一个次态，这两个现态应尽量相邻；(b)(b)若输入不同，同一个现态有两个次态，这两个次态应尽量相邻；若输入不同，同一个现态有两个次态，这两个次态应尽量相邻；(c)(c)若两个现态所对应的输出完全相同，这两个现态尽量相邻。若两个现态所对应的输出完全相同，这两个现态尽量相邻。5.5 5.5 时序电路的设计时序电路的设计 5.5.3 5.5.3 状态分配状态分配（1 1）

46、00 00 填填0 0; ; 1111填填1 1 （2 2）01 01 填填U (Up)U (Up) （3 3）10 10 填填D (Down)D (Down)QnQn+1所需要的激励所需要的激励5.5 5.5 时序电路的设计时序电路的设计 5.5.4 5.5.4 列状态转移激励表列状态转移激励表5.5 5.5 时序电路的设计时序电路的设计 5.5.5 5.5.5 求激励方程和输出方程求激励方程和输出方程输出方程输出方程 01QQZ 选用一种触发器选用一种触发器J：1J激励方程激励方程 1K1D0J0K0DK：圈圈U，排除排除0圈圈D，排除排除1D：圈：圈1、U，排除排除D、00XQX1QX1

47、QX 01XQXQ 1QX5.5 5.5 时序电路的设计时序电路的设计 求不同激励信号时的求不同激励信号时的必须项、禁止项必须项、禁止项和和任意项任意项dafssJKJK触发器激励方程：触发器激励方程： 输出方程：输出方程： 01QQZ 01XQJ XK 110QXJ 110QXQXK5.5 5.5 时序电路的设计时序电路的设计 5.5.6 5.5.6 按照激励方程和输出方程画逻辑图按照激励方程和输出方程画逻辑图5.5 5.5 时序电路的设计时序电路的设计 111 码检测电路之命题分析码检测电路之命题分析2：(1) 一个串行码随机信号输入端一个串行码随机信号输入端X，一个输出端，一个输出端Z

48、(2) 设一个初始状态设一个初始状态A，即未经过，即未经过CP 脉冲作用，电路处于准备接收串行码脉冲作用，电路处于准备接收串行码的状态。的状态。 A：一个符合的码也没收到的状态：一个符合的码也没收到的状态当当X=0 状态仍为状态仍为A 输出输出0当当X=1 状态转为状态转为B 输出输出0 B：收到：收到1个符合的码个符合的码C：收到：收到2个符合的码个符合的码D：收到：收到3个符合的码个符合的码X=0 X=0 状态转状态转A 输出输出0 0X=1 X=1 转转C 输出输出0 0 X=0 X=0 转转A 输出输出0 0X=1 X=1 转转D 输出输出0 0 X=0 X=0 转转A 输出输出1 1

49、X=1 X=1 转转D 输出输出1 1 000015.5 5.5 时序电路的设计时序电路的设计 111 码检测电路之命题分析码检测电路之命题分析3：A B C D E F G H000 001 010 011 100 101 110 111Yn/ZY+1X=0X=1A/0ABB/0CDC/0EFD/0GHE/0ABF/0CDG/0EFH/1GHYn/ZY+1X=0X=1A/0ABB/0CDC/0EFD/0GHE/0ABF/0CDG/0EFH/1GH化简化简Yn/ZY+1X=0X=1A/0ABB/0CDC/0ABD/0CHH/1CHA=E，B=F，C=GYn/ZY+1X=0X=1A/0ABB/0

50、ADD/0AHH/1AH5.5 5.5 时序电路的设计时序电路的设计 111 码检测电路之命题分析码检测电路之命题分析4：A B C D00 01 10 11E111/0/1/0/1/1/1/0/0/0/1Yn/ZY+1X=0X=1A/0ABB/0CDC/0ABD/0CEE/1CE状态状态/X5.5 5.5 时序电路的设计时序电路的设计 1111 码检测电路之命题分析码检测电路之命题分析5：110101状态化简的练习：状态化简的练习：Yn/ZY+1X=0X=1A/0ABB/0DAC/0DED/1BDE/0AC化简化简Yn/ZY+1X=0X=1A/0ABB/0DAD/1BDA=E，B=C例例2

51、设计一个电路，将串行输入的设计一个电路，将串行输入的3位自然二进制码转换为位自然二进制码转换为3位格雷码串行输出位格雷码串行输出 输入自然二进制码：输入自然二进制码： 000，001，010，011， 100，101，110，111 输出格雷码：输出格雷码： 000，001，011，010， 110，111，101，100分析：分析： 自然二进制码和格雷码对照：自然二进制码和格雷码对照：5.5 5.5 时序电路的设计时序电路的设计 0/XSZSn/M输入输入M，输出，输出Z0/1S1/2S0/3S11/4S1/5S0/6S0/7S00101/8S1/9S0/10S10/11S1/12S1/13

52、S0/14S00000111111/YS例例2 设计一个电路，将串行输入的设计一个电路，将串行输入的3位自然二进制码转换为位自然二进制码转换为3位格雷码串行输出位格雷码串行输出 5.5 5.5 时序电路的设计时序电路的设计 SX /0 S1 S2 SY /1 S1 S2XSSSSS1411107131298SSSSYS例例5-19 设计一个三位二进制可逆计数器，电路的输入端设计一个三位二进制可逆计数器，电路的输入端M为加减控制，为加减控制，M=0时作加法计数，时作加法计数，M=1时作减法计数；输出时作减法计数；输出CO为进借位信号，为进借位信号，M=0时，在时，在111状态输出状态输出1；M=

53、1时，在时，在000状态输出状态输出1。 解解1 1、画原始状态图：、画原始状态图：5.5 5.5 时序电路的设计时序电路的设计 例例5-19 解解2 2 、列状态转移真值表、列状态转移真值表110/0000/1111101/0111/0110100/0110/0101011/0101/0100010/0100/0011001/0011/0010000/0010/0001111/1001/0000M=1M=0(Q2Q1Q0)n+1/CO(Q2Q1Q0)n5.5 5.5 时序电路的设计时序电路的设计 MQ2Q1nQ0n（Q2Q1Q0）n+1W2W1W0CO0 00000100U00 001010

54、0UD00 01001101U00 011100UDD00 10010110U00 1011101UD00 11011111U00 111000DDD11 000111UUU11 0010000 0D01 0100010DU01 01101001D01 100011DUU01 10110010D01 1101011DU01 11111011D0例例5-19 解解3 3、列状态转移激励真值表列状态转移激励真值表例例5-19 解解4 4、将激励表填入、将激励表填入K图图, ,求激励方程和输出方程求激励方程和输出方程01201QQMQQMJ010QMQMJ10J2K1K0K012012QQQMQQQ

55、MCOJ：K：圈圈U，排除排除0圈圈D，排除排除1例例5-19 解解5 5、最后画出逻辑图：、最后画出逻辑图：012012QQQMQQQMCO01201QQMQQMJ010QMQMJ10J2K1K0K5.5.8 5.5.8 关于自启动的问题关于自启动的问题若设计的电路所用若设计的电路所用状态个数正好是状态个数正好是 2n 个（个（n为触发器的个数），为触发器的个数），没有偏离状态，则不存在非自启动问题。没有偏离状态，则不存在非自启动问题。若设计的电路所用若设计的电路所用状态个数少于状态个数少于 2n 个，有偏离状态，且偏离状态个，有偏离状态，且偏离状态有独立循环存在，则存在非自启动问题。有独立

56、循环存在，则存在非自启动问题。例例5-20 5-20 设计一个自启动型模设计一个自启动型模6 6扭环型计数器。扭环型计数器。解：画状态图，列状态表。解：画状态图，列状态表。5.5 5.5 时序电路的设计时序电路的设计 Q2nQ1nQ0nD2D1D0（Q2Q1Q0）n+10 1 01 0 11 0 11 0 10 1 00 1 0按状态转移表填卡诺图求激励方程按状态转移表填卡诺图求激励方程12QD 20QD 01QD 按激励方程得到偏离状态的转移情况，并画出全状态图：按激励方程得到偏离状态的转移情况，并画出全状态图：解决方法：解决方法：可改变偏离状态其中一个状态的转移方向，使可改变偏离状态其中一

57、个状态的转移方向，使偏离状态能进入到主循环中，如使偏离状态能进入到主循环中，如使010状态的次状态的次态为态为100，则状态图变为：，则状态图变为：01012QD 01202120QQQQQQQD01QD 重新计算激励：重新计算激励：最后按激励方程和输出方程画出逻辑图最后按激励方程和输出方程画出逻辑图5.5.9 5.5.9 异步时序电路的设计异步时序电路的设计异步电路的设计与同步电路设计基本相同，只是要异步电路的设计与同步电路设计基本相同，只是要为触发器合理选择时钟信为触发器合理选择时钟信号，比同步电路结构相对简单。号，比同步电路结构相对简单。例例5-215-21 用下降沿触发的用下降沿触发的

58、JKJK触发器设计一个异步十二进制计数器。触发器设计一个异步十二进制计数器。5.5 5.5 时序电路的设计时序电路的设计 解解1 1：列状态转移表：列状态转移表序号序号(Q3Q2Q1Q0)n(Q3Q2Q1Q0)n+1CP3CP2CP1CP0Z00 0 0 00 0 0 1 010 0 0 10 0 1 0 020 0 1 00 0 1 1 030 0 1 10 1 0 0 040 1 0 00 1 0 1 050 1 0 10 1 1 0 060 1 1 00 1 1 1 070 1 1 11 0 0 0 081 0 0 01 0 0 1 091 0 0 11 0 1 0 0101 0 1 0

59、1 0 1 1 0111 0 1 10 0 0 0 12 2、将各个触发器改变状态需要时钟触发地方加上标记、将各个触发器改变状态需要时钟触发地方加上标记5.5.9 5.5.9 异步时序电路的设计异步时序电路的设计3 3、为各个触发器选择、为各个触发器选择触发信号源触发信号源原则：原则：1、触发器需要改变状态、触发器需要改变状态时，应有符合相位的时，应有符合相位的脉冲进行触发；脉冲进行触发；2、触发器不改变状态时，触发器不改变状态时，最好不要有脉冲出现，最好不要有脉冲出现，或尽量少出现，以便或尽量少出现，以便对激励端不加限制对激励端不加限制 。 CP0 =计数脉冲计数脉冲 CP1 =Q0 CP2

60、 =Q1 CP3 =Q1CPQ0Q1 Q1序号序号(Q3Q2Q1Q0)n(Q3Q2Q1Q0)n+1CP3CP2CP1CP0Z00 0 0 00 0 0 1 010 0 0 10 0 1 0 020 0 1 00 0 1 1 030 0 1 10 1 0 0 040 1 0 00 1 0 1 050 1 0 10 1 1 0 060 1 1 00 1 1 1 070 1 1 11 0 0 0 081 0 0 01 0 0 1 091 0 0 11 0 1 0 0101 0 1 01 0 1 1 0111 0 1 10 0 0 0 12 2、将各个触发器改变状态需要时钟触发地方加上标记、将各个触发