第二次实验 原理讲解

1、第二次实验 IP核集成SOC实验原理讲解n 回顾：第一次实验回顾：第一次实验用IP核（函数库）集成了一个SOC微型计算机。从实验二开始，实验重点将集中在SOC系统的CPU设计上，将自主设计并实现CPU。问题问题1：CPU是一个非常负责的计算机系统，该如何去实现？n 实现方案设计：层次化的实现方法实现方案设计：层次化的实现方法将CPU逐步分解为各个简单的小模块，先实现各小模块功能，再对各小模块进行综合，从而实现CPU。问题问题2：如何对CPU进行分解？回顾：CPU的工作原理 d = fun(a, b); 4a:60 91 02 02 ldsr22, 0 x0202 4e:70 91 03 02

2、ldsr23, 0 x0203 52:80 91 00 02 ldsr24, 0 x0200 56:90 91 01 02 ldsr25, 0 x0201 5a:0e 94 38 00 call0 x70; 0 x70 5e:20 91 08 02 ldsr18, 0 x0208 62:33 27 eorr19, r19 64:27 fd sbrcr18, 7 66:30 95 comr19 68:28 0f addr18, r24 6a:39 1f adcr19, r25操作码操作数据指令：操作码指令：操作码 + 数据数据11100001100001001110 1. 指令解析：LDI指令2

3、. 查看LDI指令的格式10003. 解析指令格式00010100偏移量为8(d=24)K值为0 x14LDI指令LDI R24, 0 x14CPU的功能：运行指令机器码的功能：运行指令机器码CPU系统结构的初步划分：系统结构的初步划分：可以将CPU分解为：“操作码解析”以及“数据解析”两大部分。 “操作码解析”电路称为“CPU控制器”部分 “数据解析”电路称为“CPU数据通路”部分因此，CPU体系结构可分为“控制器”与“数据通路”两大部分。实验内容结构设计实验一：实验一：用IP核集成SOCIP核集成实现CPU控制器IP核集成实现CPU数据通路实验二实验二实验四：实验四：用Verilog编程实

4、现CPU数据通路实验三：实验三：用Verilog编程实现CPU控制器实验五：实验五：电路扩展实验二、三、四：集中研究CPU对复杂系统进行分解实验二介绍n 实验二内容：实验二内容：将CPU分解为控制器与数据通路两部分，并采用IP核实现此两部分。n 实验二内容：实验二内容：将CPU分解为控制器与数据通路两部分，并采用IP核实现此两部分。问题问题3：实现一个组件后，如何验证此组件是否正确？电路1（标准IP核实现）电路2（标准IP核实现）输出结果1电路1（自主实现）电路2（标准IP核实现）输出结果2输入信号输出结果比较对电路1的Verilog编程实现方法正确替换n 替换验证法：替换验证法：相同输入信号，是否能产生相同输出结果。若输出结果相同，说明电路1的自主实现方法正确。相同后续各实验工程上该如何操作？n 实验三内容：实验三内容：去掉控制器部分IP核，用Verilog语言编程实现CPU控制器部分。n 实验三内容：实验三内容：去掉控制器部分IP核，用Verilog语言编程实现CPU控制器部分。n 实验四内容：实验四内容：去掉数据通路部分