Ch2、3集成电路器件工艺

1、第第2 2章章双极集成电路器件工艺双极集成电路器件工艺2.1 双极型集成电路的制造工艺2.2 集成双极晶体管的寄生效应2.1 双极型集成电路的基本制造工艺双极型集成电路的基本制造工艺第一块平面工艺集成电路专利2.1.1双极硅工艺双极硅工艺 p+p+n+n-pn+n+p-SiO2BECBuried Layer Metalpn-Isolationpn-Isolation早期的双极性硅工艺：NPN三极管先进的双极性硅工艺：NPN三极管NPN管的版图与剖面图埋层区埋层区隔离墙隔离墙硼扩区硼扩区磷扩区磷扩区 引线孔引线孔金属连线金属连线钝化窗口钝化窗口GND Vi Vo VDDTR（1）典型）典型PN结

2、隔离工艺流程结隔离工艺流程P-Sub衬底准备（衬底准备（P型）型）光刻光刻n+埋层区埋层区氧化氧化n+埋层扩散埋层扩散清洁表面清洁表面P-Sub（1）典型典型PN结隔离工艺流程结隔离工艺流程（续（续1）生长生长n-外延外延 隔离氧化隔离氧化 光刻光刻p+隔离区隔离区p+隔离扩散隔离扩散 p+隔离推进、氧化隔离推进、氧化N+N+N-N-（1）典型典型PN结隔离工艺流程结隔离工艺流程（续（续2）光刻硼扩散区光刻硼扩散区P-SubN+N+N-N-P+P+P+硼扩散硼扩散 氧化氧化（1）典型典型PN结隔离工艺流程结隔离工艺流程（续（续3）光刻磷扩散区光刻磷扩散区磷扩散磷扩散氧化氧化P-SubN+N+N

3、-N-P+P+P+PP（1）典型典型PN结隔离工艺流程结隔离工艺流程（续（续4）光刻引线孔光刻引线孔清洁表面清洁表面P-SubN+N+N-N-P+P+P+PP（1）典型典型PN结隔离工艺流程结隔离工艺流程（续（续5）蒸镀金属蒸镀金属反刻金属反刻金属P-SubN+N+N-N-P+P+P+PP（1）典型典型PN结隔离工艺流程结隔离工艺流程（续（续6）钝化钝化P-SubN+N+N-N-P+P+P+PP光刻钝化窗口光刻钝化窗口后工序后工序（2）典型典型PN结隔离工艺结隔离工艺 光刻掩膜版汇总光刻掩膜版汇总埋层区埋层区隔离墙隔离墙硼扩区硼扩区磷扩区磷扩区 引线孔引线孔金属连线金属连线钝化窗口钝化窗口GN

4、D Vi Vo VDDTR（3） 外延层电极的引出外延层电极的引出欧姆接触电极：欧姆接触电极：金属与参杂浓度较低的外延金属与参杂浓度较低的外延层相接触易形成整流接触层相接触易形成整流接触（金半接触势垒二极（金半接触势垒二极管）管）。因此，。因此，外延层电极引出处应增加浓扩散。外延层电极引出处应增加浓扩散。BP-SubSiO2光刻胶光刻胶N+埋层埋层N-epiP+P+P+SiO2N-epiPPN+N+N+钝化层钝化层N+CECEBB（4） 埋层的作用埋层的作用1.减小串联电阻减小串联电阻（集成电路中的各个电极均从（集成电路中的各个电极均从上表面引出，外延层电阻率较大且路径较长。上表面引出，外延层

5、电阻率较大且路径较长。BP-SubSiO2光刻胶光刻胶N+埋层埋层N-epiP+P+P+SiO2N-epiPPN+N+N+钝化层钝化层N+CECEBB2.减小寄生减小寄生pnp晶体管的影响晶体管的影响集成电路中的晶体管及其寄生效应 集成集成NPNNPN晶体管常用图形及特点晶体管常用图形及特点 （1）单基极条形）单基极条形结构简单、面积小结构简单、面积小寄生电容小寄生电容小电流容量小电流容量小基极串联电阻大基极串联电阻大集电极串联电阻大集电极串联电阻大P-SubN-epiP+P+PN+N+CEB 集成集成NPNNPN晶体管常用图形及特点晶体管常用图形及特点 （2）双基极条形）双基极条形与单基极条

6、形相比：与单基极条形相比：基极串联电阻小基极串联电阻小电流容量大电流容量大面积大面积大寄生电容大寄生电容大N-epiP+PN+N+CEBP-SubP+BN+ 集成集成NPNNPN晶体管常用图形及特点晶体管常用图形及特点 （3）双基极双集电极形）双基极双集电极形与双基极条形相比：与双基极条形相比：集电极串联电阻小集电极串联电阻小面积大面积大寄生电容大寄生电容大N-epiP+PN+N+CEBP-SubP+BN+N+C集成集成NPNNPN晶体管常用图形及特点晶体管常用图形及特点 （4）双射极双集电极形）双射极双集电极形与双基极双与双基极双集电极集电极形相比：形相比：集电极串联电阻小集电极串联电阻小面

7、积大面积大寄生电容大寄生电容大N-epiP+PN+N+CP-SubP+N+N+CBN+EE 集成集成NPNNPN晶体管常用图形及特点晶体管常用图形及特点 （5）马蹄形）马蹄形电流容量大电流容量大集电极串联电阻小集电极串联电阻小基极串联电阻小基极串联电阻小面积大面积大寄生电容大寄生电容大 集成集成NPNNPN晶体管常用图形及特点晶体管常用图形及特点 （6）梳状）梳状思考题思考题1.提高提高值的途径有哪些？为什么发射区要做值的途径有哪些？为什么发射区要做N+N+扩散，扩散，集电区要做集电区要做N-N-掺杂？掺杂？p+p+n+n-pn+n+p-SiO2BECBuried Layer Metalpn-

8、Isolationpn-Isolation电流分配与控制 IE= IEN+ IEP 且有IENIEP IEN=ICN+ IBN 且有IEN IBN ，ICNIBN IC=ICN+ ICBO IB=IEP+ IBNICBOIE =IC+IBVBBVCCBCII 提高提高NPNNPN管管值的途径值的途径P-SubN-epiP+P+PN+N+CEB提高发射区浓度（注意：重掺杂理论）提高发射区浓度（注意：重掺杂理论）降低基区浓度（同时采用高阻外延）降低基区浓度（同时采用高阻外延）减薄基区宽度减薄基区宽度 （加深发射结深度或（加深发射结深度或 减小集电结的深度）减小集电结的深度）选择高寿命材料选择高寿命

9、材料, , 改善表面态改善表面态PN+N+P PN+N+双磷扩散结构双磷扩散结构N-epiP+PN+N+CE BP-SubN-epiP+P+PN+N+CE BN+N+普通普通NPN管管 超增益超增益NPN管管双硼扩散结构双硼扩散结构N-epiP+PN+N+CE BP-SubN-epiP+P+PN+N+CE B普通普通NPN管管 超增益超增益NPN管管P超增益管的特点超增益管的特点P-SubN-epiP+P+PN+N+CEBPN+N+N+N+采用圆形发射区采用圆形发射区（周界短（周界短, ,受表面态受表面态影响小影响小）应用时应用时BCBC结偏置结偏置限制在限制在0V0V左右（减左右（减小基区宽

10、度调制的小基区宽度调制的影响）影响） 双极集成电路中的基本器件是双极集成电路中的基本器件是NPN管，但在模拟电路中也往往需要管，但在模拟电路中也往往需要PNP管，管，因为集成电路的工艺主要因为集成电路的工艺主要 是针对大量应用的是针对大量应用的NPN晶体管设计的，因此在一般情况下，晶体管设计的，因此在一般情况下，PNP管都是在与管都是在与NPN管制管制 造工艺兼容的情况下制造的。造工艺兼容的情况下制造的。 在集成电路中常用的在集成电路中常用的PNP管主要有两大类：横向管主要有两大类：横向PNP管和衬底管和衬底PNP管。管。 制作工艺与制作工艺与NPN管制作工艺完全兼管制作工艺完全兼 容，在进行

11、容，在进行NPN管基区扩散的同时形管基区扩散的同时形成了成了PNP瞥的发射区和集电区。瞥的发射区和集电区。 为了减小寄生为了减小寄生PNP管的管的影响，可影响，可 以从版图和工艺上以从版图和工艺上采取措施。采取措施。 异质结双极晶体管（异质结双极晶体管（HBT）AlGaAs /GaAs基异质结异质结双极性晶体管(a) (b)图4.3 GaAs HBT的剖面图(a)和能带结构(b)第第3章章 MOS集成电路的元件形成及其寄生效应集成电路的元件形成及其寄生效应图4.7 MOS工艺的分类认识MOSFETGateDrainSourcen+n+LeffLDrawnLDp-substrateSGDPoly

12、OxideWn+n+线宽(Linewidth), 特征尺寸(Feature Size)指什么？3.1 PMOS工艺工艺早期的铝栅工艺早期的铝栅工艺 1970年前，标准的MOS工艺是铝栅P沟道。铝栅铝栅PMOS工艺特点：工艺特点：l铝栅，栅长为20m。lN型衬底，p沟道。l氧化层厚1500。l电源电压为-12V。l速度低，最小门延迟约为80100ns。l集成度低，只能制作寄存器等中规模集成电路。Al栅MOS工艺缺点 制造源、漏极与制造栅极采用两次掩膜步骤不容易对齐。这好比彩色印刷中，各种颜色套印一样，不容易对齐。若对不齐，彩色图象就很难看。在MOS工艺中，不对齐的问题，不是图案难看的问题，也不仅

13、仅是所构造的晶体管尺寸有误差、参数有误差的问题，而是可能引起沟道中断，无法形成沟道，无法做好晶体管的问题。Al栅MOS工艺的栅极位错问题铝栅重叠设计铝栅重叠设计 栅极做得长，同S、D重叠一部分铝栅重叠设计的缺点铝栅重叠设计的缺点l CGS、CGD都增大了。l 加长了栅极，增大了管子尺寸，集成度降低。克服Al栅MOS工艺缺点的根本方法 将两次MASK步骤合为一次。让D，S和G三个区域一次成形。这种方法被称为自对准技术。自对准技术与标准硅工艺自对准技术与标准硅工艺1970年，出现了硅栅工艺(采用了自对准技术）。多晶硅Polysilicon，原是绝缘体原是绝缘体，经过重扩散，增加了载流子，可以变为导

14、体可以变为导体，用作电极和电极引线。在硅栅工艺中，S，D，G是一次掩膜步骤形成的。先利用光阻胶保护，刻出栅极，再以多晶硅为掩膜，刻出S，D区域。那时的多晶硅还是绝缘体，或非良导体。经过扩散，杂质不仅进入硅中，形成了S和D，还进入多晶硅，使它成为导电的栅极和栅极引线。标准硅栅标准硅栅PMOS工艺工艺硅栅工艺的优点：硅栅工艺的优点：l自对准自对准的，它无需重叠设计，减小了电容，提高了速度。l无需重叠设计，减小了栅极尺寸，漏、源极尺寸也可以减小，即减小了晶体管尺寸，提高了速度，增加了集成度。l增加了电路的可靠性。3.2 NMOS工艺工艺 由于电子的迁移率e大于空穴的迁移率h，即有e2.5h, 因而，

15、N沟道FET的速度将比P沟道FET快2.5倍。那么，为什么MOS发展早期不用NMOS工艺做集成电路呢？问题是NMOS工艺遇到了难关。所以, 直到1972年突破了那些难关以后, MOS工艺才进入了NMOS时代。了解了解NMOS工艺的意义工艺的意义目前CMOS工艺已在VLSI设计中占有压倒一切的优势. 但了解NMOS工艺仍具有几方面的意义:l CMOS工艺是在PMOS和NMOS工艺的基础上发展起来的.l 从NMOS工艺开始讨论对于学习CMOS工艺起到循序渐进的作用.l NMOS电路技术和设计方法可以相当方便地移植到CMOS VLSI的设计.l GaAs逻辑电路的形式和众多电路的设计方法与NMOS工

16、艺基本相同.增强型和耗尽性增强型和耗尽性MOSFET (Enhancement mode and depletion mode MOSFET)FET（Field Effect Transisitor）按衬底材料区分有Si, GaAs, InP按场形成结构区分有J/MOS/MES按载流子类型区分有P/N按沟道形成方式区分有 E/D3.3 CMOS工艺工艺 进入80年代以来，CMOS IC以其近乎零的静态功耗而显示出优于NMOS，而更适于制造VLSI电路，加上工艺技术的发展，致使CMOS技术成为当前VLSI电路中应用最广泛的技术。 CMOS工艺的标记特性 阱/金属层数/特征尺寸 P阱CMOS芯片剖

17、面示意图 N阱CMOS芯片剖面示意图 N阱硅栅阱硅栅CMOS工艺主要流程工艺主要流程1.1.衬底准备衬底准备P P+ +/P/P外延片外延片P P型单晶片型单晶片P-Sub N阱硅栅阱硅栅CMOS工艺主要流程（续）工艺主要流程（续） 2. 氧化、光刻氧化、光刻N-阱阱(nwell) N阱硅栅阱硅栅CMOS工艺主要流程（续）工艺主要流程（续） 3. N-阱注入，阱注入，N-阱推进，退火，清洁表面阱推进，退火，清洁表面N阱P-SubP-SubN阱 N阱硅栅阱硅栅CMOS工艺主要流程（续）工艺主要流程（续） 4. 长薄氧、长氮化硅、光刻场区长薄氧、长氮化硅、光刻场区(active反版反版)P-Sub

18、 N阱硅栅阱硅栅CMOS工艺主要流程（续）工艺主要流程（续） 5.场区氧化（场区氧化（LOCOS）, 清洁表面清洁表面 (之前可做之前可做N管场区注入和管场区注入和P管场区注入，提高管场区注入，提高场开启；改善衬底和阱的接触，减少闩锁效应）场开启；改善衬底和阱的接触，减少闩锁效应）P-Sub N阱硅栅阱硅栅CMOS工艺主要流程（续）工艺主要流程（续） 6. 栅氧化栅氧化,淀积多晶硅，多晶硅淀积多晶硅，多晶硅N+掺杂，反刻掺杂，反刻多晶多晶 （polysiliconpoly)（之前可作开启电压调整注入）（之前可作开启电压调整注入） N阱硅栅阱硅栅CMOS工艺主要流程（续）工艺主要流程（续） 7.

19、 P+ active注入（注入（Pplus）（）（ 硅栅自对准）硅栅自对准）P-SubP-SubP-Sub N阱硅栅阱硅栅CMOS工艺主要流程（续）工艺主要流程（续） 8. N+ active注入（注入（Nplus Pplus的反版）的反版） （ 硅栅自对准）硅栅自对准）P-SubP-SubP-Sub N阱硅栅阱硅栅CMOS工艺主要流程（续）工艺主要流程（续） 9. 淀积淀积BPSG，光刻接触孔，光刻接触孔(contact)，回流，回流P-SubP-Sub N阱硅栅阱硅栅CMOS工艺主要流程（续）工艺主要流程（续） 10. 蒸镀金属蒸镀金属1，反刻金属，反刻金属1（metal1)P-Sub N

20、阱硅栅阱硅栅CMOS工艺主要流程（续）工艺主要流程（续） 11. 绝缘介质淀积，平整化，光刻通孔绝缘介质淀积，平整化，光刻通孔(via)P-SubP-Sub N阱硅栅阱硅栅CMOS工艺主要流程（续）工艺主要流程（续） 12. 蒸镀金属蒸镀金属2，反刻金属，反刻金属2（metal2)P-Sub N阱硅栅阱硅栅CMOS工艺主要流程（续）工艺主要流程（续） 13. 钝化层淀积，平整化，光刻钝化窗孔钝化层淀积，平整化，光刻钝化窗孔(pad)P-Sub N阱硅栅阱硅栅CMOS工艺工艺 光刻掩膜版汇总简图光刻掩膜版汇总简图N阱阱有源区有源区多晶多晶 Pplus Nplus引线孔引线孔金属金属1通孔通孔金属

21、金属2钝化钝化寄生PNPN效应N wellP well CMOS反相器版图流程反相器版图流程(1)1. 阱阱做做N阱和阱和P阱封闭图形，阱封闭图形，窗口注入形成窗口注入形成P管和管和N管的衬底管的衬底N diffusion CMOS反相器版图流程反相器版图流程(2)2. 有源区有源区做晶体管的区域（做晶体管的区域（G、D、S、B区区)，封闭图形处是氮化硅掩蔽层，该处不会长场氧化层封闭图形处是氮化硅掩蔽层，该处不会长场氧化层P diffusion CMOS反相器版图流程反相器版图流程(2)2. 有源区有源区做晶体管的区域（做晶体管的区域（G、D、S、B区区)，封闭图形处是氮化硅掩蔽层，该处不会长

22、场氧化层封闭图形处是氮化硅掩蔽层，该处不会长场氧化层Poly gate CMOS反相器版图流程反相器版图流程(3)3. 多晶硅多晶硅做硅栅和多晶硅连线。做硅栅和多晶硅连线。封闭图形处，保留多晶硅封闭图形处，保留多晶硅 N+ implant CMOS反相器版图流程反相器版图流程(4)4. 有源区注入有源区注入P+，N+区（区（select)。P+ implant CMOS反相器版图流程反相器版图流程(4)4. 有源区注入有源区注入P+、N+区（区（select)。contact CMOS反相器版图流程反相器版图流程(5)5. 接触孔接触孔多晶硅，注入区和金属线多晶硅，注入区和金属线1接触端子。接触端子。Metal 1 CMOS反相器版图流程反相器版图流程(6)6. 金属线金属线1做金属连线，封闭图形处保留铝做金属连线，封闭图形处保留铝via CMOS反相器版图流程反相器版图流程(7)7. 通孔通孔两层金属连线之间连接的端子两层金属连线之间连接的端子Metal 2 CMOS反相器版图流程反相器版图流程(8)8. 金属线金属线2做金属连线，封闭图形处保留铝做金属连线，封闭图形处保留铝VDDGNDVDDGNDinverter：Schematic:L