《微电子学概论》-ch集成电路制造工艺

1、 下一页下一页上一页上一页集成电路制造工艺集成电路制造工艺 下一页下一页上一页上一页制造业制造业芯片制造过程芯片制造过程由氧化、淀积、离子注入或蒸由氧化、淀积、离子注入或蒸发形成新的薄膜或膜层发形成新的薄膜或膜层曝曝 光光刻刻 蚀蚀硅片硅片测试和封装测试和封装用掩膜版用掩膜版重复重复20-30次次 下一页下一页上一页上一页有源器件有源器件制备在同一衬底上，相互隔离制备在同一衬底上，相互隔离（二极管、双极晶体管、（二极管、双极晶体管、MOSFET）无源器件（电阻、电容等）无源器件（电阻、电容等）互连引线互连引线 P N+ N+AlAlPP 下一页下一页上一页上一页集成电路设计与制造的主要流程框架

2、设计设计芯片检测芯片检测单晶、外单晶、外延材料延材料掩膜版掩膜版芯片制芯片制造过程造过程封装封装测试测试 系统需求系统需求 下一页下一页上一页上一页集成电路的设计过程：集成电路的设计过程： 设计创意设计创意 + + 仿真验证仿真验证是是功能要求功能要求行为设计（行为设计（VHDL）行为仿真行为仿真综合、优化综合、优化网表网表时序仿真时序仿真布局布线布局布线版图版图后仿真后仿真否否是是否否否否是是设计业设计业 下一页下一页上一页上一页集成电路芯片的显微照片集成电路芯片的显微照片 下一页下一页上一页上一页双极工艺双极工艺 双极集成电路双极集成电路 CMOS工艺工艺 CMOS集成电路集成电路集成电路

3、工艺 下一页下一页上一页上一页NPNNPN晶体管晶体管 下一页下一页上一页上一页N N沟道沟道MOSMOS晶体管晶体管 下一页下一页上一页上一页CMOS集成电路集成电路(互补型互补型MOS集成电路集成电路)：目前应用最为广泛的一种集成电路，约占目前应用最为广泛的一种集成电路，约占集成电路总数的集成电路总数的95%以上。以上。 下一页下一页上一页上一页集成电路制造工艺前工序：（重点）前工序：（重点） 形成半导体器件的核心部分，管芯。后工序：后工序： 封装，测试等。辅助工序：辅助工序： 超静卫生环境，高纯水气设备，掩膜版的制备和材料准备等。 下一页下一页上一页上一页集成电路制造工艺集成电路制造工艺

4、v图形转换技术：图形转换技术：将设计在掩膜版将设计在掩膜版( (类似于照相底类似于照相底片片) )上的图形转移到半导体单晶片上上的图形转移到半导体单晶片上v掺杂技术：掺杂技术：根据设计的需要，将各种杂质掺杂在根据设计的需要，将各种杂质掺杂在需要的位置上，形成晶体管、接触等需要的位置上，形成晶体管、接触等v薄膜制备技术：薄膜制备技术：制作各种材料的薄膜制作各种材料的薄膜v隔离技术隔离技术v封装技术封装技术 下一页下一页上一页上一页 下一页下一页上一页上一页wafermask光源 下一页下一页上一页上一页v光刻胶、掩膜版光刻胶、掩膜版光刻胶又叫光致抗蚀剂，它是由光敏化合物、光刻胶又叫光致抗蚀剂，它

5、是由光敏化合物、基体树脂和有机溶剂等混合而成的胶状液体。基体树脂和有机溶剂等混合而成的胶状液体。光刻胶受到特定波长光线的作用后，导致其化光刻胶受到特定波长光线的作用后，导致其化学结构发生变化，使光刻胶在某种特定溶液中学结构发生变化，使光刻胶在某种特定溶液中的溶解特性改变。的溶解特性改变。v正胶：正胶：曝光后可溶，分辨率高曝光后可溶，分辨率高v负胶：负胶：曝光后可溶，分辨率差，适于加工曝光后可溶，分辨率差，适于加工线宽线宽3 3 m m的线条的线条Mask 掩膜版掩膜版 - defines the patternLithography 光刻光刻- to pattern silicon dioxi

6、dePhotoresist 光光刻胶刻胶 - acid-resistant material before UV-light, but soluble after 下一页下一页上一页上一页正胶：曝光正胶：曝光后可溶后可溶负胶：曝光负胶：曝光后不可后不可溶溶 下一页下一页上一页上一页光刻的主要步骤光刻的主要步骤涂胶涂胶在洁净干燥的硅片表面均匀涂一层光刻胶在洁净干燥的硅片表面均匀涂一层光刻胶方法：胶滴在硅片上，硅片高速旋转方法：胶滴在硅片上，硅片高速旋转前烘前烘使光刻胶中的溶剂挥发，胶层成为固态的使光刻胶中的溶剂挥发，胶层成为固态的薄膜，附着力增加；从而使曝光和未曝光薄膜，附着力增加；从而使曝光和

7、未曝光的部分选择性好。的部分选择性好。方法：热垫板等。方法：热垫板等。 下一页下一页上一页上一页曝光曝光受光照射的光刻胶发生光化学反应。受光照射的光刻胶发生光化学反应。确定图案的形状和尺寸；掩膜版确定图案的形状和尺寸；掩膜版显影显影已曝光的芯片侵入显影液中，通过溶解部分光已曝光的芯片侵入显影液中，通过溶解部分光刻胶的方法，使胶膜中的潜影显出。刻胶的方法，使胶膜中的潜影显出。后烘（坚膜）后烘（坚膜）使显影后的图形牢固粘附在硅片上。使显影后的图形牢固粘附在硅片上。方法：热垫板等。方法：热垫板等。 下一页下一页上一页上一页接触式光刻：接触式光刻：分辨率较高，但是容易造成掩膜版和光刻胶膜的损伤。分辨率

8、较高，但是容易造成掩膜版和光刻胶膜的损伤。接近式光刻：接近式光刻：在硅片和掩膜版之间有一个很小的间隙在硅片和掩膜版之间有一个很小的间隙(10(102525 m)m)，可，可以大大减小掩膜版的损伤，分辨率较低。以大大减小掩膜版的损伤，分辨率较低。投影式光刻：投影式光刻：利用透镜或反射镜将掩膜版上的图形投影到衬底上的曝利用透镜或反射镜将掩膜版上的图形投影到衬底上的曝光方法，目前用的最多的曝光方式。光方法，目前用的最多的曝光方式。几种常见的光刻方法几种常见的光刻方法 下一页下一页上一页上一页v甚远紫外线甚远紫外线(EUV)(EUV)v电子束光刻电子束光刻(EBL, Electron Beam Lit

9、hography) vX X射线射线v离子束光刻离子束光刻光刻录像 下一页下一页上一页上一页目的：目的： 通过光刻的方法在光刻胶上得到的图形通过光刻的方法在光刻胶上得到的图形是临时图形，必须将光刻胶上的图形转移是临时图形，必须将光刻胶上的图形转移到硅片上，即将未被光刻胶掩蔽的部分通到硅片上，即将未被光刻胶掩蔽的部分通过选择性腐蚀去掉，从而得到集成电路真过选择性腐蚀去掉，从而得到集成电路真正的图形。正的图形。 下一页下一页上一页上一页刻蚀技术v湿法刻蚀：湿法刻蚀：利用液态化学试剂或溶液通过利用液态化学试剂或溶液通过化学反应进行刻蚀的方法化学反应进行刻蚀的方法 关键：关键：选择性。选择性。v干法刻

10、蚀：干法刻蚀：主要指利用低压放电产生的等主要指利用低压放电产生的等离子体中的离子或游离基离子体中的离子或游离基( (处于激发态的分处于激发态的分子、原子及各种原子基团等子、原子及各种原子基团等) )与材料发生化与材料发生化学反应或通过轰击等物理作用而达到刻蚀学反应或通过轰击等物理作用而达到刻蚀的目的的目的 关键：关键：对图形的控制性。对图形的控制性。 下一页下一页上一页上一页v湿法化学刻蚀在半导体工艺中有着广泛应湿法化学刻蚀在半导体工艺中有着广泛应用：磨片、抛光、清洗、腐蚀用：磨片、抛光、清洗、腐蚀v优点是选择性好、重复性好、生产效率高、优点是选择性好、重复性好、生产效率高、设备简单、成本低设

11、备简单、成本低v缺点是钻蚀严重、对图形的控制性较差缺点是钻蚀严重、对图形的控制性较差刻蚀技术：湿法刻蚀刻蚀技术：湿法刻蚀湿法化学刻蚀，一般都是湿法化学刻蚀，一般都是各向同性，横向和纵向的各向同性，横向和纵向的刻蚀速度相同，因此，湿刻蚀速度相同，因此，湿法刻蚀得到的图形的横向法刻蚀得到的图形的横向钻蚀比较严重。钻蚀比较严重。 下一页下一页上一页上一页为了适应集成电路特征尺寸的减小为了适应集成电路特征尺寸的减小提高刻蚀的各向异性。提高刻蚀的各向异性。刻蚀技术：干法刻蚀刻蚀技术：干法刻蚀 下一页下一页上一页上一页v溅射与离子束铣蚀溅射与离子束铣蚀(Sputtering and Ion Beam (S

12、puttering and Ion Beam Milling)Milling)：通过高能惰性气体离子的物理轰击作用刻通过高能惰性气体离子的物理轰击作用刻蚀，各向异性性好，但选择性较差蚀，各向异性性好，但选择性较差v等离子刻蚀等离子刻蚀(Plasma Etching)(Plasma Etching)：利用放电产生的利用放电产生的游离基与材料发生化学反应，形成挥发物，实现刻蚀。游离基与材料发生化学反应，形成挥发物，实现刻蚀。选择性好、对衬底损伤较小，但各向异性较差选择性好、对衬底损伤较小，但各向异性较差v反应离子刻蚀反应离子刻蚀(Reactive Ion Etching(Reactive Ion

13、Etching，RIE)RIE)：通过活性离子对衬底的物理轰击和化学反应双重作用通过活性离子对衬底的物理轰击和化学反应双重作用刻蚀。具有溅射刻蚀和等离子刻蚀两者的优点，同时刻蚀。具有溅射刻蚀和等离子刻蚀两者的优点，同时兼有各向异性和选择性好的优点。目前，兼有各向异性和选择性好的优点。目前，RIERIE已成为已成为VLSIVLSI工艺中应用最广泛的主流刻蚀技术工艺中应用最广泛的主流刻蚀技术 下一页下一页上一页上一页干法刻蚀干法刻蚀 VS. VS. 湿法刻蚀湿法刻蚀 下一页下一页上一页上一页Thin Oxide & Polysilicon GateDeposit a layer of th

14、in oxide Pattern the poly gate Deposit the Poly (by CVD (Chemical Vapor Deposition)Example： 下一页下一页上一页上一页 下一页下一页上一页上一页掺杂技术掺杂技术v掺杂：将需要的杂质掺入特定的半导体区掺杂：将需要的杂质掺入特定的半导体区域中，以达到改变半导体电学性质，形成域中，以达到改变半导体电学性质，形成PNPN结、电阻、欧姆接触结、电阻、欧姆接触v磷磷(P)(P)、砷、砷(As) (As) N N型硅型硅v硼硼(B) (B) P P型硅型硅P掺杂掺杂 下一页下一页上一页上一页电阻电阻 下一页下一页上一页

15、上一页 P N+ N+AlAlPPMOSFET 下一页下一页上一页上一页v杂质浓度和分布：影响器件的阈值电压、器杂质浓度和分布：影响器件的阈值电压、器件的电流电压特性、击穿电压等件的电流电压特性、击穿电压等 杂质浓度：杂质浓度：cmcm-3-3 杂质分布：结深杂质分布：结深v掺杂技术掺杂技术扩散（结较深、线条较粗）扩散（结较深、线条较粗）离子注入（浅结、细线条）离子注入（浅结、细线条）N P N+ N+AlAl结深结深 下一页下一页上一页上一页掺杂技术：扩散扩散v替位式扩散：替位式扩散：、族元素族元素杂质原子边有空位，杂质本身有足杂质原子边有空位，杂质本身有足够能量克服晶格势垒够能量克服晶格势

16、垒 一般要在很高的温度一般要在很高的温度(950(9501280)1280)下进行下进行v间隙式扩散：间隙间隙式扩散：间隙NaNa、K K、FeFe、CuCu、Au Au 等元素等元素扩散系数要比替位式扩散大扩散系数要比替位式扩散大6 67 7个个数量级，扩散温度较低数量级，扩散温度较低硅原子硅原子空位空位 下一页下一页上一页上一页v选区扩散选区扩散不能用光刻胶作掩蔽不能用光刻胶作掩蔽磷、硼、砷等在二氧化硅层中的扩散系数均远磷、硼、砷等在二氧化硅层中的扩散系数均远小于在硅中的扩散系数，可利用氧化层作为杂小于在硅中的扩散系数，可利用氧化层作为杂质扩散的掩蔽层质扩散的掩蔽层 下一页下一页上一页上一

17、页对小尺寸器件对小尺寸器件的影响的影响选区扩散：选区扩散：杂质横向扩散杂质横向扩散 下一页下一页上一页上一页扩散系统结构图扩散系统结构图 下一页下一页上一页上一页固态源扩散：固态源扩散：如如B2O3、P2O5、BN等等 下一页下一页上一页上一页 下一页下一页上一页上一页扩散视频 下一页下一页上一页上一页v离子注入：将具有很高能量的杂质离子射入半导离子注入：将具有很高能量的杂质离子射入半导体衬底中的掺杂技术，掺杂深度由注入杂质离子体衬底中的掺杂技术，掺杂深度由注入杂质离子的能量和质量决定，掺杂浓度由注入杂质离子的的能量和质量决定，掺杂浓度由注入杂质离子的数目数目( (剂量剂量) )决定决定 掺杂

18、的均匀性好掺杂的均匀性好温度低：小于温度低：小于600600可以精确控制杂质分布可以精确控制杂质分布可以注入各种各样的元素可以注入各种各样的元素横向扩展比扩散要小得多。横向扩展比扩散要小得多。可以对化合物半导体进行掺杂可以对化合物半导体进行掺杂PB 下一页下一页上一页上一页离子注入系统的原理示意图离子注入系统的原理示意图 下一页下一页上一页上一页v注入时，表面有氧化层等薄膜,做掩蔽层。N 衬底衬底P 阱阱 下一页下一页上一页上一页光刻胶光刻胶有效掩蔽层有效掩蔽层不有效掩蔽层不有效掩蔽层v 离子注入的特点 掺杂纯度不受杂质源纯度的影响 可以精确控制注入杂质的数目：剂量和能量可以注入各种各样的元素

19、温度低：小于600，二氧化硅、氮化硅、光刻胶、铝作为掩蔽层横向扩展比扩散要小得多：几乎垂直射入可以对化合物半导体进行掺杂 下一页下一页上一页上一页离子注入到无定形靶中的高斯分布情况离子注入到无定形靶中的高斯分布情况杂杂质质分分布布的的峰峰值值浓浓度度：标准方差，：标准方差，杂质分布的散开程度杂质分布的散开程度 下一页下一页上一页上一页扩散扩散 VS. VS. 离子注入离子注入 下一页下一页上一页上一页 下一页下一页上一页上一页链接链接：硅栅硅栅MOSMOS结构和自对准技结构和自对准技术术问题的提出：问题的提出： P N+ N+ Al P N+ N+铝栅铝栅MOSMOS结构结构Al沟道无法和源漏

20、连上沟道无法和源漏连上栅氧化层栅氧化层？ 考虑到光刻的对准误差，要求栅氧化层和栅金属电极均考虑到光刻的对准误差，要求栅氧化层和栅金属电极均要与源漏有要与源漏有部分交叠部分交叠。寄生电容寄生电容 下一页下一页上一页上一页解决方法：硅栅自对准离子注入 采用多晶硅作为栅电极材料，在形成源漏区进行扩散或离子注入时栅材料起到掩膜的作用，自动地保证了栅金属与源漏区对准问题，此技术称为自自对准工艺对准工艺 下一页下一页上一页上一页v对晶格的影响离子与原子核碰撞级联碰撞晶格损伤离子离子损伤区损伤区 下一页下一页上一页上一页退 火v退火：退火：也叫热处理，集成电路工艺中所有也叫热处理，集成电路工艺中所有的在氮气

21、等不活泼气氛中进行的热处理过的在氮气等不活泼气氛中进行的热处理过程都可以称为退火。程都可以称为退火。激活杂质：使不在晶格位置上的离子运动到激活杂质：使不在晶格位置上的离子运动到晶格位置，以便具有电活性，产生自由载流晶格位置，以便具有电活性，产生自由载流子，起到杂质的作用子，起到杂质的作用消除损伤消除损伤v退火方式退火方式：炉退火炉退火快速退火：脉冲激光法、扫描电子束等快速退火：脉冲激光法、扫描电子束等离子注入视频离子注入视频 下一页下一页上一页上一页 下一页下一页上一页上一页薄膜制备：氧化工艺氧化工艺v目的：在硅及其他衬底上制备目的：在硅及其他衬底上制备SiOSiO2 2层层vSiOSiO2

22、2是一种十分理想的电绝缘材料，是一种十分理想的电绝缘材料，它的化学性质非常稳定，室温下它它的化学性质非常稳定，室温下它只与氢氟酸发生化学反应只与氢氟酸发生化学反应硅衬底硅衬底SiO2 下一页下一页上一页上一页氧化硅层的主要作用氧化硅层的主要作用v在在MOSMOS电路中作为电路中作为MOSMOS器件的绝缘栅介质，器件器件的绝缘栅介质，器件的组成部分的组成部分v扩散时的掩蔽层，离子注入的扩散时的掩蔽层，离子注入的( (有时与光刻胶、有时与光刻胶、SiSi3 3N N4 4层一起使用层一起使用) )阻挡层阻挡层v作为集成电路的隔离和绝缘介质材料作为集成电路的隔离和绝缘介质材料v作为电容器的绝缘介质材

23、料作为电容器的绝缘介质材料v作为多层金属互连层之间的作为多层金属互连层之间的介质材料介质材料v作为对器件和电路进行钝化作为对器件和电路进行钝化的钝化层材料的钝化层材料 下一页下一页上一页上一页SiOSiO2 2的制备方法的制备方法v热氧化法：栅氧化层、场氧化层热氧化法：栅氧化层、场氧化层干氧氧化：干氧氧化：水蒸汽氧化：水蒸汽氧化：湿氧氧化：湿氧氧化：干氧湿氧干氧干氧湿氧干氧( (简称干湿干简称干湿干) )氧化法氧化法氢氧合成氧化氢氧合成氧化v化学气相淀积法：化学气相淀积法：金属化的介质层和扩散掩蔽层等。金属化的介质层和扩散掩蔽层等。高温下，直接通入氧气。结构致密，均匀性、重复性好、对杂质扩散的

24、掩蔽能力强、钝化效果好， 与光刻胶附着好与高温水蒸气发生反应，氧化速度快，结构疏松，含水量大，掩蔽能力差氧化剂包含氧气和水汽，光刻胶的附着性不是很好。将高纯度的氧气和氢气通入氧化炉中，反应生成水，并汽化。 下一页下一页上一页上一页进行干氧和湿氧氧化的氧化炉示意图进行干氧和湿氧氧化的氧化炉示意图 下一页下一页上一页上一页 随着随着VLSIVLSI集成度的提高，集成度的提高，MOSMOS器件的栅氧器件的栅氧化层厚度也随之减小。化层厚度也随之减小。超薄栅氧化层质量的保证超薄栅氧化层质量的保证 氧化层越薄，漏电和栅氧击穿问题越严重。氧化层越薄，漏电和栅氧击穿问题越严重。高介电常数（高介电常数（High

25、HighK K）栅材料的开发）栅材料的开发 栅极漏电随着栅氧厚度的减少而指数增加，需栅极漏电随着栅氧厚度的减少而指数增加，需采用高介电常数的栅材料。采用高介电常数的栅材料。低介电常数（低介电常数（LowLowK K）栅材料的开发）栅材料的开发 用作布线金属层之间的绝缘介质材料，减小布用作布线金属层之间的绝缘介质材料，减小布线电容。线电容。 下一页下一页上一页上一页v化学汽相淀积化学汽相淀积(Chemical Vapor Deposition)(Chemical Vapor Deposition)： 将反应剂蒸气引入反应室，通过气态物质的化学反将反应剂蒸气引入反应室，通过气态物质的化学反应在衬底

26、上淀积一层薄膜材料的过程应在衬底上淀积一层薄膜材料的过程四乙氧基硅烷四乙氧基硅烷硅烷热分解硅烷热分解 下一页下一页上一页上一页化学汽相淀积(CVD)分类v常压化学汽相淀积(APCVD)v低压化学汽相淀积(LPCVD)：均匀性好，台阶覆盖性好。v等离子增强化学汽相淀积(PECVD)：增加射频等离子能力，淀积温度低。 下一页下一页上一页上一页APCVD反应器的结构示意图反应器的结构示意图 下一页下一页上一页上一页 LPCVD反应器的结构示意图反应器的结构示意图 下一页下一页上一页上一页平行板型平行板型PECVD反应器的结构示意图反应器的结构示意图 下一页下一页上一页上一页 下一页下一页上一页上一页

27、化学汽相淀积(CVD)应用v单晶硅的化学汽相淀积单晶硅的化学汽相淀积( (外延外延) )：一般地，将在一般地，将在单晶衬底上生长单晶材料的工艺叫做外延，生单晶衬底上生长单晶材料的工艺叫做外延，生长有外延层的晶体片叫做外延片长有外延层的晶体片叫做外延片v二氧化硅的化学汽相淀积：二氧化硅的化学汽相淀积：可以作为金属化时可以作为金属化时的介质层，而且还可以作为离子注入或扩散的的介质层，而且还可以作为离子注入或扩散的掩蔽膜，甚至还可以将掺磷、硼或砷的氧化物掩蔽膜，甚至还可以将掺磷、硼或砷的氧化物用作扩散源用作扩散源 低温低温CVDCVD氧化层：低于氧化层：低于500500中等温度淀积：中等温度淀积：5

28、00500800800高温淀积：高温淀积：900900左右左右 下一页下一页上一页上一页v多晶硅的化学汽相淀积：多晶硅的化学汽相淀积：利用多晶硅替代利用多晶硅替代金属铝作为金属铝作为MOSMOS器件的栅极是器件的栅极是MOSMOS集成电路集成电路技术的重大突破之一，它比利用金属铝作技术的重大突破之一，它比利用金属铝作为栅极的为栅极的MOSMOS器件性能得到很大提高，而且器件性能得到很大提高，而且采用多晶硅栅技术可以实现采用多晶硅栅技术可以实现源漏区自对准源漏区自对准离子注入，离子注入，使使MOSMOS集成电路的集成度得到很集成电路的集成度得到很大提高。大提高。化学汽相淀积化学汽相淀积(CVD)

29、(CVD)应用应用 下一页下一页上一页上一页 由于氮化硅氧化速率极低：局域氧化的掩蔽阻挡层。由于氮化硅氧化速率极低：局域氧化的掩蔽阻挡层。 对水和钠离子在氮化硅中的扩散系数很小：钝化层。对水和钠离子在氮化硅中的扩散系数很小：钝化层。 由于氮化硅膜介电常数大，所以可用于电容介质由于氮化硅膜介电常数大，所以可用于电容介质。 下一页下一页上一页上一页物理气相淀积(PVD)v利用物理过程实现物质转移，原子或分子有利用物理过程实现物质转移，原子或分子有源转移到衬底表面，淀积成薄膜。源转移到衬底表面，淀积成薄膜。v作用：作用：淀积金属薄膜，形成欧姆接触，实现接触和互淀积金属薄膜，形成欧姆接触，实现接触和互

30、连，连，Al连线。连线。淀积其他薄膜，包括化合物薄膜。淀积其他薄膜，包括化合物薄膜。v蒸发、溅射蒸发、溅射 下一页下一页上一页上一页蒸蒸发发原原理理图图 下一页下一页上一页上一页 下一页下一页上一页上一页 下一页下一页上一页上一页应用：应用：接触和互连接触和互连接触：自对准多晶硅接触：自对准多晶硅/ /硅化物结构（硅化物结构（salicidesalicide） 互连：多层互连、铜互连铜互连技术（二次互连：多层互连、铜互连铜互连技术（二次镶嵌技术）镶嵌技术） 下一页下一页上一页上一页 当金属作为电极从半导体中引出电流时，希当金属作为电极从半导体中引出电流时，希望载流子在进出半导体时少受阻力。望载

31、流子在进出半导体时少受阻力。形成良好的欧姆接触。形成良好的欧姆接触。金属和半导体接触金属和半导体接触 下一页下一页上一页上一页金属和轻掺杂半导体接触金属和轻掺杂半导体接触 下一页下一页上一页上一页互连金属化材料的要求：互连金属化材料的要求：导电性能好，引起的损耗小。导电性能好，引起的损耗小。与半导体之间有良好的接触特性与半导体之间有良好的接触特性性能稳定：金属化材料不和硅发生反应。性能稳定：金属化材料不和硅发生反应。台阶覆盖性能好：防止台阶处金属化层变台阶覆盖性能好：防止台阶处金属化层变薄甚至出现断条情况。薄甚至出现断条情况。工艺相容：不改变已有器件的特性。工艺相容：不改变已有器件的特性。 下

32、一页下一页上一页上一页常用的金属化和互连材料常用的金属化和互连材料铝：铝：电迁移现象、铝硅互溶问题。电迁移现象、铝硅互溶问题。铝硅合金：铝硅合金：减少铝硅互溶。减少铝硅互溶。铝铜合金：铝铜合金：抑制电迁移。抑制电迁移。重掺杂多晶硅重掺杂多晶硅 2020世纪世纪7070年代初，年代初，MOSMOS集成电路中，开始用重掺集成电路中，开始用重掺杂多晶硅薄膜代替金属铝作为栅极材料并形成互连。杂多晶硅薄膜代替金属铝作为栅极材料并形成互连。 下一页下一页上一页上一页难熔金属硅化物难熔金属硅化物 由于多晶硅电阻率较高，当由于多晶硅电阻率较高，当ICIC工艺达到工艺达到1um1um以下时，以下时，多晶硅互连线

33、已成为限制多晶硅互连线已成为限制ICIC速度提高的主要障碍，为此速度提高的主要障碍，为此出现了出现了铜铜 随着随着VLSIVLSI集成度的增加，线条尺寸进一步减小，布线集成度的增加，线条尺寸进一步减小，布线延迟更加严重。延迟更加严重。采用低介电常数的介质作为层间绝缘层。采用低介电常数的介质作为层间绝缘层。采用电阻率更低的铜代替铝作为布线材料。（铜采用电阻率更低的铜代替铝作为布线材料。（铜为间隙杂质，扩散速度块，二次镶嵌技术。为间隙杂质，扩散速度块，二次镶嵌技术。 下一页下一页上一页上一页采用硅化物，可以大大采用硅化物，可以大大降低寄生电阻降低寄生电阻 下一页下一页上一页上一页 铝铝钨塞钨塞氧化

34、层氧化层集成电路要求互连线尽可能短，并且彼此间不能相交 下一页下一页上一页上一页集成电路工艺v图形转换：图形转换：光刻：接触光刻、接近光刻、投影光刻、电光刻：接触光刻、接近光刻、投影光刻、电子束光刻子束光刻刻蚀：干法刻蚀、湿法刻蚀刻蚀：干法刻蚀、湿法刻蚀v掺杂：掺杂：离子注入离子注入 退火退火扩散扩散v薄膜制备：薄膜制备：氧化：干氧氧化、湿氧氧化等氧化：干氧氧化、湿氧氧化等CVD：APCVD、LPCVD、PECVDPVD：蒸发、溅射：蒸发、溅射 下一页下一页上一页上一页 下一页下一页上一页上一页 集成电路中的晶体管与分立晶体管的主要区别集成电路中的晶体管与分立晶体管的主要区别是集成电路中晶体管

35、的所有电极都比须制作在集成是集成电路中晶体管的所有电极都比须制作在集成电路芯片的表面，而且每个晶体管之间必须在电学电路芯片的表面，而且每个晶体管之间必须在电学上相互隔离开，防止器件间的相互影响。上相互隔离开，防止器件间的相互影响。隔离技术隔离技术n常用的隔离技术：常用的隔离技术： pnpn结隔离、等平面氧化层隔离结隔离、等平面氧化层隔离( (场隔离）、场隔离）、沟槽隔离、介质隔离等。沟槽隔离、介质隔离等。n双极集成电路隔离工艺双极集成电路隔离工艺nMOSMOS集成电路隔离工艺集成电路隔离工艺 下一页下一页上一页上一页有源区：在集成电路中，通常将硅片上用于有源区：在集成电路中，通常将硅片上用于制

36、作各种元器件的区域，称作有源区。制作各种元器件的区域，称作有源区。场区：其他没有制作器件的区域称作场区。场区：其他没有制作器件的区域称作场区。两个概念两个概念 下一页下一页上一页上一页双极集成电路隔离工艺双极集成电路隔离工艺标准隐埋集电极隔离工艺（Standard Buried Collector Process，SBC）不同n型区之间靠反向偏置的pn结隔离隔离区较宽寄生电容较大pnpn结隔离结隔离 下一页下一页上一页上一页集电区扩散隔离（Collector Diffused Isolation，CDI）与SBC相比具有工艺简单，隔离面积小等优点 下一页下一页上一页上一页介质隔离（Dielec

37、tric Isolation, DI）隔离效果好研磨背面时要求精确的机械定位高温淀积多晶硅时硅片容易翘边 下一页下一页上一页上一页等平面氧化物隔离工艺（等平面氧化物隔离工艺（Recessed Oxidation Recessed Oxidation Isolation, ROI)Isolation, ROI)横向采用氧化层介质隔离，纵向仍为横向采用氧化层介质隔离，纵向仍为pnpn结隔离结隔离寄生电容小寄生电容小隔离面积较小隔离面积较小场隔离场隔离 下一页下一页上一页上一页 下一页下一页上一页上一页MOS集成电路隔离工艺集成电路隔离工艺 下一页下一页上一页上一页标准场氧化隔离标准场氧化隔离 为了防止场区寄生晶体管开启，如果仅通过为了防止场区寄生晶体管开启，如果仅通过增加场氧化层的厚度实现隔离。增加场氧化层的厚度实现隔离。 造成较高而且陡直的氧化物台阶，不利于金造成较高而且陡直的氧化物台阶，不利于金属布线，并且无法实现自对准的场区沟道截至掺属布线，并且无法