第4章_触发器1 (1)

1、第四章第四章 触发器触发器 4.1 概述（无图） 4.2 触发器的电路结构与动作特点 4.3 触发器的逻辑功能及其描述方法 4.4 触发器的动态特性返回返回4.1 概概 述述 组合逻辑电路在任一时刻的输出信号仅仅与当时的输入信号有关；而时序逻辑电路在任一时刻的输出信号不仅与当时的输入信号有关，而且与电路原来的状态有关。 从结构上看，组合逻辑电路仅由若干逻辑门组成，没有存储电路，因而无记忆能力；而时序逻辑电路除包含组合电路外，还含有存储电路，因而有记忆功能。 组合逻辑电路的基本单元是门电路；时序逻辑电路的基本单元是触发器。所谓触发器，就是能够存储1位二值信号的基本单元电路。为了实现记忆1位二值信

2、号的功能，触发器必须具有如下几个基本特点：具有两个能自行保持的稳定状态，用来表示逻辑状态的0和1，或二进制数的0和1。根据不同的输入信号可以置成1或0状态。在输入信号消失以后，能将获得的新状态保存下来。触发器的分类按电路结构和动作特点来分： 基本RS触发器 同步RS触发器 主从触发器 维持阻塞触发器 CMOS边沿触发器按逻辑功能来分： RS触发器 JK触发器 D触发器 T触发器按存储数据的原理来分： 静态触发器 动态触发器4.2 触发器的电路结构与动作特点触发器的电路结构与动作特点图4.2.1 用或非或非门组成的基本RS触发器（a）、（b）电路结构（c）图形符号图4.2.2 用与非与非门组成的

3、基本RS触发器（a）电路结构（b）图形符号图4.2.3 例4.2.1的电路和电压波形（a）电路结构（b）电压波形图图4.2.4 同步RS触发器（a）电路结构（b）图形符号图4.2.5 带异步置位、复位端的同步RS触发器（a）电路结构 （b）图形符号图4.2.6 例4.2.2 的电压波形图图4.2.7 D型锁存器电路（a）基本形式 （b）7475采用的电路图4.2.8 主从结构RS触发器（a）电路结构（b）图形符号图4.2.9 例4.2.3 的电压波形图图4.2.10 主从JK触发器返回返回下页下页图4.2.11具有多输入端的主从JK触发器图4.2. 12例4.2.4 的电压波形图图4.2. 1

4、3例4.2.5 的电压波形图图4.2. 14利用CMOS传输门的边沿触发器图4.2. 15带异步置位、复位端的CMOS边沿触发器图4.2. 16 维持阻塞结构的RS触发器图4.2. 17 维持阻塞结构的D触发器图4.2. 18具有异步置位、复位端和多输入端的维持阻塞D触发器图4.2. 19利用传输延迟时间的边沿触发器图4.2. 20例4.2.6 的电压波形图返回返回上页上页电电路路结结构构 SR QQ S R Q Q(a) 逻辑图(b) 逻辑符号& SR信号输入端，低电平有效。信号输入端，低电平有效。信号输出端，信号输出端，Q=0、Q=1的状态称的状态称0状态，状态，Q=1、Q=0的状

5、态称的状态称1状态，状态，4.2.1 基本基本RS触发器的电路结构与动作特点触发器的电路结构与动作特点一、电路结构与工作原理 SR QQ&工作原理工作原理R SQ10010 10R=0、S=1时：由于R=0，不论原来Q为0还是1，都有Q=1；再由S=1、Q=1可得Q0。即不论触发器原来处于什么状态都将变成0状态，这种情况称将触发器置0或复位。R端称为触发器的置0端或复位端。 SR QQ&0110R SQ0 10R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1；再由R=1、Q=1可得Q0。即不论触发器原来处于什么状态都将变成1状态，这种情况称将触发器置1或置位。S端

6、称为触发器的置1端或置位端。1 01 SR QQ&1110R=1、S=1时：根据与非门的逻辑功能不难推知，触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。R SQ0 101 011 1不变10 SR QQ&0011R SQ0 101 011 1不变0 0不定R=0、S=0时：Q=Q=1，不符合触发器的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的0同时撤除后，将不能确定触发器是处于1状态还是0状态。所以触发器不允许出现这种情况，这就是基本RS触发器的约束条件。R SnQ1nQ功 能0 0 00 0 1不 用不 用不 允 许0 1

7、00 1 10001nQ置 01 0 01 0 11111nQ置 11 1 01 1 101nnQQ1保 持特性表（真值表）特性表（真值表）现态：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。次态：触发器接收输入信号之后所处的新的稳定状态。基本基本RS触发器的特点触发器的特点（1）触发器的次态不仅与输入信号状态有关，而且与触发器的现态有关。（2）电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。（3）在外加触发信号有效时，电路可以触发翻转，实现置0或置1。（4）在稳定状态下两个输出端的状态和必须是互补关系，即有约束条件。在数字电路中，凡根据输入信号R、S情况的不同

8、，具有置0、置1和保持功能的电路，都称为RS触发器。图4.2.1 用或非或非门组成的基本RS触发器（a）、（b）电路结构（c）图形符号返回返回RD、SD高电平有效，分别是复位端、置位端。图4.2.2 用与非与非门组成的基本RS触发器（a）电路结构 （b）图形符号返回返回低电平有效，分别是复位端、置位端。、DRDS二、动二、动 作作 特特 点点 基本RS触发器的输出端Q和 状态由输入信号 来决定，当输入信号 发生变化时，输出端Q和 的状态作相应的变化。 如下图所示：QQ、DR、DRDSDS图4.2.3 例4.2.1的电路和电压波形（a）电路结构 （b）电压波形图返回返回4.2.2 同步同步RS触

9、发器的电路结构与动作特点触发器的电路结构与动作特点 触发器的翻转不是由输入信号控制，而是由外加的时钟脉冲控制。一、电路结构与工作原理一、电路结构与工作原理图4.2.4 同步RS 触发器（a）电路结构（b）图形符号返回返回逻辑电路RCPG3G4SSQG1G2RQS 置位端，高电平有效 R 复位端，高电平有效RCPG3G4SS=1QG1G2R=1QCP=0时， S=1， R= 1，Q的状态保持不变。00CP=1时， S=S， R= R，Q的状态由R、S决定。如下表所示：RCPG3G4SS=SQG1G2R=RQ11SRS=SR=R功 能0011保 持0110置 “0”1001置 “1”1100不 定

10、CP R S QnQn+1功能0 QnnnQQ1 保持1 0 0 01 0 0 101nnQQ1 保持1 0 1 01 0 1 11111nQ 置 11 1 0 01 1 0 10001nQ 置 01 1 1 01 1 1 1不用不用不允许特性表特性表 Qn0001111000011011RS次态次态Qn+1的卡诺图的卡诺图约束条件 1)(1SRQRSQRSQnnn特性方程特性方程触发器的特性方程就是触发器次态Qn+1与输入及现态Qn之间的逻辑关系式状态转换图状态转换图描述触发器的状态转换关系及转换条件的图形称为状态转换图011/1/10/01/当触发器处在0状态，即Qn=0时，若输入信号 0

11、1或11，触发器仍为0状态；RS当触发器处在1状态，即Qn=1时，若输入信号 10或11，触发器仍为1状态；RSRS若 10，触发器就会翻转成为1状态。RS若 01，触发器就会翻转成为0状态。图4.3.1 RS 触发器的状态转换图返回返回波形图波形图反映触发器输入信号取值和状态之间对应关系的图形称为波形图RSQQ置1置0置1置1置1保持不允许不确定 基本RS触发器的翻转由输入信号控制； 同步RS触发器的翻转由时钟脉冲控制，属于电平触发，即在CP=1期间都可以触发翻转； CP=1期间，若R、S有多次变化，Q也会多次翻转，即会“空翻”。 时钟电平控制。在CP1期间接收输入信号，CP0时状态保持不变

12、，与基本RS触发器相比，对触发器状态的转变增加了时间控制。 R、S之间有约束。不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。主要特点主要特点波形图波形图C PRSQQ不变不变不变不变不变不变置1置0置1置0不变二、动二、动 作作 特特 点点 输入信号在CP=0期间保持不变，在CP=1的全部时间内RS的变化都将引起触发器状态的相应改变，即在CP=1期间输入信号发生多次变化，触发器的状态也可能发生多次翻转，这降低了电路抵御干扰信号的能力。波 形 图QQSRCP波形图SRCPQQ图4.2.5 带异步置位、复位端的同步RS触发器（a）电路结构 （b）图形符号返回返回在使用同步RS触

13、发器的过程中，有时还需要在CP信号到来之前将触发器预先置成指定的状态，为此在实用的同步RS触发器电路上往往还设置有专门的异步置位输入端和异步复位输入端。如下图所示：图4.2.6 例4.2.2 的电压波形图返回返回图4.2.7 D 型锁存器电路（a）基本形式 （b）7475采用的电路返回返回为了适用于单端输入信号的场合，在有些集成电路中也把同步RS触发器作成下图的D型锁存器（或双稳态锁存器）形式：1 1、主从、主从RS触发器触发器G5 G6G1 G2G7 主触发器 G8Qm QmG3 从触发器 G4&Q Q&1S R CPCPG9(a) 逻辑电路&工作原理工作原理（1）接

14、收输入信号过程CP=1期间：主触发器控制门G7、G8打开，接收输入信号R、S，有： 从触发器控制门G3、G4封锁，其状态保持不变。01RSQRSQnmnm4.2.3 主从触发器的电路结构和动作特点主从触发器的电路结构和动作特点一、电路结构与工作原理一、电路结构与工作原理电电路路结结构构G5 G6G1 G2G7 主触发器 G8Qm QmG3 从触发器 G4&Q Q&1S R CPCPG9&（2）输出信号过程CP下降沿到来时，主触发器控制门G7、G8封锁，在CP=1期间接收的内容被存储起来。同时，从触发器控制门G3、G4被打开，主触发器将其接收的内容送入从触发器，输出端随之

15、改变状态。在CP=0期间，由于主触发器保持状态不变，因此受其控制的从触发器的状态也即Q、Q的值当然不可能改变。01RSQRSQnnCP下降沿到来时有效特性方程特性方程 Q Q S RS CP RQ Q(b) 曾用符号 1S 1RS CP RQ Q(c) 国标符号CPC1逻辑符号逻辑符号电路特点电路特点主从RS触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有CP1期间接收输入信号，CP下降沿到来时触发翻转的特点。但其仍然存在着约束问题，即在CP1期间，输入信号R和S不能同时为1。下图所示的主从JK触发器就可以克服上述缺点。G1 G2J K CP G7 主 G8G5 G6 G3

16、从 G4Q Q1G9Qm Qm&2 2、主从、主从JK触发器触发器nnKQRQJS 下降沿到来时有效CPQKQJQKQQJQRSQnnnnnnn 1代入主从RS触发器的特性方程，即可得到主从JK触发器的特性方程：将主从JK触发器没有约束。它是通过将主从RS触发器的Q和 端作为一对附加的控制信号接回到输入端而实现的。QJ K QnQn+1功能0 0 00 0 101nnQQ1 保持0 1 00 1 10001nQ 置 01 0 01 0 11111nQ 置 11 1 01 1 110nnQQ1 翻转特特性性表表CPJKQ时时序序图图 Q Q J KJ CP KQ Q曾用符号 1J 1KJ

17、 CP KQ Q国标符号CPC1电路特点电路特点逻辑符号逻辑符号主从JK触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有CP1期间接收输入信号，CP下降沿到来时触发翻转的特点。输入信号J、K之间没有约束。存在一次变化问题。G1 G2J K CP G7 G8G5 G6 G3 G4Q Q1G9RDSD&带清零端和预置端的带清零端和预置端的主从主从JK触发器触发器RD=0，直接置001111001SD=0，直接置1G1 G2J K CP G7 G8G5 G6 G3 G4Q Q1G9RDSD&10001111 SDJ CP K RD Q QSD RD J KJ CP

18、KQ Q曾用符号国标符号CPRDSD S 1J 1K R Q QC1带清零端和预置端的主从带清零端和预置端的主从JK触发器的逻辑符号触发器的逻辑符号集成主从集成主从JK触发器触发器 14 13 12 11 10 9 87472 1 2 3 4 5 6 7VCC SD RD K3 K2 K1 Q(b) 7472 的引脚图(a) 74LS76 的引脚图 16 15 14 13 12 11 10 974LS76 1 2 3 4 5 6 7 81K 1Q 1Q GND 2K 2Q 2Q 2J1CP 1SD 1RD 1J VCC2CP 2SD 2RDNC CP J1 J2 J3 Q GND321KKKK

19、 321JJJJ 低电平有效低电平有效CP下降沿触发 1J 2K S RSD J1 J2 J3 CP K1 K2 K3 RDQ QCP&与输入主从与输入主从JK触发器的逻辑符号触发器的逻辑符号主从JK触发器功能完善，并且输入信号J、K之间没有约束。但主从JK触发器还存在着一次变化问题，即主从JK触发器中的主触发器，在CP1期间其状态能且只能变化一次，这种变化可以是J、K变化引起，也可以是干扰脉冲引起，因此其抗干扰能力尚需进一步提高。图4.2.8 主从结构RS触发器（a）电路结构 （b）图形符号返回返回图4.2.9 例4.2.3 的电压波形图返回返回二、主从触发器的动作特点二、主从触发器

20、的动作特点 触发器的翻转分两步动作。第一步，在CP=1的期间主触发器接受输入端的信号，被置成相应的状态，而从触发器不动；第二步，CP下降沿到来时从触发器按照主触发器的状态翻转，使Q、 Q相应地改变状态。 因为主触发器本身是一个同步RS触发器，所以在CP=1的全部时间里输入信号都将对主触发器起控制作用。 主从JK触发器有一次变化现象，即在CP=1期间，Q和Q的状态只能变化一次。主从JK触发器的一次变化现象 CPJKQ主Q主QQt1t2t3在CP=1期间，JK发生了多次变化，Q主只变化一次，所以在CP下降沿到来时，Q状态与此时的Q主相同，并不是由此时的JK状态决定。这就是一次变化现象。主从JK触发

21、器的波形图 CPJKQ主QQ图4.2.10 主从 J K 触发器返回返回图4.2.11 具有多输入端的主从 J K 触发器返回返回J1和J2、K1和K2是与的逻辑关系。图4.2.12 例4.2.4 的电压波形图返回返回图4.2.13 例4.2.5 的电压波形图返回返回4.2.4 边沿触发器的电路结构和动作特点边沿触发器的电路结构和动作特点 为了提高触发器的可靠性，增强抗干扰能力，希望触发器的次态仅仅取决于CP信号下降沿（或上升沿）到达时刻输入信号的状态。为实现这一设想，人们相继研制成了各种边沿触发器电路。目前已用于数字集成电路产品中的边沿触发器电路有利用CMOS传输门的边沿触发器、维持阻塞触发

22、器、利用门电路传输延迟时间的边沿触发器、利用二极管进行电平配置的边沿触发器等几种。图4.2.14 利用CMOS传输门的边沿触发器返回返回一、利用一、利用CMOS传输门的边沿触发器传输门的边沿触发器下图就是利用CMOS传输门构成的一种边沿触发器：这种触发器的动作特点是输出端状态的转换发生在CP的上升沿，而且触发器所保存下来的状态仅仅取决于CP上升沿到达时的输入状态。图4.2.15 带异步置位、复位端的CMOS边沿触发器返回返回边沿触发的动作特点在图形符号中以CP输入端处的“”表示。如下图所示：二、维持阻塞触发器二、维持阻塞触发器边沿触发器的另一种电路结构形式是维持阻塞结构。在边沿触发器的另一种电

23、路结构形式是维持阻塞结构。在TTL电电路中这种结构形式用得比较多。路中这种结构形式用得比较多。下图就是下图就是维持阻塞结构维持阻塞结构RS触发器触发器的电路结构图：的电路结构图：图4.2.16 维持阻塞结构的 R S 触发器返回返回 是置1维持线1324 是置0维持线 是置1阻塞线 是置0阻塞线有了这4根线，就能保证CP由低电平跳变为高电平以后，无论 和 的状态如何改变，而 和 始终不变。于是，触发器的次态将仅仅取决于CP上升沿到时的输入状态。RSR S图4.2.17 维持阻塞结构的D触发器返回返回为适应输入信号以单端形式给出的情况，维持阻塞触发器也经常作成单端输入的形式。如下图所示：图4.2

24、.18 具有异步置位、复位端和多输入 端的维持阻塞D触发器返回返回维持阻塞触发器的产品有时也作成多输入端的形式。如下图所示：维持阻塞D边沿触发器 &RDQQ&1&SD24365CPD&RDSDRSRDQSDDCQ电路结构RD 直接置0端SD 直接置1端低电平有效 逻辑符号工作原理 CP=0时，Q3=Q4=1，Q不变，触发器处于稳态，同时， Q6=D ，Q5=D ，接受输入信号D； CP由0变1时，触发器翻转，Q4=Q6=D ，Q3=Q5=D ，使Q=D； CP=1时，输入信号被封锁。 若Q4=0，则经1线封锁G6；若Q3=0时通过3线封锁G4，通过2线封锁G5，

25、所以，此时Q3、Q4、Q5、Q6的状态与D无关。 总之，该触发器在CP正跳沿前接受输入信号，正跳沿时翻转，正跳沿后输入被封锁。D触发器的功能表 nQ1nQD功 能000置“0”010101置“1”111利用传输延迟时间的边沿触发器利用传输延迟时间的边沿触发器(a)电路结构电路结构 (b)逻辑符号逻辑符号三、利用传输延迟时间的边沿触发器三、利用传输延迟时间的边沿触发器该类边沿触发器是利用门电路的传输延迟时间实现边沿触发的。工作原理 CP=0时，Q3=Q4=1，Q1=Q2=0，Q不变； CP由0变1时，触发器不翻转，为接受输入信号作准备。 由于与非门G3、G4的平均延迟时间比与或非门G1、G2构成

26、的基本触发器的平均延迟时间要长，GA、GD门先打开，此时Q3=Q4=1，CP=1，所以Q依然不变。 CP由1变0时触发翻转。 Q3、Q4状态由J、K决定，CP由1变0时，GA、GD门关闭，Q1=Q2=0，GB、GC门打开，Q由Q3、Q4决定，触发器翻转。 CP=0以后，G3、G4又被封锁。四、边沿触发器的动作特点四、边沿触发器的动作特点 边沿触发器的次态仅取决于CP信号的上升沿或下降沿到达时输入端的逻辑状态，而在这以前或以后，输入信号的变化对触发器的状态没有影响。 这种特点有效的提高了触发器电路的抗干扰能力，因而也提高了电路的工作可靠性。边沿D触发器的波形图 CPRDSDDQ边沿JK触发器的波

27、形图 CPJQK图4.2.19 利用传输延迟时间的边沿触发器返回返回图4.2.20 例4.2.6 的电压波形图返回返回附：边沿触发器附：边沿触发器1 1、边沿、边沿D触发器触发器工作原理工作原理G5 G6G1 G2CPG3 从 G4&Q Q1G7 主 G8&1D1QmQm&（1）CP0时，门G7、G8被封锁，门G3、G4打开，从触发器的状态取决于主触发器Q=Qm、Q=Qm，输入信号D不起作用。（2）CP1时，门G7、G8打开，门G3、G4被封锁，从触发器状态不变，主触发器的状态跟随输入信号D的变化而变化，即在CP1期间始终都有Qm=D。G5 G6G1 G2CPG3 从

28、G4&Q Q1G7 主 G8&1D1QmQm&DQn1下降沿时刻有效（3）CP下降沿到来时，封锁门G7、G8，打开门G3、G4，主触发器锁存CP下降时刻D的值，即Qm=D，随后将该值送入从触发器，使Q=D、Q=D。（4）CP下降沿过后，主触发器锁存的CP下降沿时刻D的值被保存下来，而从触发器的状态也将保持不变。综上所述，边沿D触发器的特性方程为： D CP Q Q DQ Q曾用符号 D CP 1DQ Q国标符号 CP C1逻辑符号逻辑符号 14 13 12 11 10 9 874LS74 1 2 3 4 5 6 7VCC 2RD 2D 2CP 2SD 2Q 2Q1RD

29、1D 1CP 1SD 1Q 1Q GND 14 13 12 11 10 9 8CC4013 1 2 3 4 5 6 7VCC 2Q 2Q 2CP 2RD 2D 2SD1Q 1Q 1CP 1RD 1D 1SD VSS (a) 74LS74引脚排列图 (b) CC4013引脚排列图集成边沿集成边沿D触发器触发器：CC4013的异步输入端RD和SD为高电平有效。CP上升沿触发2 2、边沿、边沿JK触发器触发器DCP&Q Q1&1111JK&nnnnnnnnnnQKQJKJQKQJQKQJKQQJKQQJD)()(nnnQKQJDQ1CP下降沿时刻有效 J CP K Q Q J

30、 KQ Q曾用符号 J CP K 1J 1KQ Q国标符号 CP C1边沿边沿JK触发器触发器的逻辑符号的逻辑符号边沿边沿JK触发触发器的特点器的特点边沿触发，无一次变化问题。功能齐全，使用方便灵活。抗干扰能力极强，工作速度很高。集成边沿集成边沿JK触发器触发器(a) 74LS112 的引脚图 16 15 14 13 12 11 10 974LS112 1 2 3 4 5 6 7 8VCC 1RD 2RD 2CP 2K 2J 2SD 2Q1CP 1K 1J 1SD 1Q 1Q 2Q GND(b) CC4027 的引脚图 16 15 14 13 12 11 10 9CC4027 1 2 3 4

31、5 6 7 8VDD 2Q 2Q 2CP 2RD 2K 2J 2SD1Q 1Q 1CP 1RD 1K 1J 1SD VSS74LS112为CP下降沿触发。CC4027为CP上升沿触发，且其异步输入端RD和SD为高电平有效。4.3触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法 图4.3.1 RS 触发器的状态转换图 图4.3.2 JK 触发器的状态转换图 图4.3.3 T 触发器的状态转换图和逻辑符号 图4.3.4 D 触发器的状态转换图 图4.3.5维持阻塞结构JK 触发器（74LS109）的电路图 图4.3.6 利用CMOS 传输门的JK 触发器CC4027 图4.3.7将JK 触

32、发器用作RS、T 触发器 （a）用作RS触发器 （b）用作T 触发器返回返回4.3.1 触发器按逻辑功能的分类触发器按逻辑功能的分类 触发器功能表示形式： 功能表 特性方程 状态转换图按逻辑功能分类：RS触发器 JK触发器D触发器T触发器R SnQ1nQ功 能0 0 00 0 1不 用不 用不 允 许0 1 00 1 10001nQ置 01 0 01 0 11111nQ置 11 1 01 1 101nnQQ1保 持特性表（真值表）特性表（真值表）现态：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。次态：触发器接收输入信号之后所处的新的稳定状态。一、一、RS触发触发器器CP R S

33、QnQn+1功能0 QnnnQQ1 保持1 0 0 01 0 0 101nnQQ1 保持1 0 1 01 0 1 11111nQ 置 11 1 0 01 1 0 10001nQ 置 01 1 1 01 1 1 1不用不用不允许特性表特性表 Qn0001111000011011RS次态次态Qn+1的卡诺图的卡诺图约束条件 1)(1SRQRSQRSQnnn特性方程特性方程触发器的特性方程就是触发器次态Qn+1与输入及现态Qn之间的逻辑关系式状态转换图状态转换图描述触发器的状态转换关系及转换条件的图形称为状态转换图011/1/10/01/当触发器处在0状态，即Qn=0时，若输入信号 01或11，触发

34、器仍为0状态；RS当触发器处在1状态，即Qn=1时，若输入信号 10或11，触发器仍为1状态；RSRS若 10，触发器就会翻转成为1状态。RS若 01，触发器就会翻转成为0状态。图4.3.1 RS 触发器的状态转换图返回返回波形图波形图反映触发器输入信号取值和状态之间对应关系的图形称为波形图RSQQ置1置0置1置1置1保持不允许不确定集成基本集成基本RS触发器触发器(a) 74LS279 的引脚图 16 15 14 13 12 11 10 974LS279 1 2 3 4 5 6 7 8VCC 4S 4R 4Q 3SA 3SB 3R 3Q1R 1SA 1SB 1Q 2R 2S 2Q GND(b

35、) CC4044 的引脚图 16 15 14 13 12 11 10 9CC4044 1 2 3 4 5 6 7 8VDD 4S 4R 1Q 2R 2S 3Q 2Q4Q NC 1S 1R EN 1R 1S VSSEN1时工作EN0时禁止1S2SJK触发器的功能表 nQ1nQJK功 能0000保 持00110100置“0”01101001置“1”10111101计 数1110二、二、JK触发器触发器在数字电路中，凡在CP时钟脉冲控制下，根据输入信号J、K情况的不同，具有置0、置1、保持和翻转功能的电路，都称为JK触发器。JK触发器特性方程和状态转换图01J 0K J K 0J 1K J K=1Q

36、n+1=JQn+KQn图4.3.2 JK触发器的状态转换图返回返回T触发器功能表 nQ1nQT功 能000保 持011101计 数110三、三、T触发器触发器T触发器特性方程和状态转换图Qn+1=TQn+TQn图4.3.3 T 触发器的状态转换图和逻辑符号返回返回D触发器的功能表 nQ1nQD功 能000置“0”010101置“1”111四、四、D触发器触发器在数字电路中，凡在CP时钟脉冲控制下，根据输入信号D情况的不同，具有置0、置1功能的电路，都称为D触发器。D触发器特性方程和状态转换图01D = 0D = 0D = 1D = 1Qn+1=D图4.3.4 D 触发器的状态转换图返回返回(a

37、) 74LS375 的引脚图 16 15 14 13 12 11 10 974LS375 1 2 3 4 5 6 7 8VCC 4D 4Q 4Q 2G 3Q 3Q 3D1D 1Q 1Q 1G 2Q 2Q 2D GND(b) CC404 的引脚图 16 15 14 13 12 11 10 9CC4042 1 2 3 4 5 6 7 8VDD 4Q 4D 3D 3Q 3Q 2Q 2Q4Q 1Q 1Q 1D CP POL 2D VSS集成同步集成同步D触发器触发器CP1、2CP3、4POL1时，CP1有效，锁存的内容是CP下降沿时刻D的值；POL0时，CP0有效，锁存的内容是CP上升沿时刻D的值。4

38、.3.2 触发器的电路结构与逻辑功能的关系触发器的电路结构与逻辑功能的关系 触发器的逻辑功能和电路结构是两个不同的概念。所谓逻辑功能，是指触发器的次态和现态及输入信号之间在稳态下的逻辑关系，这种逻辑关系可以用功能表、特性方程或状态转换图给出。根据逻辑功能的不同特点，我们把触发器分成了RS、JK、T、D等几种类型。 而基本RS触发器、同步RS触发器、主从触发器、边沿触发器等是指电路结构的不同形式。由于电路结构的不同，其动作特点也不同。集成维持阻塞D触发器 D触发器的功能表 74LS74管脚排列图 1481774LS742CPVCC2RD2D2SD2QGND2Q1RD1D 1CP1SD1Q 1Q集

39、成负边沿集成负边沿JK触发器触发器 JK触发器的功能表 74LS112管脚排列图 图4.3.5 维持阻塞结构 JK 触发器（74LS109）的电路图返回返回图4.3.6 利用CMOS传输门的JK 触发器CC4027返回返回图4.3.7 将JK 触发器用作RS、T 触发器（a）用作RS触发器 （b）用作T 触发器返回返回比较JK、RS、T三种类型触发器的功能表可以看出，其中JK触发器的逻辑功能最强，它包含了RS触发器和T触发器的所有逻辑功能。因此，在需要使用RS触发器和T触发器的场合完全可以用JK触发器来取代。如下图所示：因此，目前生产的时钟控制触发器定型产品中只有JK触发器和D触发器这两大类。

40、1CPDJKQQJKQQTCP(a)(b)JK触发器转换为D、T触发器D触发器转换为JK触发器 DQQ&1CPKJ（1）写出已有触发器和待求触发器的特性方程。（2）变换待求触发器的特性方程，使之形式与已有触发器的特性方程一致。（3）比较已有和待求触发器的特性方程，根据两个方程相等的原则求出转换逻辑。（4）根据转换逻辑画出逻辑电路图。利用令已有触发器和待求触发器的特性方程相等的原则，求出转换逻辑。JK触发器触发器RS触发器触发器01RSQRSQnnnnnnnnnnnnnnnnnnnQRQSRSQSQRQRQSRRSQQRQSQRSQQSQRQQSQRSQ)()(1RS触发器特性方程变换R

41、S触发器的特性方程，使之形式与JK触发器的特性方程一致：RKSJnnnQKQJQ1nnnQRQSQ1比较，得：1J C11KSCPRQQ电路图电路图JK触发器触发器D触发器触发器1J C11KDQQ1CP写出D触发器的特性方程，并进行变换，使之形式与JK触发器的特性方程一致：nnnnnDQQDQQDDQ)(1与JK触发器的特性方程比较，得：DKDJ电电路路图图JK触发器触发器T触发器触发器在数字电路中，凡在CP时钟脉冲控制下，根据输入信号T取值的不同，具有保持和翻转功能的电路，即当T0时能保持状态不变，T1时一定翻转的电路，都称为T触发器。T QnQn+1功能0 00 101nnQQ1 保持1 01 110nnQQ1翻转特性表特性表逻辑符号逻辑符号 T CP 1TQ Q C1T触发器特性方程：nnnnQTQTQTQ1与JK触发器的特性方程比较，得：TKTJ电电路路图图1J C11KTQQCP01T=1/1/0/0/CPTQQ状状态态图图时时序序图图JK触发器触发器T触发器触发器在数字电路中，凡每来一个时钟脉冲就翻转一次的电路，都称为T触发器。特性表特性表逻辑符号逻辑符号 CP Q Q C1QnQn+1功能0110nnQQ1翻转T 触发器特性方程：与JK触发器的特性方程比较，得：TKTJ电电路路图图1J C1