频率合成器中ΣΔ调制器的设计与实现

1、CN431258/TP ISSN1007130X计算机工程与科学COMPUTER ENGINEERING&SClENCE2009年第31卷第12期V01.31。No.12。2009文章编号:1007130X(200912一0121一03频率合成器中一调制器的设计与实现Design and Implementation of a SigmaDelta Modulator in the Frequency Synthesizer刘德建LIU m-ji锄(桂林电子科技大学信息与通信学院,广西桂林54l4(sch00I of lnf0嗍tj蚰alld帅m哪i明tio璐,Guin Unive体ity o

2、f Eltronic1kh肿Io影,Guin541004。Chi衄摘要:本文首先介绍了泓调制技术的基本原理,分析了一阶及高阶暑调制器。最后结合一阶黝调制器,给出了在FP(jA器件上实现黝调制器的设计。仿真结果表明,设计实现了黝调制器,通过控制分频器实现了小数分频,方法简单易行。与运用Matlab软件仿真的结果完全一致,并进一步证实了高阶数字暑调制对量化相位噪声的高通整形特性,从而有效地解决了小数分频频率合成器中的小数杂散问题,具有很高的实用性。Abstract:The principle of the sigmadelta删ulation technology is introduced fi

3、rst in this paper.Then the firstorder and the higher order sigInadelta modulators are amlyzed,and finally a method for the sigmadelta Inodulator based on FPGA is proposed.This design of a si鲫_delta modulator is correct and feasible.Simulation results show that the results from the sign计delta modulat

4、or and the fractiolla卜N divider by controling the frequency divider implemented by this method are well in accordance with the simulation results based onLatlab software.Then noise shaping characteristics of the higher-order sigmadelta modulator is further experimentally verified.The fractional spur

5、 introduced by the fractiomlN frequency synthesizer can be suppressed by the loop filter of the phaselocked-loop,w.hich is highly practicable.关键词:频率合成器;黝调制器;现场可编程门阵列Key H哪也:frequency synthesizer;sigma.delta modulator;FPGA中图分类号:TN74文献标识码:A1引言频率合成技术是指将一个高精确度和高稳定度的标准参考频率,经过适当的信号处理,最终产生一系列具有同样精确度和稳定度的离散

6、频率的技术。该技术在近代通信系统中得到了广泛应用。小数分频频率合成技术解决r单环数#频率合成器巾高鉴相频率和小频率问隔之间的矛盾,但这项技术引入了小数杂散,采用模拟相位内插的方法很难抑制。将三调制技术应用于小数频率合成器中能够得到理想的频率分辨率,并且抑制了小数杂散问题n“。2黝调制技术黝调制理论在20世纪中期被提出,近年来由于VLSl技术的发展才逐渐得到广泛应用。本文采用暑调制器代替传统方法中的相位累加器进行设计。2.1黝调制原理黝调制技术来自高分辨率的A/D、D/A变换器中的过取样黝转换技术,其工作原理为:利用经典自动控制理论中负反馈概念,通过反馈环来提高粗糙量化器的有效分辨率并整形其量化

7、噪声。在对信号进行过取样后,噪声功率谱幅度降低,并通过一个对输入旱低通对量化噪声呈高通的噪卢整形器,将量化噪声功率的绝大部分移到信号频带之外,从而町通过滤波有效地抑制噪声。传统小数分频法提高了分频器的分辨率,但同时给环路输fl带来r信噪比降低、输出频率的相位扰动增加等问题。为了获得良好的频率输出,黝调制概念被引入小数收稿日期:2008-06一16;修订日期:2008一lo03基金项目:国家自然科学基金资助项目(60472091;教育部新世纪优秀人才支持计划资助项目(NcET-05一0754;广西自然科学基金资助项目(桂科自0447093,0640168作者简介:刘德建(1982一,男,安徽界首

8、人,硕士生,研究方向为信道编码。I Z I万方数据分频器设计中。黝小数分频是在传统的整数数字式分频的基础上,通过数字累加器的不断溢Hj来控制程序分频器的分频比的一种工作模式,从而获得所需要的高质量的小数平均频率输出。暑调制这一特性被很好地用于频率合成中小数分频杂散的消除。在小数分频器工作过程中,由于其平均T作频率与瞬时频率总小相同,鉴相器会产牛J嗣期性锯齿波相位误差。利用黝调制器的传输函数特性,能将其能鲢变换到高频端,再利用锁相环路本身固有的低通滤波作用滤除掉噪声。这个方法有效地消除了由于累加器皱化误差产生的小数分频杂散,从而提高了小数分频器的频谱纯度。黝调制技术作为一种采用较简单的电路结构及

9、低成本来获得高的频率分辨率的方法,已经成为一种流行的技术。2.2一阶黝调制器数字一阶吕调制器的z域数学模型13如图1所示,调制器输出为:y,(z=.F(z+(1一z1E1(z(1其中,.F(z为输入信号,E-(z为董化噪声。图l一阶j泌调制器的Z域数学模型量化误筹E1(z的传递函数为:H。一1一r1(2其频率响应为:H。(.硒一1一一7z一2sin粤l F粤(3厶由式(3可知,黝调制实际上就是一种噪声整形器,它对转换器输出端的馈化噪声进行整形,使得大多数的噪声能茸移至有用频带之外,再通过滤波器加以滤除,从而提高信噪比。通过比较发现,相位累加器与数字一阶泓调制器具有相同的数学模型,传统的小数分频

10、器实质I:是采用数字一阶暑调制技术来实现小数分频控制的。虽然累加器作为数字一阶黝调制器对其自身馈化误差E。(2有一定的滤波作用,但卜分有限,因而传统的小数分频器有较大的小数分频杂散。2.3高阶黝调制器对传统的小数分频器中引入的量化误差进行有效的抑制,黝调制器采用如图2所爪的级联高阶泓调制(MAsH方案13“,原小数分频器中的相位累加器作为第一级调制器。图2中N(z为分频比的整数部分,.F(z为小数部分,E(z(i一1,.,蚴是各级暑调制器引入的量化误差,批。(z为M阶黝调制器的分频比,则M级黝调制器的输出分频比为k。(z=N.F(z+(1一r1MEM(z(4式(4说明多级黝调制器尤失真地传输了

11、信号NtF(z,对各级肇化误差E(z(i一1,M一1传输函数为零,仪其第M级量化误差对小数分频器的输_有影响。122其相位误差功率谱密度1为:R(p一筹bn(和r(5J.,r J式(5表明,M的阶数越高,黝调制器对量化噪声的整形作用越明显,其输出频谱特性越好。当M3时,噪声能培绝大部分处于信号锁相环通带之外,该噪声可通过锁相环的低通特性将其滤除,从而消除小数分频相位杂散。但是,阶数越高,电路的复杂性和造价也会越高。图2M阶互调制器的MASH结构3黝调制器的设计与实现下面以设计一个一阶导调制器为例说明实现黝调制器的设计方法。3.1总体结构与实现根据勤调制技术的基本原理,设计采用自顶而下的层次没计

12、思想。一阶黝调制器主要由减法器、积分器和1bit量化器等模块组成,各个模块按一定的时序依次执行各自的任务,从而实现黝调制器的功能。本文利用VHrl。语言和原理图输入两种设计技术对各个功能模块进行设计,一阶暑调制器的设计结果如图3所示,经分析验证,结果正确,满足设计要求。图3一阶暑调制器的设计结果3.2结果分析由图3a可知,每10个时钟周期内输出dataoutl波形为loOl001000,相位累加溢出3次,通过控制分频器,频率合成器实现了N-3分频。由图3b叮见,每10个时钟周期内输出dataoutl波形为1110110110,有连续溢f的情况, 达不到预期设计要求。经分析及仿真证实,只要.Fo

13、.5 万方数据的累加都会H;现这个nJ题。因此,将输出信号dataoutl与时钟clk相与便町减小输出脉冲宽度,就可以区分连续溢出时溢fl的次数。虽然输出dataout2符合预期要求,但输出dataout2波形中存在毛刺,这是时钟clk的上升沿与输出dataoutl的F降滑相与产生的。本文选用I触发器用一个比毛刺频率高的信号hclk进行触发,从图3b叮以看到,毛刺已经被去除,实际输ff;dataout波形比dataoutl延迟了半个高速时钟hclk周期,改进后的一阶黝凋制器输出波形见图3中的dataout。由图3b町知,每lo个时钟周期内输dataout波形为11101lollo,相位累加溢出

14、7次。通过控制分频器.频率合成器实现r N.7分频,同样地可以实现其它小数分频。为进一步验证一阶至泌调制器设计方案的iI:确性,本文通过Matlab应用软件仿真得到的设计结果如图4所示。由图4a可知,每10个时钟周期内黝调制器输出波形为100100looo;同样地,由图4b可见;每10个时钟周期内输出波形为lll0110110,这与图3仿真结果dataoutl完全一致,说明本方案是jF确的。再结合Matlah仿真进一步证实了M 阶数越高。暑调制器对噪声相位误差的整形作用越明显,输fl频谱特性越好,从而有效地解决r小数分频频率合成器中的小数杂散InJ题。最后,把程序卜.载列f1标芯片中进行硬件验

15、证,也得到I司样的结果.再次验证了设计的JE确性。图4一阶暑调制器的Matlab设计结果4结束语本文利用EDA技术来设计实现黝调制器的方法,可使黝调制器具有设计简单、体积小、功耗低、方便实现等优点。因此,数字通信技术与现代电子设计方法的结合使得通信系统的性能得到了迅速的发展。本文就足二者相结合的一个典型应用。本文方案通过稍加修改,町以方便地实现高阶勘调制器,体现了设计的灵活性。参考文献:1Bdan M,conley R J.A Multiple Modulator Fractional Di、riderJ.IEEE Trans0n Instrum曲tation Measurement,199l

16、,40(3:578-583.2Riley T A D,copeland M A,K、张sniewski T A.Dclta-Sigma M0dulation in FractionalN Frequency s”thesisJ.IEEE Journal ofSolid_StateCircuits。1993,28(5:553559. 3shu K,sanchez-sinencio E,Maloberti F,et a1.A comparative Study of Digital ZModulators for Fractionaln synthesiscProc of IcE(葛01,2001

17、:139l1394.4chou w,wong P w。Gray R M Multistage sigrnadeltaModulationJ.IEEE Trans on Info姗ation Theory,1989,35(4:784796.(上接第112页图9译码器正确性仿真系统结构文献5中实现的申行译码器的比较结果如表1所示。表l DV睇S2中可配置串行译码器和并行译码器的综合结果垒红迸丑昼S】iccs最大频率伴随式计算581282.239MHz l405291.240MHzSlices24535567吞吐率191Mbps1528Mbps所选器件为:Xilinx VirtexlI Iro I|

18、1的2vp30f96767在8位并行的译码器中伴随式计算采用的是由图6所示的伴随式计算单元直接独立计算2f一1个伴随式,所以这里伴随式计算模块占用的slices远远超过串行结构。并行钱搜索模块所占Slices约为串行的8倍多一点,这符合二者的结构规律。5结束语本文对叮配置参数的多位并行BCH译码器的设计方法进行r研究,用这种方法设计并实现了应用于DV昏s2的可动态配置21种码字参数的8位并行译码器。这种译码器能够支持广泛的通信业务,如广播服务(Broadcast Sen,ice,简称BS、交互式服务(Interactive Service,简称IS、卫星新闻采集(DSNG和其它专业服务(Pmfessional sen,ice,简称Ps等。采用并行结构使译码器的洋码延迟降低了87.5%,数据吞吐率提高到串行的8倍。参考文献:1王新梅,肖国镇.纠错码一原理与方法M.西安:西安电子科技大学出版社,2001.2ETsI.Digital Video Bmadcasting(D、,B;second GenerationFra ming Stmcture,Channel Coding and M0dulation Systems for Broadcasting,Interactive