PCB的EMC设计要点

1、PCB 的 EMC 设计 错 误！未定义书签。EMC 概述 2PCB( Print Circuit Board )基础 6信号完整性 SI(Signal Integrity ) 1020H 规则： 113W 规则： 12高速数字系统的串扰： 12阻抗匹配与端接技术： 13镜像平面 15电源干扰的抑制： 16去耦电容： 17电源层和接地层间的电容： 18小型电源母线 19电源线的布线 20地线的干扰 21屏蔽接地： 23接地 24地层的隔缝： 29I/O 去耦电容和 EMC 地 30典型的多层印制电路板的分配方法 31双面板的两种布局：横竖格矩阵结构和辐射走线结构 32AD 转换器的精度和分辨率

2、增加时使用的布线技巧 33什么是磁珠以及磁珠的原理与应用 36EMC概述电磁兼容EMC( electromagnetic compatibility )是一门综合性学科，主要研究电磁干 扰和抗干扰的问题，即研究同一电磁环境下工作的各种电气电子系统、分系统、设备和元器件如何正常工作、互不干扰，进而达到兼容的状态。特别强调采用计算机仿真，对EMC作反复优化设计后进行评定。但要注意计算机仿真应在设计完成之后和完成样机前进行。从电磁兼容型规范的评定要求出发。EMC的两重含义：1.产生的电磁干扰不应对周围系统造成不能承受的影响和环境污染。2 .对外界电磁干扰有足够的防御能力。质量可靠性的重要指标。 研究

3、干扰传输和耦合的机理。 电磁干扰三要素：干扰源，传输途径和敏感体。干扰传输： 1 .导线传输 导线电感(外电感)总是由于环路的存在而存在，单根导线的电感可以理解为该导线与其他导线相距较远时的外电感。 传输线的电容增大则其电感必然减少，这非常有用。2 .传导耦合电阻性：干扰电压越大，敏感体内阻越大，则容易干扰。«雷接收ff公共地阻抗耦合：单元电路之间的公用信号回路线存在着微小的阻 抗，或者电子系统与系统之间的接地线存在着阻抗 将干扰传递。公共地线主要包括机壳地线，机框接 线，金属接地板，接地网络和接地母线等。地线电阻不可能绝对为零，在高频工作，还须考虑 电感效应。Za1=1.和厶 T丨

4、 图16公共地阻抗耦合等效模型电曲A公共电源耦合：A发生突变，就会使I a产生变化电流i，即 干扰电流，电源内阻f 产生变化电压干扰E。L-3电感IS合樓墮買耳尊枚电踣（） 尊殴电暦。Cc电感性（磁场）：干扰源回路的干扰电流频率越高，或 干扰电压越大，或干扰源回路的阻抗 越小，贝y干扰越大。两回路间距越小, 互感越大，干扰越大。电容性（电场）： 相距近，有电位差。 干扰电压Uc正比于干扰 信号频率，耦合电容及并 联阻抗。图i.g电範驱动产生其模辐射原理團U）ns；等瑕越ai.ic电压駆动产生井模霸射原理图图1.4电容耦合分析匣蛰；辱蝕电路°辐射耦合：1 .电偶极子辐射电偶极子是指与电

5、磁波的波长相比足够短的电流元。视为发射天线或接受天线：导线长 度与电磁波波长相比为同一数量级或以上时。2. 磁偶极子辐射与电磁波波长相比足够小的电流环。金属板上的孔、缝、小槽及导线圆环等可看做其组 合而成。实际情况下，任何工作在高频状态下的导体都能向外辐射。将该导体分段近似得到上述 模型来分析。共模辐射：任何两金属物体之间只要存在射频电位差就可以构成一副不对称子天线。当天线的两个极的总长度大于波长的二十分之一时，天线才能有效辐射。为了减少共模辐射， 应该尽量缩短较短的极。共模天线的一个极连接系统设备的外部连接线，而另一极则连接系 统内部印制板的地线、电源面等。 设备电缆线是设备内部电路暴露在

6、机箱外面的部分，它们最容易受到 辐射干扰。通常，在一个封闭系统中有很 多的电气和电子设备，如电源、仪 表、通信、导航、控制等，它们大 多数装在金属壳的盒子中。但连接 电缆直接暴露在电磁场的作用下， 经过场对线的激励，感应较强的干 扰能量，然后再沿导线传入设备内。 经常引起两个毫不相干的设备发生 干扰。回路面积A=Lh图1.12两个设备间连线的基本结构（a）单线结构；（6）双线结构。(z>基本元件等效电路（电磁兼容设计为导线电阻元件 一CD=>电容元件一11=>电感元件=>图4.5印制电路板元素电磁兼容等效电路电磁兼容控制策略传输通道抑制空间分离时间分割频域管理电气隔离滤

7、波地点位置控制时间共用准则频谱管制变压器隔离屏敝自然地形隔离雷达脉冲同步滤波光电隔离搭接方位角控制主动时间分割频率调制继电器隔离接地电磁场矢量方向控制被动时间分割数字传输DC/DC变换布线光电转换电动-发电机组空间分离：限制平行印制导线之间的最小间隔；容易互相干扰设备之间的拉远。屏蔽：静电屏蔽和电磁屏蔽。 屏蔽要求完善的屏蔽体和良好的接地。电屏蔽不但要求具有良好的接地，而且要求屏蔽体有良好的导电连续性。频率管理法：信号选择滤波器和电磁干扰 EMI滤波器（信号线滤波、电源滤波、印制板滤 波、反射滤波、隔离滤波）。在导线上使用信号滤波器是解决高频电磁干扰辐射和接收很有 效的方法。脉冲信号的高频成分

8、很丰富，应尽量减少。本质：利用系统的频谱特性将需要的频率成分全部接收，将干扰的频率成分加以剔除。电源线滤波器：LPF变压器是电源中抑制传导干扰的最基本的方法。DC/DC变换器是直流电源的隔离器件，为了防止多个设备共用一个电源引起共电源内阻干 扰，应用DC/DC变换器单独对各电路供电。时间分割法：让电子系统与设备工作在干扰源的时间间隙里，从而避免电磁干扰。 当干扰非常强并且不容易加以抑制时， 通常采用此法。在许多高精度、高可靠性的系统设备中常采用。 如飞机雷达工作时，首先发送封锁脉冲，关闭干扰报警器，避免误报。EMC三大技术：接地、屏蔽、滤波。合适的信号电平、阻抗、工作频率以及合理布局会降低对接

9、地屏蔽和滤波的要求； 良好的接 地又降低两者的要求；良好的接地和屏蔽会降低滤波器的要求。电路和设备的电磁兼容性设计往往是在功能设计的基础上进行， 电路的原理、设备的总体结 构主要取决于技术性能的需要。 在初步方案形成之后，开始考虑可靠性设计，其内容包括元 器件选择和降额设计、热设计、电磁兼容性设计、安全性设计等。PC(Print Circuitoard )基础1/3。当过孔只作贯穿连接或内层连正常情况下，过孔孔径要比元件孔3.12焊盘上加尢铜苗及上镉面积IC引脚之间以及距离太近的元件。图3*13泪滴低密度PCB的基板材料主要是覆铜箔层压板 CCL （ Copper Clad Laminates

10、） 基板材料：XXXPC、FR2、FR3、FR4、FR5、G10 和 G11 等，一般用 FR4。过孔（Via）最大孔径取决于镀层厚度和孔径的公差，规定孔的最小镀层厚度一般允许 偏差（孔到孔）10%，其最大尺寸一般不应超过板厚的 接时，一般不用规定孔径比公差，特别是最小孔径公差。 的孔径小。焊盘圆形：直径应为孔径的两倍， 双面板最小为1.5mm， 单单面板最小为2.0mm方形：主要用于标志出PCB上安装元器件的第一引 脚，要求同上。SMD焊盘的制作问题：桥接（短路）、阴影效应、虚焊脱落。桥接经常发生在IC引脚的桥接一般发生在离开锡炉的最后引脚上，有效方法是在焊盘设计上加上“吸锡” 焊盘。对QF

11、P封装应采用45°角放置。焊盘长度必须延伸出元器件体外，越高的器件其焊盘 延伸也应越长。当连接到焊盘的走线较细时，为了避 免起皮现象，将焊盘设计成泪滴焊盘（Teardrops）。相邻的焊盘避免成锐角。焊盘尽量避免与大面积铜箔连 接。对于同一元器件，凡是对称使用的焊盘，如QFP、SOIC等，设计时应严格保证其全面对称，保持焊盘表面张力平衡，防止位移。PCB设计1确定尽量低的成本实现能满足EMC要求的PCB的大小2、选择合适的电子元器件外形尺寸非常小的 SMD或BGA封装；芯片内部具有多层板设计；IC硅基芯片直接黏结在内部的小PCB上（没有绑定线）电源和地成对并列相邻出现（避免电源和地出

12、现在芯片的 边角位置，如74系列IC）；多个电源管脚和地管脚成对配置；信号返回管脚（比如地脚）与信号管脚之间均匀分布； 类似于时钟这样的关键信号，配置专门的信号返回管脚；采用尽可能低的驱动电压Vcc，或者使用低电压差分逻辑LVDS ；在IC封装内部集成高频去耦电容；IC内部有终端匹配；输出信号的斜率受控制。最基本原则：只要能够满足设计系统的时序要求，就应该 选择具有最长上升时间的元器件。3、元器件布局：一般情况下，所有元器件应布置在同一面。先确定接口元器件的位置。确定体积较大的元器件或有特殊要求的。对于可调元件，如电位器、可调电感、可变电 容器以及微动开关等应考虑整机结构，若是机内调节，应放在

13、电路板上便于调节的地方；若是机外调节，要与机箱面板位置相适应。大而重的器件应放在印制板固定支架的附近。保证布通率，注意飞线。以核心元器件为中心，按照电路的流程安排各个功能电路单元的位置，是布局便于信号 的流通，并使信号尽可能保持一致的方向。同一功能块的元器件应尽量放置在一起。根据电路的信号流程布局，使信号尽可能保持一致的方向。数模分开，尽量远离。强电和弱电分开。以不同的直流电压来分组，尽量使高电压互相靠近，而低电压互相靠 近。排列间距应考虑可焊性和电位梯度，防止电弧。某些元器件或导线之间可能有较高的电 位差，应加大它们之间的距离。多级放大器的各级最好成直线排列，输入与输出较远。增益太高时，还要

14、采取多级分板 布置结构。电源去耦电容尽量靠近 Vcc脚。板边器件离边大于 2mm为了实现小型化要求而需要两面布置元器件时，一般是贴片元器件在板的一面，而接插 件在板的另一面，此时要注意极性。工作电压为 Vcc的放一边，工作电压为Vdd的放一 边，双电源的安置在分割线上。根据元件的位置来确定连接器的各个引脚的安 排。在连接器的引脚安排上要有足够的地线引脚， 每一种电源都应该至少配置一个相应的地线引脚。 每条信号的输入输出端也应该配置相应的回流地 线引脚。所有的连接器最好都放在电路板的一侧，尽量 避免从两侧引出电缆构成共模辐射天线。高速数字IC不要靠近连接器。如果 PCB有多个连接器，则尽量不要把

15、高速IC放置在两个连接器之间，否则有低速电路区中速屯堵区可能产生差模干扰辐射。输入输出驱动器 应该紧靠连接器。尽量缩短高速信号线。从有利于散热的角度出发， PCB最好的安 装方式是直立安装。在PCB设计时要预测 空气流动的路径。注意，由于空气流动时 总是趋向阻力小的地方，因此尽量避免明显不均匀的布局，即避免某个区域有较大空间。发热大和耐热的置于下风向，发热小的和不耐热的置于上风向。4、逻辑部件的布局低频电踣莊拟电路： 逻辑电路II*權拟接电路： 選辑接口电踣応频电箱低频电路1接口电路Ji 连接器H中频电路5、布线要求：单面板和双面板一般用于低、中密度布线的电 路和集成度较低的电路，多层板适用于

16、高密度布线 和集成度高的电路。从 EMC角度看，高速数字电 路不宜采用单面板和双面板，只能采用多面板。布 线一般顺序：先确定元器件在板上的位置， 然后布 置地线、电源线，在安排高速信号线， 最后考虑低 速信号线。对于分立元件，印制线宽度在1.5mm左右，对于IC,宽度在0.2mm1.0mm之间。如果布局允许，最好采用“井”字 形或网状布线结构。同一根印制导线在 PCB的一面横向布线，在另一面纵向布 线，然后在交叉处用金属化过孔相连。 避免长距离的平行走线，尽可能来开线 与线的距离。对一些对干扰十分敏感的 信号线之间布一根接地的印制导线，可 以抑制串扰。相邻两面的印制导线应尽 量互相垂直，或斜交

17、及弯曲走线，避免互相平行。电源印制导线与地线印制导线尽可能靠近，最好的方法是电源线布在一面而其回线（地线）在其反面，从而实现低阻抗的电源分配。同层单侧屏蔽屏蔽线 信号线同层双侧屏蔽屏蔽线 信号线 屏蔽线对层屏蔽信号线屏蔽线图7.10印制导线的屏蔽方式注意：1 .尽量使用45°折线，不要使用 90°折线。2 .时钟信号线最容易产生辐射干扰，走线时应与地线回路相靠近，时钟信号线另外一层最好不要走线。z.数据总线的布线应每两根信号线之间夹一根信号地线。信号线J f间插地线使干扰不需要通过其他回路到地，直接回到大地。二賢亦.MCU、门电路、运放无用端不要悬空。.缩小信号线环路的面积

18、（信号线与回流线紧靠），避免信号线环路重叠。、tt M2.信号线粗细一致并尽量短，各模块以地线隔离.10导线应尽量避免相邻平行，最好信号线两两之间加地 线.多层板走线要按电源层、地线层、信号层分开。相邻两 层的走线要尽量相互垂直，或斜线。大面积电源层和大 面积地线层要相邻，相当滤波电容。.铜箔与板边的最小距离为 0.5mm，元器件与板边的最小距离为5.0mm，焊盘与板边的最小距离为 4.0mm0 .在螺丝孔半径5.0mm内不能有铜箔（除要求接地外）及元器件1 .电解电容不能触及发热元器件，如大功率电阻，变压器、散热器等。电解电容与散热器最小间隔为10.0mm，其他元器件间隔为 2.0mm2 .

19、跳线插拔件不要在大面积金属外壳器件的下方3 . DIP封装的IC摆放方向与在过锡炉的方向垂直，不可平行，否则容易误连接4 .PCB上的散热孔的直径不可大于3.5mm3456789111111234567891电源线与地线的处理：地线宽 电源线宽 信号 线宽.电源和地线尽量宽，地 线可采用栅格状地平面.把没被用上的地方都与 地相连作地线用.数字电路可用宽的地导0）EI3.10焊盘与大面积铜皓的连接 疋暁连接U）雀谟连接口1413.14局部开窗口的地线线组成一个回路，即构成一个地网来使用；而模拟电路的地则避免构成地回路.数模混合地：数电工作频率高，模电敏感，两地分开，互不相连，只在PCB与外界接口

20、处如插头，有一点短路，只有一点.保持地层完整性，信号线在信号层布不完，应在电源层继续.接地焊盘不要与大面积的铜箔接触，应导线引 出。.元件靠近地时，不应直接与大面积底面焊接，用十字线.面积超过500毫米平方的地线和电源线区应局部开窗口0 . 在印制电路板上或上方不允许有任何没有电气连接的悬空金属存在。信号完整性 SI (Signal Integrity )i.反射现象：传输线上的线路阻抗与外接 负载阻抗不匹配时，会导致信号的反射, 使信号过冲或欠冲，在驱动器和接收器 之间发生阻尼振荡。2 .降压现象：传输线阻抗使信号产生压降，产生不确定状态。3 .延时现象：传输线上的电容和电感使高常用名词:低

21、电平切换时有一定的延时。1 .反射：负载阻抗小于源阻抗，反射电压为负，反之，为正。2 .过冲：接收的信号的第一个峰值或谷值超过设定电压。3 .下冲：过冲后一个谷值或峰值。4. 振荡：反复出现的过冲和下冲。5 .串扰：两条信号线之间的信号耦合。在印制板电路板上，如果信号印制导线长距离高密度平行，就有可能出现传输通道干扰。在设计PCB时，高频信号之间的布线尽量避免平行走线，如果空间允许，在高频线之间插入地线。6 .地电平面反弹（地弹）：有大电流涌动时引起， 如大量芯片同时输出。电感和电阻引发的电源噪 声，在真正的地平面上产生电压波动。另外，地电平面分割如数字地、模拟地、屏蔽地、2.5V地、3.3V

22、地等，信号跨区时有地平面回流噪声， 在多电源电压的 PCB中要注意回流噪声。图4. 2信号的延时常见信号完整性问题以及解决方法问题可能原因解决方法其他解决方法过大的上冲终端阻抗不匹配终端端接使用上升时间缓慢的驱动器直流电压电平不好线上负载过大以交流负载替换直流 负载在接收端端接，重新 布线或检杳地平面过大的串扰线间耦合过大使用上升时间缓慢的发送驱动器使用提供更大驱动电流的驱动器时延太大传输线距离太长替换或重新布线，检 查串行端接使用阻抗匹配的驱动 器，变更布线策略振荡阻抗不匹配在发送端串接阻尼电 阻20H规贝y：用于确定PCB地层与其他各层边沿的间距。PCB物理尺寸比最靠近的接地板的物理尺寸小

23、10H时，辐射减弱；小于 20H时，辐射减弱70% ;小于100H时，减弱98%。一般采用 20H。20H规则下功能模块之间的隔离间距：数字地数字电源i图4.7I模拟电源功能块之间的间隔的20H规则20H:鑑霊:常豐脚在这亍环区内时'电源层咖啲给这些聯地平面襯板(20HJ电禎引脚电源平面信号平面吵;:；:： ：毎曲斑 0 K2mm(0.006in)地平面併号平面3.048m m( 0 l20in)图4.82(旧规则的实现模拟地3W 规贝y：用于确定线间距。线条间距不小于3倍线条宽度。3W解决70%的串扰，而10W则达到98%。时钟电路、差分对电路、 ECL电路、10电路常采用。高速数字

24、系统的串扰:干扰源与被干扰对象电流流向相反时，串扰较大L尽量拉开间距（差分线除外），并减 少平行长度。必要时采用固定最大平行 长度推挤的布线方式 （jog式，在电脑主 板设计上叫蛇行线）在数字电路中除了信号频率对串扰 有较大影响，跳变沿的影响更大。 5m导线有17ns的延迟，对于ns级别高 速IC,该延迟不可忽略。但可以利用某 一长度的连线产生固定延迟，或利用终 端开路或短路的连线来形成脉冲（宽度 符合要求的窄脉冲）。图4.10能够减小串扰的jog走线方式阻抗匹配与端接技术:当传输线长度大于逻辑电路频率波长的1/6左右时，要考虑端接。端接策略：1是负载阻抗与传输线阻抗匹配，并行端接，在负载端消

25、除反射。2使源阻抗与传输线阻抗匹配，串行端接，在源端消除反射（只是消除二次反射）并行端接主要是在尽量靠 近负载端的位置加上拉和 或下拉阻抗以实现阻抗匹 配。RC网络并行端接，适用于TTL和CMOS电路，R与 传输线的阻抗匹配（即相 等），C要很小以保持直流 电压电平。RC网络的时间 常数要大于经印制板线条inT- T- ©图4.蜡端接方式心）井行电貶端接；（i）戴堆宁网络并行靖接匸2）RC罔络并行端援®主动并行端接：上拉电压的选择依据是使传输到负载的延迟时间的2倍。常用于总线设计。实际应用中，R小于传输线阻抗，而 C必须大于1OOpF,常用O.luF的多层陶瓷电容。二极管网

26、络并行端 接：常用于差分及对 称网络限制过冲，但 仍有反射，不适用于 高速系统，二极管的 开关速度至少比信号 上升时间快4倍。图M端接方式2）二扱管阿络井行端接；（町主动井行瑞接* 3）审行曙按©驱动源能够对高低电平信号有汲取电流的能力。需要一个具有吸、灌电流能力的独立电压源 来满足输出电压跳变速度的要求。串行端接：靠近源端，10Ohm75Ohm，串行电阻加驱动源的输出阻抗大于线阻抗（轻微过 阻尼）。当一个集总负载连接在线条终端时。驱动器件的输出阻抗Zd小于线条负载的特征阻抗Z0或当其扇出较低时，就需要此法，加上（ ZO-Zd ）的电阻。缺点：增加延迟。多负载的端接:较近:较远:2a

27、zrzcZAJ?AXT图4.碍 多传输线多负裁的端接策略（a）塞负载串行端接；（6）多负载并冇端接*/?c图4, 17单传输线多负载的端接策略3）多负载申行端接；务负载井行端接°一般CMOS驱动源输出阻抗值稳定而且接近线阻抗，一般使用串行端接。TTL驱动源在输出电平不同时阻抗不同，宜用戴维南网络并行端接（上拉电阻=下拉电阻=1/2线条阻抗）。ECL具有很低的输出阻抗，其接收端使用下拉电阻来吸收能量。数字信号波形发生振荡的补救措施:图口抑制数字信号振荡的方法tl串接阻尼电阻方式；（h）插入低通滤液器方式°F为磁珠或磁环。镜像平面对电磁场而言，理想导电板 的作用相当于是一块镜子

28、， 而印 刷电路板的大面积覆铜板平面 就可认为是镜像平面，这个镜像 平面的主要作用表现在可以提 供高频信号电流的回路，在印制依峥返回路德咼在地平 面卜的信号走线的镜像图 4,22数字信号UL地卜面”血?z%z灯*%镜像平面结构电路板的EMC设计中，镜像平面即为邻近于一个电路或信号层的一层铜板（即电源层或地 层），设置镜像平面已经成为一种标准的技术。如图所示采用镜像平面的结构。如果存在紧相邻近的三个布线层，则位于中间的信号层就会通过互感与电容性耦合在另 外两个布线层上感应高频电磁能量，从而产生共模干扰。这种PCB分层方法是不 可取的。为了实现PCB的EMC ,必须采用镜像平面技 术，由于镜像平面

29、的紧密耦 合，射频电流不需要通过其他 回路回到源头去，因而不仅降 低接地噪声，还能防止产生接 地环路耦合干扰，这是PCB设计时用来减少 EMI最主要方法之一。在紧耦合的情况下，镜像平面能够提供100%的耦合效率，这种方式能够避免共劣层卬制电路板的接地方式电源线屏地线层层射影响。模射频电流的产生，所以正确放置镜像平面或在每一个布线层都加一个镜像平面就可以有效 地去除信号线所产生 的共模高频电流的辐图4-24镀偉层倉敕示意图假如在镜像平面 上存在信号走线，有 可能会破环镜像平面 的作用，如图，镜像 平面上存在信号走 线，在信号层是与其对应之处的信号走线，其RF回路电流必须绕过镜像平面上的走线，从

30、而产生了一个大的 RF环路。在采用镜像平面技术时， 还应该注意由于 在镜像平面上的射频电流很强，从而产生电位效应，因此必须消除这些过多的射频电流以达 到更好的EMC，一般方法是将所有接地层和 底板都经过一个低阻抗的、多个点连接的方式 连接到设备底板或接地系统。电源干扰的抑制:1.电源分配系统的电容量增加将减少分配系统的总阻抗,进而减少了电源公共阻抗耦合所图53电源分配模型适当的电源去耦在印制电路板电磁干扰控制方面具有两个重要的优点。产生的干扰。2.放置在集成电路芯片上的电源引脚与 地线引脚之间的去耦电容器，使该基 板的供电回路与信号线的回路面积减 少，进而减少了电源环路干扰。这主要关注三个电路

31、方面的内容：电源和 地平面、器件及内部电源连接。旁路：用于消除共模EMI到敏感接受 区域的RF噪声，并能起限制带宽的作用。容纳电容：用来保持元器件的信号引脚在最大电容负载下同步开关时元器件的电压与电 流。同时可以减轻开关元器件 dl /dt引起的电源波动。去耦：用于消除高频分量产生的 RF能量，去耦电容也能为元器件或设备提供一个局部直流电源，并且对于降低在电路板上传输的浪涌电流特别有效。把去耦电容加在每咨童个集成片的电源端子和一 接地端子之间，如图。 去耦电容为集成片的瞬护耦JL.关握-JL态变化电流提供一个就电源 緩丰J"L集成片熬 丰TL集成片近的高频通道，使该电流不至于通过环路

32、面积 较大的供电线路，从而 大大减少了向外的辐射 噪声。同时，由于各集 成片拥有自己的咼频通 道，相互之间没有公共供电线图X4去耦电容的千扰抑制作用阻抗，因此抑制了共阻抗耦合。 在开关状态，各个集成片可以就近在各自的去耦电容上吸收 或释放电流，不必通过供电线路从较远的电源中取得电流，因此供电线路的电感不至于影响集成片的速度。同时由于去耦电容的充放电作用使集成片得到的供电电压比较平稳，减少了振荡现象。C4靠近IC,C3靠近C4,C2靠近C3丄1靠近C1.图7 2()芯片电源去耦示意图去耦电容:1并联O.OluF的高频陶瓷电容器或独石电容器（高速逻辑电路为O.OOluF的钽电容）2每两个DIP，用

33、一只高频陶瓷电容根据经验，一般选择两个电容串联，增大去耦的频谱范围（引线电感也降低），两电容应当相差两个数量级。如O.1uF+O.OO1uF，50MHz以上用0.01uF+100pF去耦电容可以这样确定：门开启瞬时最大电流值与上升沿时间的乘积除以电容允许的电 压跌落（容限一般取 20%）。对高频通道的去耦电容，不是越大越好，因为其存在电感。同时，PCB还存在去耦环路电感。CiND©频率高时，滤波电容并非对于单层板和双层板的去耦电容，必 须考虑可能产生的接地环路效应。对于多 层板，去耦电容可加在处于任何地方的元 件的电源接线端附近。这是因为，电源层 与接地层间有很大的分布电容，可以使射

34、 频电流直接泄放到接地系统上去，不会形 成接地环路。典型的印刷线条的特性电容 为2pF/in2.5pF/in , ECL的输入电容约为 5pF,CMOS 约为 10pF,TTL 约为 1015pF。 每层间引线增加0.30.8pF,插座增加2pF电容负载。分布电容有利于高频滤波，减少电磁干扰，但产生传输延迟。越大越好（电容也有电感）。平滑电容对EMI没有改善，只是作为能量存储维持电压和电流。每个LSI和VLSI放一个，电源到 PCB的连接器，子板周边设备和次级电路的I/O连接器的电源终端，耗电大的电路和元件附近， 最远位置的输入功率连接器，高密度元件且远离电源输入的地方，时钟产生电路。电容耐压

35、要有 50%的余量。注意：对于抗噪声能力弱、关键时电源变化大的器件，如RAM、ROM时，应加去耦kc图5点 去耦电容的接法电容。电容引线不能太长，尤其是高频 旁路电容不能有引线。在PCB中有接触器、断电器、按 钮等元件时，操作它们时均会产生较 大火花放电，必须采用RC电路来吸收放电电流。一般 R取1千欧到2千 欧，C 取 2.2uF 到 47uF。由于CMOS电路芯片的输入阻抗 很高，且易受感应，因此在使用时对其不用的输入端要接地或接正电源。尽量不用高速逻辑电路，注意长线传输中的波 形畸变，用RS触发器作为按钮与电子线路之间配合 的缓冲。为减少去耦环路的面积，可将电容安装在 插座上，或使用 S

36、MD电容放置在器件的另一面。电源层和接地层间的电容:在多层印制板中常把其中一层用作电源层，另一层用作地层，采用电源层地层结构给印制电路板上的元器件供 电。元器件的电源引脚和地引脚分别通 过印制板上的金属化通孔直接与电源层 和地层连接。这种电源层-地层结构实质 上是面积扩大了的小型电源母线，由于 面积的扩大，这种结构的特性阻抗比小型母线更小，而层间电容更大，是一种轨线层 地层 电源层 轨线层最好的供电结构。多层PCB的电源去耦电路（安装示意图和等效电路） 多层PCB的电源去耦电路特性：._/VWX1低频端的去耦特性主要取决于 低频去耦电容，所以印制电路板必须 安装低频去耦电容。而高频端的去耦 特

37、性主要取决于高频去耦电容和电源 层-地层的层间电容，当频率升高到几 百兆赫以后，主要取决于层间电容。-上-如果层间电容足够高了，可以不必安 装高频去耦电容，简化了电路。2去耦电容可以安装在任何的位置，不一定安装在IC附近，也不必每个IC都安装去耦电容。增加电源层-地层的层间电容方法：1 .改造PCB结构。层层 层 线源层线 轨电地轨层层层层 层 线源线线层线轨电轨轨地轨普通四层板和普通六层板由于芯板较厚，层间电容较小，所以仍然需要外加 高频去耦电容。新式六层板：电源层和地层紧靠在一起，中间夹层为高介电常数的电介质，厚度约为0.038mm，两层电源三明治用金属化过孔并联使用，总电容可达1.86p

38、F/mm。2.在电源层和地层之间再加入小瓷片电容，从而增加总 的层电容。由于电源平面作为去耦电容是有效的，对于标准 TTL或低速逻辑而言可以不需要采用高自谐振频率的去电源展地层轨线层电源层、轨线层耦电容。并且只有当电源平面间距很小时（对于高频应用应小于0.254mm最好为0.127mm）才会有最优化的效果。小型电源母线根据PCB电流的大小，尽量加粗电源线宽度，减少环路电阻。同时，使电源线、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。减少PCB上电源供电线路中噪声的方法除了加去耦电容之外就是设法减少供电传输线的特 性阻抗。在单层或双层 PCB上一般采用轨线对作为供电传输线。轨线对实

39、际上是一种微带 结构，增加轨线的宽度，缩小轨线间的距离可以减少电感，增减电容，从而使特性阻抗减少。在单层或双层板中，往往采用加宽轨线的方法。但对于高密度的PCB来说很难实现，于是采用小型电源母线作为供电传输线。电源母线的特性阻抗可以做得很小。同时可以作为IC的公共去耦电容。垂直安装方式：优点：便于维修更换；缺点：母线引脚到IC仍需要轨线，而轨线存在电感。水平安装方式：具有更小的去耦环路面积，不占用更多安装面积。电源线的布线单面板和双面板的供电线路是由印制轨线构成，为了减少供电轨线对的特性阻抗，电源轨线和地线应该尽量加宽， 并且互相靠近使供电环路面积减少到最低程度。不同电源的供电环路不要互相重叠

40、。图b要优于图a橙芯职向板上供电轨线对的布置（町物线对在岡一面1執城对在不同面上“ 二 供电环路的面积很大， 还互相重叠，没有设置去 耦电容。| P1直1 * J v越亠：9«地jlgggggggggESSES图久珏改进的集血片与供电轨线对连接方尬各个IC的电源引脚和地线 引脚就近连接到同一个电源 轨线对中，设置了高频去耦 电容，供电环路面积较小。 但是如果使用不同电源轨线 对的IC之间有信号传输时, 数字信号的回流将绕较大的 圈子，从而增大信号的环路 面积。一种有效的解决的办 法是采用井字形网状结构的 供电布置。“_«*二 二 二 二一=三二a 6. 3地环路干扰消除公共

41、阻抗耦合有两个有效途径： 一是减少公共地线部分的阻抗； 而是 通过适当的接地方式避免互相干扰 电路共用地线，一般要避免强电电路 和弱电电路共用地线，数字电路和模 拟电路共用地线。在高频工作时，减少地线阻抗的 核心问题是减少地线的电感。 这包括 使用扁平导体做地线，用多条相距较 远的并联导体接地线。而对于地环路 干扰从电路设计角度考虑则是如何 正确阻隔地环路的形成。地环路干扰 就是指由于电子系统与设备中存在 着地环路，如果当某一交变磁场与这些地环路铰链时，则地环路就会产生感应电动势,这个电动势就有可能会叠加到有用的传输.* 存"”补卜".彳 * « .卜叫 

42、1;|二彳|卜-"十I. 阳十 !*y*z*x2j*zzzzi B *L屮一屮】JJ屮|Wl护q 科書” 卜存 卜鼻卜彳. 卜卜丫4I4I-:二二二目（:目二目6S:二E36&二目疸二目疸】 ：&&目图5. 17较好的井字形网状供电结构. vr 4 图中各电源轨线对分别直接引到连接器端子上，而不是在板上先汇合成一对然后再连接到连接器上，这样处理使共阻抗耦合进一步减少。但是轨线供电效果总是不如电源层-地层结构供电。IC的电源引脚和地线引脚可以通过金属化通孔直接与电源层和地层连接，所以供电 环路是最小的。根据“电流总是走阻抗最小的途径”的原则，地层上的高频回流总是

43、紧贴在轨线下面走，除非有地层隔缝阻挡，因此信号环路也总是最小的。地线的干扰信号上进而形成的干扰。阻隔地环路的常用方法:(1) 隔离变压器对地线中的低频干扰成分具有很好的抑制作用，也可避免传输信号对其他电路的干扰。对高频地环路电流抑制效果较差。 提高高频隔离效果可在初次级之间设置屏蔽层， 但屏 蔽层的接地端必须在接受电路的一端。良好屏蔽的变压器可以在 1MHz 下的频率提 供有效隔离。(2) 浮地技术 所谓浮地是指电子电气系统设备中各内部电路模块的接地相互隔离而无公共的接地平面，采用浮地技术可将电路或系统设备与公共接地平面或可能引起环路电流的公共导线 进行电隔离，因而可以消除各级电路之间的接地电

44、位差的干扰。在实际实现上是很难做到相互之间的完全隔离。并且要注意，这种浮地技术的接地方式由于系统设备不与大地 连接，因而系统设备容易出现静电累积现象，大量积累电荷会产生静电击穿现象，这是破坏性很强的干扰，所以往往不允许电路浮地。为了避免静电击穿，可以在系统设备与 大地之间采用浮地技术， 并接入阻值很大的泄放电阻，来消除静电积累。或将设备通过一个电感接地，这样对于 50Hz的交流电设备接地阻抗很小，而对于频率较高的干扰信 号，设备接地阻抗较大，减少了地环路电流。但这样做只能减少高频干扰的地环路干扰。(3) 中和变压器(纵向扼流圈)当传输信号是直流信号或是低频信号，不能使用隔离变压器，而应当使用纵

45、向扼流圈。 中和变压器是由两个匝数相同并且绕向也相同的对称绕组构成，一般常用双线并绕而 成。对差模信号呈现低阻抗，对共模信号呈现高阻抗。超过一定频率时，绕组间的分布电容起作用，抑制能力下降。纵向干扰社流电路AVXAA?电路R纵向干扰益流(4) 差分平衡电路而按照加于电路两个输入端的电压差值差分平衡电路是指电路的两个输入端对地平衡,进行工作的电路。这种电路能有效减少接地电路干扰。在实际电路中经常出现的是非平衡输入电路，因此，对于一些敏感电路可以采用变压器将之改造成差分平衡输入电路，这在高频信号电路中经常采用。(5) 光电耦合器两个单元电路之间必须分别供电，以防止电源馈线在同一电源变压器中构成新的

46、干扰耦合途径而造成的两单元电路之间的相互干扰。此方法特别适用于数字电路。在传输模拟信号时会产生较大的非线性失真。(6) 同轴电缆总体而言，同轴电缆在传输信号时，既不易干扰其他电路，又抑制了地线干扰和外界电磁干扰对传输信号的影响。在同轴电缆上套装高磁导率的磁环,可以降低截止频率。 使用高磁导率的 磁芯，可大幅度 降低截止频率。对于单点接地 的低频电路，其 对应的屏蔽层 也应采用单点 接地法。(7) 光纤屏蔽接地:屏蔽体接地：1不能将屏蔽体本身作为回流导体2应使用紧靠屏蔽体的接地平板和接地母线3接地母线和接地平板只有一点接地，其余 部分应与屏蔽体绝缘4接地平板和接地母线的接地点是屏蔽体内 装置唯一

47、的接地连接屏敝电缆屏敝层接地：当电缆长度小于 0.15倍的信号的工作波长，即为低频电缆，要求单点接地，一般均在 输出端接地。当电缆长度大于 0.15倍工作波长，即为高频电缆，则必须采用多点接地。一 般按0.15倍或0.1倍的工作波长的间隔接地，还有两端都要接地。输入信号电缆的屏蔽层不能在机壳内接地，而只能在机壳的入口处接地，避免屏蔽层将干扰带入设备内部。接地复杂设备一般采用分组接地，一般三组，机壳接地、高电平接地、低电平接地。接地线的长度应小于波长的二十分之一，如果信号接地线太长，由天线理论可知，地线变成了天线，尤其是四分之一波长的奇数倍。不能用交流电源的地线作为信号的地线。四类地：四个独立的

48、接地系统。1.敏感信号和小信号地系统： 低电平电路、弱信号检测电路、传感器输入电路、前级放大、 混频器等。2 .不敏感信号和大信号地线系统：高电平电路、末级放大器、大功率电路。3 .干扰设备地线：电动机、继电器、接触器。4.金属构件地线：机壳、底板、机门、面板。单点接地：电子系统与设备中所有单元电路的接地线都各自连接到一个接地点上，即在系统中只有一个接地点。 单点接地用于信号线、声频电路、模拟设备、工频和直流电源系统以及采用塑料外壳的产品中。当工作频率高于1MHz时，单点接地不适用。图6.】4共用地线串联一点接地串联单点接地简单，不合理，当各电路的电平相差不大时可以使用。图6. 15单点串联接

49、地的共阻抗干扰也）单点串联地线的干扰； 改进图。A是模拟电路，B是数字电路。要将模拟电源回路与数字电源回路完全分离。要把低电 平电路放在最靠近接地点的地方。并联单点接地是指各个单元电路的接地线各自分别引向接地点。16.16独立地线的井联单点接地各单元电路的地电位只与本单元电路的地电流及相应的地线阻抗有关， 而不受其他电路 的影响，这是单点并联接地方式的优点。这种接地方式最适用于低频（不适用于高频） 。最 低电平的单元电路布置在最靠近接地点的 A处，以使B点及C点的电位受影响最小。单点并联和单点串联结合： 首先，把容易相互干扰的电路各自分成小组，如把模拟电路和数字电路、小功率和大功率电路、 低噪

50、声和高噪声电路等区分开来；在每个小组内采用单点串联方式，选择在 电平最低的电路处 作为小组接地点。在 频率较低，地线阻抗 不大，组内各电路的 电平又差不多的情 况下使用。单点接地形式 的主要缺点可以归 纳为：一方面单点接 地方式的地线太长， 当频率升高时一方面增加了地线阻抗，容易产生共地线阻抗干扰，尤其当地线的长度为四分之一波长的奇数倍时，根据传输线理论，接地点相当于开路状态， 这时地线变成了天线；另一方面工作频率的升高使地线之间、地线和其他导线之间由于电容耦合、电感耦合产生的串欖拟 地线(p CD© ©©数字地线噪声地线金属地线扰大大增加。所以只适用于低频电路，

51、并且要求地线的长度不应该超过地线中高频电流波长的二十分之一。对于高频电路，为了降低地线阻抗，一般采 用多点接地方式。多点接地的思路就是把需要接 地的单元电路的地线就近接到一金属平面上，各 单元电路的接地点到金属平面的引线要尽可能 短。该金属面即为地平面。安全按地A,2Lc图®20窑点接地境竽效电踣案点按地系统；恂）多点播地等效电路接地系统的选择：对于低频（1MHz ）和公共接地面尺寸小的情况下（小于波长的二十分之一），要选用单点接地。对于高频（10MHz ）和公共接地面尺寸大的情况（大于波长的二十分之一），要选用多点接地。介于两者一般采用单点和多点的混合接地方式。W 30 100 30013H1001030MHzE、>叱-K逼韻聲单点接地单元单元单元电路D电路E电路B多点接地JJJJJJJdJ d .图& 22接地方式的选择混合接地系统舉元单元单元电路A 电路B电路C图6.29混合接地系统地器 波 滤点频 混器 动 驰仪 录 记A NL接示 显频咖差妙调 無yyy*:*1#>:'¥>:*>:負«小$|>:惶可*#.$V»*:MW*,贰養K射频接收与解调系统。该 设备主要实现了对有用信 号的射频接收、混频、解 调以及显示等功能。这是 采用混合接地方式实现电 磁兼容性的一个典型例