关于QT系列板卡使用的快问快答_第1页
关于QT系列板卡使用的快问快答_第2页
关于QT系列板卡使用的快问快答_第3页
关于QT系列板卡使用的快问快答_第4页
关于QT系列板卡使用的快问快答_第5页
已阅读5页,还剩11页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、 FAQ FAQ11 软件31.1 驱动3(1) 在电脑设备管理器中无法找到PCIe RAM Controler进行驱动安装31.2 调试&支持3(1) Debug 和 Release区别。3(2) 示波器的阻抗大部分为50和1M的原因?3(3) 带通采样是怎么样的?什么情况下用?4(4) 为什么在性能测试时要用10M的带通滤波器?41.3 QTCapture Lab4(1) 安装事项 4(2) 注意事项4(3) Code 值的计算方法?51.4 FPGA5(1) 咱们的软件怎么分的?5(2) FLASH和QDRII+SRAM是什么区别?5(3) 我们的3U VPX背板,采用的是什么拓

2、扑结构?5(4) FPGA资源问题,客户怎么样知道资源是否够用?52 硬件62.1 采样模式6(1) 板卡有哪些采集模式?62.2 校准6(1) 哪些型号板卡需要校准?6(2) 为什么板卡要校准?7(3) 目前校准时间长的主要原因是?72.3 触发7(1) 有哪几种触发方式?7(2) 1140出发电平是否可调,最小调节范围是?电平驱动电压能有多大(驱动力),电阻是50欧吗?72.4 时钟8(1) 板卡上的时钟及区别8(2) 时钟模式有哪几种?82.5 ADC9(1) ADC 的两个重要参数是什么?9(2) ADC 的特性9(3) 信噪比 (SNR)9(4) 信噪失真比 (SINAD)9(5)

3、实际有效位(ENOB)是什么意思,在应用中如何确定需要的最小的实际有效位10(6) 无杂散信号动态范围10(7) dB的计算方法102.6 同步10(1) 时间戳有哪几种?102.7 A/D基础11(1) 怎么选择合适的耦合方式?11(2) DC版本的是否支持采集AC信号,AC.DC如何配置?11(3) 模拟信号与数字信号的区别112.8 D/A基础12(1) DA输出,两通道间的输出相位是否可调?122.9 特殊情况12(1) 关于为什么要使能压缩和解压缩?12(2) 在出厂测试时,QT1135AC测试使能压缩和解压缩时,一直报错Error?123 应用133.1 产品须知13(1) PCI

4、E槽的介绍:x1 x2 x4 x6 x8 x16 x3213(2) Qtex开发套件的主要规格?133.2 应用须知14(1) 怎么根据分辨率计算量化精度?143.3 案例研究14(1) QT1138的同步精度有没有一个理论值?14(2) QT1138/25,流盘模式时对选择计算机有什么推荐?15(3) QT板卡要进行FPGA二次开发,剩余多少资源?15(4) QT板卡是什么样的时钟芯片?稳定度是多少?15(5) QT板卡功耗多少?15(6) QT板卡通道一致性如何?相位延迟具体数据是多少?15(7) FMC板外部时钟从50M调成100M,FPGA代码是否需要改?15(8) QT的FMC可以兼

5、容哪些Xilinx开发板?15(9) QT的FMC要配什么样的开发板,怎么使用?16(10) 板卡的触发延时精度是多少?16(11) 如果想用你们公司的板卡实现板卡间的同步,目前有没有可以实现的方案?161 软件1.1 驱动(1) 在电脑设备管理器中无法找到PCIe RAM Controler进行驱动安装1.扫描检测硬件改动。2.重启电脑。3.更换PCIe接口或电脑主板。1.2 调试&支持(1) Debug 和 Release区别。当编译和执行一个工程时,可以在Debug和Release两种配置下执行。 Debug模式用于调试程序,这是个受保护的运行环境,它将告诉你程序是否有泄露,在运

6、行时也能对特定函数的结果进行检查。然而它生成的可执行文件运行较慢。 因此当你的应用经过测试准备投入使用时,你应该在Release模式下进行编译,这将生成供最终用户使用的可执行文件。 简单的说就是Debug下可以进行调试,查bug,改错,且运行较慢。 虽然Release下也可以打断点,但是有时候有些变量的值在Release下是看不见的。调试的话应该用Debug。 注意:经常发生Debug模式下运行正常而Release模式出错的情况,因此要进行更多测试来找到潜在的Bug。(2) 示波器的阻抗为50和1M的区别?特性阻抗大小会影响信号传输功率、传输损耗、串扰等电气性能,而其板材和几何结构又影响制造成

7、本,这种情况只能找一个折中值。而50正是同轴线的传输功率、传输损耗以及制造成本的一个最佳平衡点。所以大多数高速信号都会采用50特性阻抗系统,形成标准并沿用至今,成为使用最广泛的一种阻抗标准。比如常见的PCIE,其单端阻抗就是要求是50。1M是示波器的规范。而电容是并不想要但是又不可避免的寄生参数。在DC和较低频时,1M起到主导地位。而当频率超过10M以后,电容会成为主要的负载。由于这两个参数的引入,就会使得测量时的信号与原信号有差异,从而使测量结果出现误差。那么差异有多大呢,这也要取决于被测电路的输出电阻和负载。(3) 带通采样是怎么样的?什么情况下用?答:带通采样又叫IF采样、调和采样、下奈

8、奎斯特采样和下采样等。实际中遇到的许多信号是带通型信号。这种信号的带宽往往远小于信号中心频率。若带通信号的上截止频率为 fH,下截止频率为fL, 这时并不需要抽样频率高于两倍上截止频率fH,可按照带通抽样定理确定抽样频率。带通采样定理:设带通信号m(t),其频率限制在fL与fH之间,带宽为B=fH-fL,如果最小抽样速率fs=2fH/m,m是一个不超过fH/B的最大整数,那么m(t),可以完全由其抽样值确定。(4) 为什么在性能测试时要用10M的带通滤波器?我们要采的信号频率在10M左右,用10M带通滤波器缩小了选取频率范围,提升了信噪比。1.3 QTCapture Lab(1) 安装事项 先

9、卸载完全(如果安装失败过),再安装。默认安装路径。(2) 注意事项a.设置的段长度要小于脉冲周期。b.有/无限点多次触发不能使用软触发。(3) Code 值的计算方法?Code = (幅值 Vpp)/满量程;满量程 = 2 (分辨率);通常看 图上的code个数,然后与code值相乘得到实际输出电压。2 FPGA(1) 咱们的软件怎么分的?客户做上位机软件二次开发,需要看API开发文档;做FPGA二次开发的,涉及到嵌入式软件修改,需要看嵌入式软件说明;(2) FLASH和QDRII+SRAM是什么区别?FLASH: 用来配置FPGA。QDRII+SRAM:内存(3) FPGA资源问题,客户怎么

10、样知道资源是否够用?答:一般编译软件有带资源预估的功能。如果要估算主要考虑3种资源够不够。普通逻辑单元;块rom;GCLK(快速时钟线)。1)普通逻辑单元:主要是计数器、零散寄存器、比较器等用。先看芯片资料一个逻辑单元中有几个D触发器记忆,一共有多少个逻辑单元。计数器、零散寄存器、比较器每一位都要用到一个D触发器记忆。两个比较就能知道够不够,这个需要有一定编程经验,知道完成某种功能需要多少计数器、零散寄存器、比较器。2)块rom:主要用于查表、buff、fifo等大量数据的存储和交换。比较手册和应用的需求来确定够不够。3)GCLK:FPGA的时钟设计非常重要,时钟信号不到万不得已一定要走快速时

11、钟线。一般看器件的快速时钟线够不够,要看应用的功能块多不多。一般一个功能尽量可以用到一个统一时钟,功能越复杂功能块越多使用到的时钟线就会越多。还有一些通讯的异步时钟也要用到快速时钟线资源如:高速CPU的读、写等。我们采集卡的240T,剩余百分之十几。3 硬件3.1 采样模式(1) 板卡有哪些采集模式?Standard single模式下,板卡的采集与传输是独立于PC机。被ADC采样并量化后的数据,首先存储在板载内存中,采样结束后,上位机再从板载内存中将数据读取到PC机内存中。这种工作模式能够支持非常高的采集速率,但不需要上传数据时工作在很高的速率。Standard standard多次触发采集

12、模式将板载存储空间分成 N 个子段,可以接收连续触发操作。系统自动将每次触发前后采集的数据存入对应的存储器子段,这个过程不需要软件干预,采集卡也不需要重新启动。存储空间分段的数量受设置的每次采集数据长度和板载内存容量大小限制。fifo single模式接收一次触发事件之后,会连续不断地采集数据,同时连续不断地传输数据到上位机内存,板载内存作为一个ring buffer传输数据。当ring buffer缓存的数据达到一定量时,上位机接收到数据。FIFO模式采集的数据量仅受硬盘容量限制,如果是on-line处理数据的话,数据量不受任何限制。采集卡可以一直工作,指导用户发命令停止数据采集。fifo

13、multi模式,板卡每接收一次触发事件之后,会连续不断的采集一段数据,用户可以设置每次采集的数据段的长度,之后把每次采集的数据传输数据到上位机内存,板载DDR3存储器作为一个缓存区来传输数据。用户可以把每次触发采集的数据连续不断的存储在磁盘上,存磁盘操作,传输速率受限于用户的磁盘读写速率,存储之后的数据可以回放使用。3.2 校准(1) 哪些型号板卡需要校准? QT1125xx,QT1130xx,QT1135xx。(2) 为什么板卡要校准?QT11XX系列板卡都是高速数据采集卡,芯片都以较高的速率工作。ADC输出的数据到达FPGA内部时,由于PCB走线延时和FPGA内部布线延时的差异,可能造成一

14、条总线内部不同bit的延时不同,如果以眼图方式体现能够观察到眼睛宽度随着bit间延时差别越大,眼睛宽度越小,严重时甚至没有任何窗口存在。如果FPGA内部不做任何处理直接保存ADC的数据会导致数据错误。为了解决这一问题,需要做IO delay校准。对于直流耦合的板卡,如果板上集成了增益控制、直流偏置调节功能,板卡在出厂前需要做增益和直流偏置校准,确保不同输入信号范围时的满幅度输入不溢出,偏置值是准确的,量化值在5%范围内。用户使用板卡的时候,只需读出校准数据,直接使用即可。(3) 目前校准时间长的主要原因是? 迭代搜索各种情况下的0电平:通道数 x 输入范围数 x&

15、#160;(number of gain step)  搜索0电平对应的DAC输出电压的精度很大程度影响了校准速度。3.3 触发(1) 有哪几种触发方式?有多种触发源,每种触发源有多种触发条件。多种触发源之间可做逻辑OR或者逻辑AND操作,生成最终的触发信号。所有触发源都可以设置触发延时触发。触发源包括软触发(software trigger),内部脉冲触发(pulse trigger),通道触发(channel trigger),外触发(external trigger)。每种触发源可设置不同的触发条件,包括:下降沿触发、上升沿触发、低电平触

16、发、高电平触发、双边沿触发。触发源和触发条件均有相应的命令设置。(2) 1140出发电平是否可调,最小调节范围是?电平驱动电压能有多大(驱动力),电阻是50欧吗?答:电平可调,最小1-16采样点。3.3V 输出电阻是0或100欧。3.4 时钟(1) 板卡上的时钟及区别内参考时钟:板载时钟,通过内部电路(可分频或倍频)产生晶振,供ADC芯片工作。外参考时钟:外信号源提供,外参考时钟模式是由这个参考时钟倍频(PLL)至ADC所需要的频率,通过内部电路(可分频或倍频)产生晶振,供ADC芯片工作外采样时钟:外信号源提供,外采样时钟直接作为采样钟,不通过内部电路,产生晶振,供ADC芯片工作(2) 时钟模

17、式有哪几种?ADC采样时钟有两种来源:一种是内部(默认)。另一种来自面板,由客户输入。内部采样时钟由一个参考时钟倍频(PLL)至ADC所需要的频率。参考时钟的来源有两种:一种是来自内部时钟源(100MHz,默认项,任何时候都支持),另一种来自面板,由客户输入(订货时选择)。面板可选择“外部ADC时钟” “参考时钟输入” “参考时钟输出”。只能选择其一。当选择“外部ADC时钟”,可以切换使用内部时钟,但是不能使用参考输入输出功能。再例如:选择“参考时钟输出”时,没有“参考时钟输入”功能,也没有“外部ADC时钟”功能。3.5 ADC(1) ADC 的两个重要参数是什么?采样速率和分辨率。采样速率:

18、采样速率是指单位时间内,对输入信号进行采样的速度。对模拟输入信号的采样次数称为采样速率,也称为数字化率分辨率:一个模数转换器能采集到的最小输入电压变量。(2) ADC 的特性静态:1.分辨率 2.量化电平 3.全输入范围 4.动态范围 5.偏置误差 6.增益误差动态:1.频率响应 2.动态积/微分非线性误差 3.谐波失真 4信噪比、信纳比和有效位数 5.小信号带宽&全功率带宽 6.无杂散动态范围 7.互调失真(3) 信噪比 (SNR) 信噪比 (SNR) 是信号电平的有效值与各种噪声( 包括量化噪声、热噪声、白噪声等 ) 有效值之比的分贝数。其中信号是指基波分量的有效值 , 噪声指奈奎

19、斯特频率以下的全部非基波分量的有效值( 除谐波分量和直流分量外 ) 。(4) 信噪失真比 (SINAD) 信噪失真比 (SINAD) 也称信纳比 , 指 ADC 输出端信号有效值与奈奎斯特频率以下的全部噪声和谐波分量 ( 包括随机噪声、非线性引起的谐波分量以及采样定时误差的影响等 , 但不包括直流分量 )的总有效值之比 , 记作 S / (N +D)。主要是为了强调谐波失真。 SINAD dB =20 ×lg(A signal rm s /A noise rm s) (5) 实际有效位(ENOB)是什么意思,在应用中如何确定需要的最小的实际有效位答:SINAD的意思是:信号+噪声+谐

20、波的功率与噪声+谐波的功率比值。SINAD=(S+N+D)/(N+D).S是信号功率 N是噪声功率 D是失真功率。一般失真功率取2到5次谐波的功率和,SINAD不会小于1。ENOB = (SINAD-1.76)/6.02 1.76为理想ADC的量化噪声,6.02为将log2转化为log10的系数比。主要根据用户需要的采集精度确定需要的最小实际有效位。(6) 无杂散信号动态范围高速 ADC 应用在通信系统中 , 最重要的技术指标之一就是无杂散信号动态范围 (SFDR) 。 ADC的 SFDR 定义为在第一奈奎斯特区测得信号幅度的有效值与最大杂散分量有效值之比的分贝数。SFDR 通常是输

21、入信号幅度的函数 , 可以用相对输入信号幅度的分贝数 (dBc) 或相对 ADC 满度的分贝数 (Dbfs) 来表示。(7) dB的计算方法dB = -20 log(Vin / Vout)3.6 同步(1) 时间戳有哪几种?QT11XX系列采集卡提供在AD数据流中打入时间戳(timestamp)信息的功能,可选的时间戳信息有GPS时间戳及用户自定义时间戳。GPS时间戳是采用外接GPS为参考进行计时的时间信息。其数据格式是标准NTP协议的时间戳格式,共64位,前32位表示从1900年到现在的秒数的整数部分,后32位是小数部分。QT11XX系列采集卡提供一个用户自定义时间戳接口,用户可自行产生一个

22、128bit位宽的时间戳信息,逻辑会在每次触发的时候按指定间隔将该时刻的时间戳信息嵌到AD数据里。由于时间戳信息是嵌在AD数据中的,为了区分时间戳信息与AD数据,时间戳信息中必须插入一组AD数据中不可能出现的数据组合,作为时间戳标记,然后在上位机软件中通过时间戳标记来提取时间信息。3.7 A/D基础(1) 怎么选择合适的耦合方式?输入耦合(Input Coupling)对于很多数字转换器,可以安装输入通道实现DC耦合、AC耦合或者GND耦合。(1)直流耦合(Direct Current Coupling) 允许直流和信号的低频成分无衰减的通过。(2)交流耦合(Alternating Curre

23、nt Coupling) 测量输入信号中交流分量,移除直流分量,减弱信号的低频分量。 这个特征能够被用来放大直流偏移很大的信号中交流部分。 比如一个12V电源供 应的开关噪音。(3)接地耦合(Ground Coupling) 断开了输入和通道接地的内部连接,来提供一个接地的0v的基准电压。(2) DC版本的是否支持采集AC信号,AC.DC如何配置? 答:可以。DC耦合方式为信号提供直接的连接通路,因此信号的所有分量(AC和:DC)都会采集。AC耦合方式则在BDC端和衰减器之间串联一个电容。这样,信号的DC分量就被阻断,而信号的低频AC分量也将受阻或大为衰减。若只采交流分量,滤除直流分量,则选A

24、C,否则选DC。(3) 模拟信号与数字信号的区别模拟信号是将源信号的一些特征未经编码直接通过载波的方式发出,是连续的 数字信号则是通过数学方法对原有信号进行处理,编码成二进制信号后,再通过载波的方式发送编码后的数字流,是离散的3.8 D/A基础(1) DA输出,两通道间的输出相位是否可调? 可通过调整DAC芯片内部的寄存器调整,或者生成波形时就调整好相位。前者是软件可调的。3.9 特殊情况(1) 关于为什么要使能压缩和解压缩?数据压缩和解压缩指的是 QT11XX 系列板卡的一个独特功能。对于垂直分辨率大于 8bit,但小于 16bit 的 ADC 芯片,一般情况,为了简化处理,每个采样点用 2

25、bytes 表示,数据低位对齐,高位做 0 扩展或者符号扩展。对于高速数据采集卡,会造成两个问题。一个是 FPGA内部传输的数据流中有每 2bytes 就有几个 bits 是没有意义的 0 或者符号位,浪费了有限的数据带宽;另一个问题是采集的数据通过 PCIe 接口上传到 PC 机内存时,有限的传输速率被浪费了一部分。为了充分利用数据传输带宽,FPGA 内部集成了数据压缩模块和数据解压缩模块。压缩模块作用是从数据流中删除高位扩展的 0 或者符号位,然后写入板载内存;而解压缩模块的作用是数据从板载内存读出来后恢复高位扩展的 0 或者符号位,然后通过 PCIe 接口上传数据。(2) 在出厂测试时,

26、QT1135AC测试使能压缩和解压缩时,一直报错Error?Vfifo版本不支持使能压缩和解压缩。4 应用4.1 产品须知(1) PCIE槽的介绍:x1 x2 x4 x6 x8 x16 x32PCI-E是第三代高速I/O 总线接口,提供了高达250MB/S 的传输带宽,相比传统PCI 接口的传输速度(133MB/S)提升了近两倍。今后的声卡、网卡及影像捕捉卡等都可采用PCI-E接口进行传输。 不仅如此,PCI-E还可以运行在全双工模式上,这种模式与内存的双通道技术略有相似。在这种模式下,信息传输速度将比正常情况增加一倍的带宽。PCI-E标准中含有 x1 、 x2 、 x4 、 x8 、 x16

27、 、 x32等多种规格,每种规格的插槽长短都有不同,可以说是数值越大的插槽长度越长,这从外观可以明显看出。PCI-E规格从1条通道连接到32条通道连接,有非常强的伸缩性,以满足不同系统设备对数据传输带宽不同的需求。较短的PCI-E卡可以插入较长的PCI-E插槽中使用,PCI-E接口还能够支持热拔插。PCI-E X1插槽的单向传输带宽即可达到250MB/s,双向传输带宽更能够达到500MB/s,要高于PCI接口的133MB/s的传输带宽,而且所需的针脚数也大大减少,有利于降低板卡的制造成本。但是远远无法满足图形芯片对数据传输带宽的需求.X2模式将用于内部接口而非插槽模式。X8和X16是插显卡的,

28、相当于原来的AGP插槽。基于目前PCIe 系列的采集卡,用户需要安装板卡到 PCIe 插槽里,坤驰科技的 PCIe 采集卡 PCIe lane 在物理结构上是 X16,逻辑上支持 X8 的速度。所以,用户在安装 QT11xx 系列的 PCIe 板卡时,需要物理插槽 PCIe X16。安装好 PCIe 板卡之后,需要给电脑上电。(2) Qtex开发套件的主要规格?最大支持8个 ADC输入通道;ADC通道位宽可配置,最大16bit;支持内、外以及任意通道触发;12个用户可扩展触发源;支持单通道64bit位宽或双通道128bit位宽 DDR3存储,最大支持时钟速度800MHz; PCIE 2.0 x8接口,支持读写DMA操作;全AXI、AXI stream 总线互联;嵌入式CPU交互,调度,通过软件升级可完成单次、多次数据采集以及连续流模式采集功能;集成SPI功能,方便配置周

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论