微机原理第2章戴小文

1、280868086微处理器微处理器31）取指令取指令：1、CPU解释一条指令的步骤解释一条指令的步骤一、指令和程序的解释一、指令和程序的解释步骤和方式步骤和方式2）执行指令执行指令：图图2-1 2-1 指令存放示意图指令存放示意图. 指令码指令码1 指令码指令码2 指令码指令码n内存内存 完成指令规定的操作。完成指令规定的操作。如如取数据、执行运算或控制、取数据、执行运算或控制、回送结果等。回送结果等。从内存单元取出指令从内存单元取出指令第一节第一节 8086微处理器微处理器4l顺序解释方式：顺序解释方式： 一条指令的两个阶段执行完后，才开一条指令的两个阶段执行完后，才开始执行下一条指令。始执

2、行下一条指令。 2、CPU解释一条指令的方式解释一条指令的方式l重叠解释方式：重叠解释方式： 前一条指令的执行和后一条指令的取前一条指令的执行和后一条指令的取指同步完成。相邻两条指令的解释在时间指同步完成。相邻两条指令的解释在时间上有部分重叠。上有部分重叠。第一节第一节 8086微处理器微处理器5取指取指1 1执行执行1 1取指取指2 2执行执行2 2取指取指3 3执行执行3取指取指4 4执行执行4 4顺序解释顺序解释重叠解释重叠解释取指取指1 1 执行执行1 1 取指取指2 2 执执行行2 2 取指取指3 3 执行执行3 3 取指取指4 4 执行执行4时时 间间图图2-2 2-2 指令和程序

3、的解释方式指令和程序的解释方式二、二、 8086微处理器内部结构及工作原理微处理器内部结构及工作原理 1、内部结构：、内部结构： 第一节第一节 8086微处理器微处理器6图图23 8086 CPU内部结构图内部结构图执行单元执行单元EUEU总线接口单元总线接口单元BIUBIU通通用用寄寄存存器器AH ALBH BLCH CLDH DLSPBPDISI总线控总线控制逻辑制逻辑8086总线总线指令队列缓冲器指令队列缓冲器EU控制控制系统系统ALUFLAGS暂存寄存器暂存寄存器AB（20位）位）ALUALU数据总线数据总线 （1616位）位）AXBXCXDX地址形成器地址形成器1 2 3 4 5 5

4、 6Q Q总线总线（ 8位）位）DB（16位）位）段段寄寄存存器器CSCSDSDSSSSSESES IP 内部通信内部通信 寄存器寄存器第一节第一节 8086微处理器微处理器7 从功能上，从功能上，8086CPU8086CPU可分为两大部分：执可分为两大部分：执行部件行部件EUEU和总线接口部件和总线接口部件BIUBIU。 l执行部件执行部件EU ：组成：组成：EU控制系统、通用寄存器、算术逻控制系统、通用寄存器、算术逻辑单元辑单元ALU、标志寄存器、标志寄存器FR、功能：功能：从指令队列缓冲器中取出预先存入的从指令队列缓冲器中取出预先存入的指令代码，将其译码并执行，完成指令规定指令代码，将其

5、译码并执行，完成指令规定的操作。包括的操作。包括算术逻辑运算、有效地址的计算术逻辑运算、有效地址的计算、寄存器和指令操作数的管理。算、寄存器和指令操作数的管理。第一节第一节 8086微处理器微处理器8功能：功能：实现实现8086CPU8086CPU与存储器和外部设备之间与存储器和外部设备之间的信息传送。的信息传送。 l总线接口部件总线接口部件BIU：形成指定内存单元或形成指定内存单元或I/O端口的端口的物理地址物理地址从指定内存区域或从指定内存区域或I/O端口读取指令所需要的端口读取指令所需要的操作数操作数 从内存指定区域取出从内存指定区域取出指令指令送到指令队列缓冲器送到指令队列缓冲器将指令

6、执行将指令执行结果结果送入内存或送入内存或I/O端口指定位置端口指定位置组成：组成：段寄存器、指令指针段寄存器、指令指针IP、地址形成器、地址形成器、总线控制逻辑、指令队列缓冲器总线控制逻辑、指令队列缓冲器第一节第一节 8086微处理器微处理器9指令队列缓冲器：指令队列缓冲器：FIFO存储器，是实现重叠解释的关键部件。存储器，是实现重叠解释的关键部件。队列缓冲器中只要有两个字节为空，队列缓冲器中只要有两个字节为空，BIU便便自动执行取指操作，相邻单元的指令字节取入缓自动执行取指操作，相邻单元的指令字节取入缓冲器，直到缓冲器满为止。冲器，直到缓冲器满为止。缓冲器中只要有一条指令，缓冲器中只要有一

7、条指令，EU就开始执行。就开始执行。 注意：注意：一般情况下，程序顺序执行，当一般情况下，程序顺序执行，当EU执行执行到跳转指令时，到跳转指令时，BIU就使指令队列清零，然后从就使指令队列清零，然后从新地址取出指令重新填入队列缓冲器。新地址取出指令重新填入队列缓冲器。2、工作原理、工作原理 EU和和BIU并行工作，实现指令的重叠解释并行工作，实现指令的重叠解释8086指令重叠解释方式的实现过程：指令重叠解释方式的实现过程：第一节第一节 8086微处理器微处理器10三、三、80868086的内部寄存器的内部寄存器AX 累加器累加器BX 基基 址址CX 计计 数数DX 数数 据据数数 据据寄存器寄

8、存器堆栈指针堆栈指针基址指针基址指针源变址源变址目的变址目的变址指针指针寄存器寄存器变址变址寄存器寄存器状态标志状态标志指令指针指令指针控制控制寄存器寄存器代码段代码段数据段数据段堆栈段堆栈段附加数据段附加数据段段寄存器段寄存器通用通用寄存器寄存器AH ALBH BLCH CLDH DLSPBPSIDIFLAGSIPCSDSSSES15 8 7 0图图24 8086/8088内部寄存器内部寄存器大多数算术大多数算术和逻辑运算和逻辑运算指令都可以指令都可以使用使用注意：用户注意：用户程序不能直程序不能直接访问接访问IP位于位于EU中中位于位于BIU中中11l80868086的内部寄存器的内部寄存

9、器AX 累加器累加器BX 基基 址址CX 计计 数数DX 数数 据据数数 据据寄存器寄存器堆栈指针堆栈指针基址指针基址指针源变址源变址目的变址目的变址指针指针寄存器寄存器变址变址寄存器寄存器状态标志状态标志指令指针指令指针控制控制寄存器寄存器代码段代码段数据段数据段堆栈段堆栈段附加数据段附加数据段段寄存器段寄存器通用通用寄存器寄存器AH ALBH BLCH CLDH DLSPBPSIDIFLAGSIPCSDSSSES15 8 7 0图图24 8086/8088内部寄存器内部寄存器大多数算术大多数算术和逻辑运算和逻辑运算指令都可以指令都可以使用使用注意：用户注意：用户程序不能直程序不能直接访问接

10、访问IP位于位于EU中中位于位于BIU中中12l标志寄存器标志寄存器FlAGSFlAGS：控制标志控制标志状态标志状态标志D D1515D D7 7D D0 0OFOFDFDFIFIFTFTFSFSFZFZFAFAFPFPFCFCFCF：进位标志位：进位标志位 进行加法或减法时，若最高位发生进位或借进行加法或减法时，若最高位发生进位或借位则位则CF1，否则，否则CF0PF：奇偶标志位：奇偶标志位 逻辑运算结果中逻辑运算结果中“1”的个数为偶数时的个数为偶数时PF1，否则，否则PF0l80868086的内部寄存器的内部寄存器13TF：跟踪标志位：跟踪标志位TF1使使CPU处于单步执行指令的工作方

11、式。处于单步执行指令的工作方式。DF：方向标志：方向标志用于控制串操作指令执行时的步进方向，该位用于控制串操作指令执行时的步进方向，该位为为“1”，则串操作指令按地址递减的顺序对串，则串操作指令按地址递减的顺序对串进行操作，否则按地址递增的顺序进行操作。进行操作，否则按地址递增的顺序进行操作。IFIF：中断允许标志位：中断允许标志位 IF1使使CPU可以响应可屏蔽中断请求。可以响应可屏蔽中断请求。IF0使使CPU禁止响应可屏蔽中断请求。对不可屏蔽禁止响应可屏蔽中断请求。对不可屏蔽中断及内部中断没有影响。中断及内部中断没有影响。l80868086的内部寄存器的内部寄存器14OF：溢出标志位：溢出

12、标志位 当带符号数的算术运算结果发生溢出时当带符号数的算术运算结果发生溢出时OF1，否则，否则OF0AF：辅助进位位：辅助进位位 在字节操作由低半字节向高半字节有进位或在字节操作由低半字节向高半字节有进位或借位；或在字操作时，由低字节向高字节有进位借位；或在字操作时，由低字节向高字节有进位或借位时或借位时AF1，否则，否则AF0ZFZF： 零标志位零标志位 当运算结果为零时当运算结果为零时ZF1，否则，否则ZF0F：符号标志位：符号标志位 当运算结果的最高位为当运算结果的最高位为1时时SF1，否则，否则SF0l80868086的内部寄存器的内部寄存器158086复位后各寄存器的状态：复位后各寄

13、存器的状态： 寄存器寄存器 值值 寄存器寄存器 值值 FLAGSFLAGS 0000H0000H DSDS 0000H0000H IPIP 0000H0000H ESES 0000H0000H 指令队列指令队列 空空 SSSS 0000H0000H CSCS FFFFHFFFFH 其余寄存器其余寄存器 0000H0000H 8086复位后执行的第一条指令的逻辑地址为复位后执行的第一条指令的逻辑地址为FFFF:0000Hl80868086的内部寄存器的内部寄存器16l地址数据总线地址数据总线四、四、80868086的引脚信号的引脚信号GNDAD14AD13AD12AD11AD10AD9AD8AD

14、7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGND1 402 393 384 375 366 357 348 339 3210 3111 3012 2913 2814 2715 2616 2517 2418 2319 2220 21VccAD15A16/S3A17/S4 A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET8086CPU图图24 8086引脚引脚 A19A16/S6S3：地址状地址状态分时复

15、用总线。高态分时复用总线。高4位地址位地址 和和CPU的状态信息分时复用的状态信息分时复用AD15-AD0: 地址地址/数据分时数据分时复用总线，复用总线，16位双向三态总位双向三态总线。线。BHE/S7：数据高允许状态数据高允许状态分时复用信号，输出，与地分时复用信号，输出，与地址总线的最低位址总线的最低位AD0配合配合17ALE: 为地址锁存允许信号（输出）为地址锁存允许信号（输出）INTR: 可屏蔽中断请求信号可屏蔽中断请求信号(输入输入)MN/MX: 最小最大方式控制线最小最大方式控制线(输入输入)M/IO: 为存储器为存储器I/O控制信号控制信号(输出输出, 三态三态)INTA: 为

16、中断响应信号（输出，三态）为中断响应信号（输出，三态）RESET：复位请求，输入有效时，使复位请求，输入有效时，使CPU回到初始态。回到初始态。l控制总线控制总线RD: 读控制信号读控制信号(输出输出)WR: 写控制信号写控制信号(输出输出) 四、四、80868086的引脚信号的引脚信号18最大方式：最大方式： MN/MXMN/MX接地。接地。80868086和专用的总线控和专用的总线控制器制器共同提供系统所需的共同提供系统所需的总线控制信号总线控制信号。注：最小方式注：最小方式常用于构成常用于构成小规模小规模的应用系统。的应用系统。如单处理机系统。如单处理机系统。最大方式最大方式常用于构成常

17、用于构成较大规较大规模模的应用系统，如带数值运算协处理器的应用系统，如带数值运算协处理器80878087或或带带I/OI/O协处理器协处理器80898089的多处理机系统。的多处理机系统。五、五、80868086的工作方式的工作方式最小方式：最小方式： MN/MXMN/MX接高电平。接高电平。80868086处理器处理器提供提供系统所需的全部系统所需的全部总线控制信号总线控制信号。19六、六、8086系统的基本配置系统的基本配置系统所需的控制信号都直接由系统所需的控制信号都直接由8086产生产生 。 所谓系统的基本配置，指的是如何利用所谓系统的基本配置，指的是如何利用8086的引脚信号形成系统

18、三总线。的引脚信号形成系统三总线。 1. 最小方式下的基本配置最小方式下的基本配置8086 CPU、存储器、存储器、I/O接口电路接口电路时钟发生器、地址锁存器、数据收发器。时钟发生器、地址锁存器、数据收发器。 20图图25 8086最小方式下的基本配置最小方式下的基本配置时时 钟钟发生器发生器CLKCLKREADYREADYRESETRESETMN/MXMN/MXRDRDWRWRM/IOM/IOALEALEBHEBHEA A1919A A1616ADAD1515ADAD0 0地地 址址锁存器锁存器总总 线线收发器收发器DENDENDT/RDT/R存储器存储器I/OI/O接接口口V VCCCC

19、8086 CPU8086 CPU数据数据总线总线地址地址总线总线控控制制总总线线BHEBHEINTAINTR六、六、8086系统的基本配置系统的基本配置21ALE: 为地址锁存允许信号（输出）为地址锁存允许信号（输出）INTR: 可屏蔽中断请求信号可屏蔽中断请求信号(输入输入)MN/MX: 最小最大方式控制线最小最大方式控制线(输入输入)M/IO: 为存储器为存储器I/O控制信号控制信号(输出输出, 三态三态)INTA: 为中断响应信号（输出，三态）为中断响应信号（输出，三态）RESET：复位请求，输入有效时，使复位请求，输入有效时，使CPU回到初始态。回到初始态。l控制总线控制总线RD: 读

20、控制信号读控制信号(输出输出)WR: 写控制信号写控制信号(输出输出) 22l总线收发器的作用：总线收发器的作用： 用来对用来对AD15AD0上的数据进行缓冲和驱上的数据进行缓冲和驱动，形成动，形成16位位系统数据总线系统数据总线，并，并控制数据传控制数据传送的方向送的方向。l地址锁存器的作用：地址锁存器的作用： 用于锁存地址数据总线（用于锁存地址数据总线（AD15AD0）和）和地址地址/状态总线（状态总线（A19A16/S6S3）中的地址信）中的地址信息以及息以及 信息，形成信息，形成20位系统地址总线位系统地址总线 。BHE许多总线控制信号都通过总线控制器许多总线控制信号都通过总线控制器8

21、288产生。产生。 比最小方式的基本配置多加了一片比最小方式的基本配置多加了一片8288总线控制器。总线控制器。23时时 钟钟发生器发生器CLKCLKREADYREADYRESETRESETMN/MXMN/MXS S0 0S S1 1S S2 2BHEBHEA A1919A A1616ADAD1515ADAD0 0地址地址锁存器锁存器总线总线收发器收发器存储器存储器I/OI/O接口接口GNDGND8 0 8 6 CPU数据数据总线总线地址地址总线总线 8288 8288 总总 线线 控制器控制器S S0 0S S2 2S S1 1INTAINTAMRDCMRDCMWTCMWTCIORCIORC

22、IOWCIOWCDENDENDT/RDT/RALEALEBHEBHE控控制制总总线线图图26 8086最大方式下的基本配置最大方式下的基本配置 24一、存储器的分段管理一、存储器的分段管理 第二节第二节 8086系统的存储器管理系统的存储器管理 8086微处理器内部数据通路和寄存器都是微处理器内部数据通路和寄存器都是16位的，内部的位的，内部的ALU也只能进行也只能进行16位数据的计算，位数据的计算，寻址的访问为：寻址的访问为：2的的16次方次方=64K字节。为了能寻字节。为了能寻址址1M字节地址，必须对内存实行分段管理。字节地址，必须对内存实行分段管理。252、分段管理的必要性、分段管理的必

23、要性l8086内部地址寄存器为内部地址寄存器为16位；位；寻址范围：寻址范围：216=64KB 无法访问无法访问1MB（20位地址）的内存，因此位地址）的内存，因此8086对对1MB的内存采用分段管理。的内存采用分段管理。3、分段方法、分段方法 根据功能，将根据功能，将1M字节的存储空间分为代码字节的存储空间分为代码段、堆栈段、数据段和附加段。段、堆栈段、数据段和附加段。2 2）每个段最多）每个段最多2 21616=64KB=64KB个单元；个单元；1 1）每个段由地址连续的若干单元构成；）每个段由地址连续的若干单元构成；l每条指令能够给出最多每条指令能够给出最多16位的直接地址；位的直接地址

24、；3 3）每个段相对独立，可独立访问其中的任意单元；）每个段相对独立，可独立访问其中的任意单元； 264）各段可相邻或重叠）各段可相邻或重叠注意：注意：每个段的第一个字节的位置称为每个段的第一个字节的位置称为“段起始段起始地址地址”，段起始地址是个能被，段起始地址是个能被16整除的数，即：整除的数，即：低低4位位一般为一般为0。段起始地址中的。段起始地址中的高高16位位称为称为段基段基值值。 CPUCPU要访问的段内某内存单元的位置相对于段要访问的段内某内存单元的位置相对于段起始地址的距离称为起始地址的距离称为段内偏移量（段内偏移量（1616位）位）。 都是都是1616位二进制无符号数位二进制

25、无符号数CS：存放代码段的段基值：存放代码段的段基值DS：存放数据段的段基值：存放数据段的段基值SS：存放堆栈段的段基值：存放堆栈段的段基值ES：存放附加段的段基值：存放附加段的段基值段段寄寄存存器器段内偏移量也常称作偏移地址或有效地址段内偏移量也常称作偏移地址或有效地址(EA).27例：例：8086为为某程序某程序在内在内存中分配出如图所示的存中分配出如图所示的四个逻辑段四个逻辑段:则各段寄存器的内容为：则各段寄存器的内容为：DS=3000HSS=32FFHES=4ABBHCS=1234H代码段代码段数据段数据段堆栈段堆栈段附加段附加段12340H30000H32FF0H4ABB0H32FF

26、1H12344H12344H单元的单元的段内偏段内偏移量移量为为0004H。28v物理地址 物理地址又称实际地址物理地址又称实际地址PA(Physical Address)，是，是CPU和和存储器进行数据交换（读写操作）时所采用的地址。存储器进行数据交换（读写操作）时所采用的地址。 在在8086系统中，每个内存单元的物理地址是系统中，每个内存单元的物理地址是20位的二进位的二进制数，制数，29是程序员在程序中读写内存单元时使用的地址。是程序员在程序中读写内存单元时使用的地址。 由两部分组成，即段基值（由两部分组成，即段基值（16位二进制无符位二进制无符号数）和段内偏移量（号数）和段内偏移量（1

27、6位二进制无符号数）。位二进制无符号数）。内存单元的逻辑地址的一般表示：内存单元的逻辑地址的一般表示：段基值：段内偏移量段基值：段内偏移量注：注：段基值和段内偏移量合称为段基值和段内偏移量合称为32位地址指针。位地址指针。 逻辑地址的组成：逻辑地址的组成：逻辑地址逻辑地址3012345H12344H12343HA12342H12341H12340H偏偏移移量量段首单元段首单元例例2.2：设某设某数据段如图所数据段如图所示，其段首单元的示，其段首单元的物理地物理地址为址为12340H，则单元，则单元A的的逻辑地址为多少？逻辑地址为多少？1234H:0003H故单元故单元A的逻辑地址为的逻辑地址为

28、段内偏移量为段内偏移量为12343H12340H 0003H段基值为段基值为1234H解：解： 5、物理地址到逻辑地址的转换、物理地址到逻辑地址的转换段基址段基址31注意：编程时，程序员在程序中均采用注意：编程时，程序员在程序中均采用逻辑逻辑地址地址来给出需要访问的存储器单元的地址。来给出需要访问的存储器单元的地址。而而CPUCPU访问内存时，需将访问内存时，需将逻辑地址转换为物逻辑地址转换为物理地址（理地址（2020位）位），再行访问。，再行访问。6、逻辑地址到物理地址的转换、逻辑地址到物理地址的转换 由由BIU中中20 位的地址形成器位的地址形成器自动完成转换。自动完成转换。具体方法：具体

29、方法：将逻辑地址中的段基值左移将逻辑地址中的段基值左移4位位(或或乘以乘以16）和偏移量相加，如下图所示：）和偏移量相加，如下图所示：32 16位段基值位段基值 000016位段内偏移量位段内偏移量 ）20位物理地址位物理地址 即：即：16位段基值位段基值16位段内偏移量位段内偏移量16位段基值位段基值 000020位物理地址位物理地址地址形成器地址形成器33例2.3：若某内存单元的逻辑地址为8915H: :0100H ，求该单元的物理地址( (PA) )。物理地址物理地址(PA)=解：解：8 9 1 5 0 H+) 0 1 0 0 H8 9 2 5 0 H=89250H89150H0100H

30、例2.4：若某内存单元的逻辑地址为1362H: :3843H ，求该单元的物理地址( (PA) )。物理地址物理地址(PA)=解：解： 1 3 6 2 0 H+) 3 8 4 3 H 1 6 E E 6 3 H= 1 6 E E6 3 H13620H3843H347、逻辑地址的来源、逻辑地址的来源 操作类型操作类型隐含的隐含的段基值段基值可替换的段基可替换的段基值值偏移偏移地址地址取指令取指令CSCS无无IPIP堆栈操作堆栈操作SSSS无无SPSPBPBP用作用作基址寄存器基址寄存器SSSSCSCS、DSDS、ESESEAEA通用数据读写通用数据读写DSDSCSCS、SSSS、ESESEAEA

31、字符串操作字符串操作（源地址）（源地址）DSDSCSCS、SSSS、ESESSISI字符串操作字符串操作（目的地址）（目的地址）ESESCSCS、SSSS、DSDSDIDI隐含寻址隐含寻址代码段代码段隐含寻址隐含寻址附加段附加段隐含寻址隐含寻址堆栈段堆栈段隐含寻址隐含寻址数据段数据段351 1、数据类型、数据类型 字节数据字节数据88位，位，ByteByte； 字数据字数据1616位，位，WordWord； 双字数据双字数据3232位，位，Double wordDouble word。 存储单元都为存储单元都为8 8位，每个单元只能存放位，每个单元只能存放8 8位位（一个字节）的数据。（一个字

32、节）的数据。2 2、数据存放格式、数据存放格式 从低位到高位，从小地址到大地址。从低位到高位，从小地址到大地址。 二、存储器中数据的类型和存放格式二、存储器中数据的类型和存放格式36l3232位逻辑地址的存放格式：位逻辑地址的存放格式： 低八位低八位放在放在地址较小地址较小的单元，的单元， 高八位高八位后放在后放在地址较大地址较大的单元的单元放于放于4个连续的内存单元内。个连续的内存单元内。偏移地址偏移地址放在较放在较小地址单元，小地址单元，段基值段基值放在较大地址单元；偏移放在较大地址单元；偏移地址和段基值再分别按地址和段基值再分别按16位字数据格式存放。位字数据格式存放。l字数据的存放格式

33、：字数据的存放格式： l双字数据的存放格式：双字数据的存放格式： 从低到高分成四个字节，从低字节到高字节从低到高分成四个字节，从低字节到高字节由小地址到大地址依次存放。由小地址到大地址依次存放。二、存储器中数据的类型和存放格式二、存储器中数据的类型和存放格式373、字节地址和字地址、字节地址和字地址存储器每个单元的地址或每个字存储器每个单元的地址或每个字节数据的地址；节数据的地址；字数据在内存单元中的地址。一字数据在内存单元中的地址。一般取为般取为低字节所在单元的地址低字节所在单元的地址。字节地址：字节地址：字字 地地 址：址：二、存储器中数据的类型和存放格式二、存储器中数据的类型和存放格式3

34、812H20000H20001H20002H20003H34H20000H12H20001H20002H20003H78H20000H56H20001H34H20002H12H20003H字节数据字节数据12H字数据字数据1234H逻辑地址逻辑地址1234H:5678H字地址字地址字节地址字节地址例例2.5：分别画出字节数据：分别画出字节数据12H、字数据、字数据1234H、逻、逻辑地址辑地址1234H:5678H的存放示意图（设各数据的的存放示意图（设各数据的起始地址均为起始地址均为20000H）。）。394、规则字和非规则字、规则字和非规则字规则字：规则字：字地址为偶数的字数据。字地址为偶数的字数据。(从从偶地址偶地址单元开始存放的单元