电子工艺实习任务书——篮球记分器设计

1、课程设计任务书 2013 学年第 1 学期学 院：电气工程学院专 业：电气工程及其自动化学 生 姓 名：张煜航学 号：2011309030239课程设计题目：电子工艺实习篮球比赛计分显示器的设计起 迄 日 期:8月 28日 9月13 日课程设计地点:主教DSP实验室指 导 教 师:刘晓峰张虹系主任：下达任务书日期: 年 月 日课 程 设 计 任 务 书1设计目的：使学生对电子的一些相关知识有感性认识，加深电类有关课程的理论知识；掌握电子元件的焊接、电气元件的安装、连线等基本技能，培养学生阅读电气原理图和电子线路图的能力。并在生产实践中，激发学生动手、动脑、勇于创新的积极性，培养学生严谨、认真、

2、踏实、勤奋的学习精神和工作作风，为后续专业课程的学习打下坚实的基础。2设计内容和要求（包括原始数据、技术参数、条件、设计要求等）：篮球比赛计分显示器的设计基本要求：（1）电路具有加1分、加2分、加3分功能。（2）电路具有减分功能。（3）显示总分功能，用三位LED显示器，最高可现实999。（4）显示器可清零。3设计工作任务及工作量的要求包括课程设计计算说明书(论文)、图纸、实物样品等：1、按照设计指标的要求，完成所选题目仿真电路的设计；2、完成收音机的焊接和调试；3、完成设计说明书（即设计报告）的书写。 课 程 设 计 任 务 书4主要参考文献：1、韩学军. 数字电子技术基础M.北京：中国电力出

3、版社2、王义军.模拟电子技术基础M.北京：中国电力出版社3、童诗白.模拟电子技术基础M.北京：高等教育出版社.4、阎石. 数字电子技术基础M.北京：高等教育出版社.5、康华光.电子技术基础M.北京：高等教育出版社.6、张庆双.电子元器件的选用与检测M.机械工业出版社,20025设计成果形式及要求：1、仿真电路的设计要符合该题目设计指标的基本要求；2、焊接、调试后的收音机要形成成品；3、完成设计说明书的书写。6工作计划及进度：2012年6月25日 6月30日 仿真软件的学习，进行简单的电路设计 7月 1日 7月8 日 进行设计题目的仿真设计和收音机的焊接和调试7月9 日 7月11日 进行电路的仿

4、真和调试7月12日 7月13日 答辩或成绩考核7、成绩组成及考核标准：系主任审查意见： 签字： 年 月 日第1章 设计要求51.1篮球比赛计分显示器的设计51.2篮球比赛计分显示器的功能描述：5第2章 设计原理及框图62、1总述62、2 记分器电路62.3 倒计时电路7第3章 主要元器件介绍83.1 二进制加法计数器74LS16083.1.(1)管脚图介绍：83.1.（2）工作方式选择表：93.2 十进制可逆计数器74LS192引脚图管脚及功能表93.2.(1)74LS192的引脚说明：103.2.(2)74LS192功能表：113.3或非门组成的基本RS触发器113.3.(1)RS触发器真值

5、表：123.4 DCD_HEX七段发光二极管译码显示器12第4章 具体电路设计134.1记分电路134.2加减分变换电路和置零电路144.3脉冲发生电路154.4 24秒倒计时电路和蜂鸣器电路164.5节倒计时电路17第5章 仿真调试分析185.1仿真185.2 分析与结论18第6章 总结与体会20第7章 附录217.1主要参考文献：21第1章 设计要求1.1篮球比赛计分显示器的设计基本要求：（1）电路具有加1分、加2分、加3分功能。（2）电路具有减分功能。（3）显示总分功能，用三位LED显示器，最高可现实999。（4）显示器可清零。1.2篮球比赛计分显示器的功能描述：1、加分功能，当按下相应

6、的按键开关J3、J4、J5（J14、J11、J12）时，分别可以进行加1、2、3分。 2、减分功能，当将加减分置换开关J2（J10）拨到减分档时，按下开关J3、J4、J5（J14、J11、J12），可以进行减分操作。 3、清零功能，当按下J1（J13）时，可以将积分清为零。4、24秒倒计时与每节倒计时功能：闭合J6、J8，将开关J7拨到计时挡，24秒倒计时电路和节倒计时电路开始倒计时。5、倒计时电路的暂停：将J7拨到暂停挡，24秒倒计时电路和节倒计时电路暂停倒计时。6、24秒违例：若24秒倒计时电路计时到00，则24秒违例。24秒倒计时电路和节倒计时电路暂停倒计时，同时蜂鸣

7、器电路发出提示音。暂停的倒计时在重置24秒电路后方能继续记数。7倒计时电路的重置：按下开关J6，可将24秒倒计时电路和蜂鸣器电路重置。按下J8可将节倒计时电路重置。第2章 设计原理及框图2、1总述篮球记分器总共由三大部分组成，分别是双方基础记分器各和倒计时电路2、2 记分器电路记分电路主要由记分电路、加减分控制电路、脉冲发生电路、清零电路四部分构成。单脉冲电路双脉冲电路三脉冲电路与门加减分控制电路记数显示电路时钟信号脉冲发生电路清零电路时钟信号经脉冲发生电路产生所需的脉冲信号，由加减分控制电路控制加分减分，在记数显示电路显示总分数。比赛开始时，用清零电路将分数置零。原理如下图所示：记分器电路原

8、理图2.3 倒计时电路启动电路后先暂停倒计时，用重置电路置数。然后接通时钟信号，24秒倒计时电路和节倒计时电路开始工作。当24秒倒计时结束是，视为24秒违例。此时24秒倒计时电路示数为零，节倒计时电路停止记数，蜂鸣器发出提示音。需重置24秒倒计时电路方可回到正常运行状态。24秒倒计时电路时钟信号暂停电路节倒计时电路蜂鸣器电路计数器示数为零重置电路重置电路启动暂停其原理图如下所示：倒计时电路原理图第3章 主要元器件介绍3.1 二进制加法计数器74LS160 3.1.(1)管脚图介绍：74LS160 为可预置的十进制同步计数器其管脚图如下图所示 RCO 进位输出端 ENP 计数控制端 ENT 计数

9、控制端 A-D 输入端QA-QD 输出端 CLK 时钟输入端 CLR 异步清零端,低电平有效 LOAD 同步并行置入端,低电平有效GND 接地端 VCC 接电源端 74LS160 引脚图3.1.（2）工作方式选择表：CPRDLDEPET工作状态×0×××置零 10××预置数×1101保持×11×0保持(但CO=0)1111计数图3-3-2 74LS160功能表3.2 十进制可逆计数器74LS192引脚图管脚及功能表 74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列

10、及逻辑符号如图所示：   74LS192的引脚排列及逻辑符号3.2.(1)74LS192的引脚说明：24第 页PL为置数端CPu为加计数端CPD为减计数端为非同步进位输出端为非同步借位输出端在P0-P3为计数器输入端 为清除端Q0-Q3 为数据输出端。3.2.(2)74LS192功能表：    输入   输出MRP3P2P 1P0Q 3Q 2Q 1Q 0 1××××××× 00 0 0 0 0 × ×d c

11、badcba 0 1  1×××× 加计数 0 1 1 ××××  减计数74LS192的功能表3.3或非门组成的基本RS触发器或非门基本RS触发器由两个或非门组成触发器输出的逻辑表达式为： Q=                     &

12、#160;        =或非门组成的基本RS触发器及逻辑符号3.3.(1)RS触发器真值表：或非门组成的基本RS触发器真值表RD0101SD1001Q触发器置1触发器置0保持原状态状态不定3.4 DCD_HEX七段发光二极管译码显示器DCD_HEX为共阴极LED数码管。显示器引脚从左到右依次为：4,3,2,1。该显示包含了译码功能，所以无需专门的译码器。该数码管可实现0-9的计数功能，采用三个数码管即可实现0-999的计数功能DCD_HEX七段发光二极管译码显示器第4章 具体电路设计4.1记分电路如下图，记分电路使用三片

13、双时钟输入的十进制计数器74LS192D。74LS192D是同步十进制可逆计数器，为双时钟输入，具有同步清零和同步置数等功能。三块计数器中，个位记数器UP、DOWN接口接加减转换电路信号出口。其余两块UP端接前一位计数器的CO端，传递进位信号；DOWN端接前一位计数器的BO端,传递借位信号；LOAD端接电源，使电路处于工作状态；CLR端并联后与置零电路连接，用于计数器清零。该记数电路支持从0到999加分和减分记数。记分电路图4.2加减分变换电路和置零电路如下图，加减变换电路电路由一个单刀双掷和两个异或门组成。单刀双掷开关决定计数器是加记数还是减记数；异或门使开关断开的端口输出高平信号，保证74

14、LS192D正常记数。置零电路由按键开关构成。平时电路输出低平信号，清零时按下按键开关得到短暂高平清零信号。加减分变换电路和置零电路图4.3脉冲发生电路脉冲发生器选用74LS160D计时器，如下图所示，脉冲发生电路由单脉冲发生器、双脉冲发生器、三脉冲发生器组成。对单脉冲发生器，当输出从0000变化到0001时，QA通过非门接到ENP，QA经过与非门的输出为零，使它保持0001的状态不变，CLR则通过一个开关J3来控制，J3闭合时，QA输出的则是一个上升沿。因为记分电路使用的74LS192 D芯片为上升沿触发，而在选择电路中脉冲信号与高平信号进行异或运算，所以应输出一个下降沿。因此需用非门来获得

15、下降沿。对双脉冲发生器，当输出从0000变化到0011时，QA与QB通过与非门接到ENP，QA与QB经过与非门的输出为零，使它保持0011的状态不变，CLR则通过一个开关J4来控制，J4闭合时，QA输出的则是一个完整脉冲和一个上升沿。同理，因此需用非门来获得下降沿。对三脉冲发生器，当输出从0000变化到0101时，QA与QC通过与非门接到ENP，QA与QC经过与非门的输出为零，使它保持0101的状态不变，CLR则通过一个开关J5来控制，J5闭合时，QA输出的则是两个完整脉冲和一个上升沿。同理，需用非门来获得下降沿。由于三个脉冲发生电路均需要串接非门来获得下降沿，所以用一个非门即可。脉冲发生电路

16、图4.4 24秒倒计时电路和蜂鸣器电路24秒倒计时电路采用两片74LS192D，仅采用减记数功能，使用置数法，故CLR置0，UP端置1，LOAD端与并联后与置数开关相连。两芯片QA、QB、QC、QD经或非运算得到“保持判断信号”，该信号分为三个去向，一是与输入时钟信号进行或运算后输入个位的DOWN端，一个是“保持判断信号”的非信号作为蜂鸣器的启动信号，另一个是作为节倒计时的暂停信号。若计数器示数不为零，则“保持判断信号”为低平。此时，DOWN端接收到的就是时钟信号。若计数器示数不零则“保持判断信号”为高平。此时，DOWN端为持续高平，记数暂停。倒计时电路有暂停功能，暂停端将DOWN端与高平端连

17、接，使记数暂停。计时端将DOWN端与时钟信号相连，使计数器开始记数。该开关和信号源为24秒倒计时电路和节倒计时电路共用，使两电路保持同步。当“保持判断信号”为低平时，RS触发器两输入端皆为高平，蜂鸣器电路保持不变。当“保持判断信号”为高平时，RS触发器两输入端中，R端为低电平，蜂鸣器电路激活，计数器74LS160D输出连续脉冲信号，是蜂鸣器发出有节奏的响声。RS触发器S端与置数电路相连，当24秒倒计时电路重置数时就能关闭蜂鸣器电路。4秒倒计时电路和蜂鸣器电路图4.5节倒计时电路节倒计时电路主要由四片74LS192D芯片组成，分别为12进制和60进制倒计时电路。其基本原理类似24秒倒计时电路，故

18、不做详细介绍节倒计时电路图第5章 仿真调试分析5.1仿真为使仿真连贯，故调高了时钟信号的频率1、当按下相应的按键开关J3、J4、J5（J14、J11、J12）时，分别可以进行加1、2、3分。 2、当将加减分置换开关J2（J10）拨到减分档时，按下开关J3、J4、J5（J14、J11、J12），进行减分操作。 3、当按下J1（J13）时，进行记分清零操作。4、闭合J6、J8，将开关J7拨到计时挡，24秒倒计时电路和节倒计时电路开始倒计时。5、将J7拨到暂停挡，24秒倒计时电路和节倒计时电路暂停倒计时。6、 24秒倒计时电路计时到00，24秒倒计时电路和节倒计时电路暂停倒计时，同时蜂鸣器电路发出提示音。倒计时电路在重置24秒电路后继续记数。7、按下开关J6，进行 24秒倒计时电路和蜂鸣器电路重置操作。进行节倒计时电路重置操作。5.2 分析与结论上述操作皆能实现，设计成功。全电路仿真模拟图第6章 总结与体会这次课程设计，我对电子线路的设计和对软件multisim的应用有了更深的认识。不再像上次那样不知所措，设计思路完全跟着别人走。在电路设计中，我遇到了不