(完整word版)计算机组成原理参考答案

1、红色标记为找到了的参考答案， 问答题比较全，绿色标记为个人做的，仅供参考！第一章 计算机系统概述1. 目前的计算机中，代码形式是 。A. 指令以二进制形式存放，数据以十进制形式存放B. 指令以十进制形式存放，数据以二进制形式存放C. 指令和数据都以二进制形式存放D. 指令和数据都以十进制形式存放2. 完整的计算机系统应包括 。A. 运算器、存储器、控制器B. 外部设备和主机C. 主机和实用程序D. 配套的硬件设备和软件系统3. 目前我们所说的个人台式商用机属于 。A. 巨型机 B. 中型机 C. 小型机 D.微型机4. Intel80486是 32 位微处理器， Pentium 是位微处理器。

2、A. 16B.32C.48D.645. 下列 属于应用软件。A. 操作系统 B. 编译系统 C. 连接程序 D. 文本处理6. 目前的计算机，从原理上讲 。A. 指令以二进制形式存放，数据以十进制形式存放B. 指令以十进制形式存放，数据以二进制形式存放C. 指令和数据都以二进制形式存放D. 指令和数据都以十进制形式存放7. 计算机问世至今，新型机器不断推陈出新，不管怎样更新，依然保有“存储程序”的概念，最早提出这种概念的是 。A. 巴贝奇B.冯.诺依曼 C. 帕斯卡 D. 贝尔8. 通常划分计算机发展时代是以（）为标准A. 所用的电子器件B.运算速度C.计算机结构D.所有语言9. 到目前为止，

3、计算机中所有的信息任以二进制方式表示的理由是（）A. 节约原件B.运算速度快C .由物理器件的性能决定D .信息处理方便10. 冯.诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（）A.指令操作码的译码结果B.指令和数据的寻址方式C.指令周期的不同阶段D.指令和数据所在的存储单元1 1 .计算机系统层次结构通常分为微程序机器层、机器语言层、操作系统层、汇编语言机器层和高级语言机器层。层次之间的依存关系为（）A. 上下层都无关B. 上一层实现对下一层的功能扩展，而下一层与上一层无关C. 上 一层实现对下一层的功能扩展，而下一层是实现上一层的基础D. 上一层与下一层无

4、关，而下一层是实现上一层的基础12. 指令流通常是（）A. 从主存流向控制器B. 从控制器流向主存C. 从控制器流向控制器D. 从主存流向主存13. 以下叙述中正确的是（）A. 寄存器的设置对汇编语言程序是透明的B. 实际应用程序的预测结果能够全面代表计算机的性能C. 系列机的基本特征是指令系统向后兼容D. 软件和硬件在逻辑功能上是等价的14. 存储A._程序并按B._地址顺序执行，这是冯？诺依曼型计算机的工作原理。15. 有一台40MHz的处理器执行标准测试程序，它包含的混合指令数和响应所需的时钟周期 见表1-1.求有效的CPI、MIPS速率和程序的执行时间（I为程序执行的条数）指令类型CP

5、I指令混合比算术和逻辑160%高速缓存命中的访存218%转移412%高速缓存失败的访存810%16.两台计算机A和B采用不同主频的CPU而片内逻辑电路相同。（1 ）若A机的主频为8MHz B机为12MHz则两机的 CPU时钟周期各为多少？（2） 如果A机的平均指令执行速度为0.4MIPS，那么A机的平均指令执行时间是多少?（3）B机的平均指令执行速度 MIPS是多少？第二章数据的表示和运算1. 算术右移指令执行的操作是 。A. 符号位填0,并顺次右移1位，最低位移至进位标志位B. 符号位不变，并顺次右移1位，最低位移至进位标志位C. 进位标志位移至符号位，顺次右移1位，最低位移至进位标志位D.

6、 符号位填1,并顺次右移1位，最低位移至进位标志位2. 定点16位字长的字，采用2的补码形式表示时，一个字所能表示的整数范围是 <A. -2 15 215-1B . -2 15-1 215-1 C . -215+1215 D . -2 15 2153. 设寄存器位数为8位，机器数采用补码形式（一位符号位），对应于十进制数-27，寄存器内为。A. (27) 16B . (9B) 16C . (E5) 16D . (5A) 164.机器数 _A. 原码中, 零的表示形式是唯一的。B. 补码C. 移码D.反码5.已知 X<0且X原=X 0.X1X2Xn,则 X 补可通过 _求得。A.各位

7、求反，末位加 1 B .求补C.除Xo外求补D . X反-16.设X补=1.x 1X2X3X4,当满足时, X > -1/2成立。A. X1必须为1 , X2X3X4至少有个为1B.X1必须为1 , X2X3X4任意C. X1必须为0, X2X3X4至少有个为1D.X1必须为0, X2X3X4任意7.（ 2000） 10化成十六进制数是 _。A. (7CD 16B。( 7D0) 16C。( 7E0) 16D。(7FO 168.用 32 位字长（其中 1 位符号位）表示定点小数时,所能表示的数值范围是。-32A. 0<| N| <1-2B.0<| N|<1-2-31

8、-30C. 0<| N|<1-2D.0<| N|<1-2-299.下列数中最小的数为 。A. ( 101001 ) 2B.( 52) 8C. ( 101001 ) BCDD.( 233) 1610.下列数中最大的数是 。A.( 10011001 ) 2 B 。( 227) 8C 。(98)16 D 。( 152)1011. 表示法主要用于表示浮点数中的阶码。A. 原码B.补码C.反码D. 移码12.在小型或微型计算机里,普遍采用的字符编码是。A. BCD 码 B. 16进制C.格雷码D. ASC n 码13.下列有关运算器的描述中,_是正确的。A. 只做算术运算,不做逻

9、辑运算B.只做加法C. 能暂时存放运算结果D. 既做算术运算,又做逻辑运算14、用 1 位奇偶效验能检测出 1 位主存错误的百分比为（）A.0%B.100%C.50%D .无法计算15. 在CRC中，接收端检测出某一位数据错误后，纠正的方法是（A.请求重发B.删除数据C.通过余数值自行纠正16. “春”字的机内码为 B4BAH由此可以推算他在A.19 区 B.20 区 C.3 区 D.35 区17. 在大量数据传送中常用且有效的检验法是（）A.海明码 B.偶校验C.奇校验18. 如果某单精度浮点数、某原码、某补码、某移码的 数从大到小的顺序是（） 。A. 浮原补移B. 浮移补原C. 移原补浮D

10、. 移补原浮1 9.计算机在进行浮点数的加减运算之前先进行对阶操作，若 将（）。A. x）D. 以上均可GB2312-80国家标准中所在的区号是（）D.CRC校 验32位机器数均为OxFOOOOOOO。这些x 的阶码大于 y 的阶码，则应的阶码缩小至与 的阶码缩小至与 的阶码扩大至与 的阶码扩大至与B. xC. yD. y20. 移码表示法主要用于表示浮点数的y 的阶码相同，且使 y 的阶码相同，且使 x 的阶码相同，且使 x 的阶码相同，且使A._的尾数部分进行算术左移 的尾数部分进行算术右移 的尾数部分进行算术左移 的尾数部分进行算术右移_码，以利于比较两个 B._指 _数的大小和进行 C

11、._ _对阶 _操作。21. 按 IEEE754 标准，一个浮点数由A._数符 S、 B._阶码 E、C._尾数 m三个域组成。22. 汉字的 A._输入码_、B._机内码_、C._字模码 _是计算机用于汉字输入、 内部处理、输出三种不同用途的编码。23. 运算器的两个主要功能是：A._ 逻辑运算 _，B._ 算术运算 _。24. 一个定点数由 A._符号位_和 B._数值位_两部分组成。25. 已知：X=0.1011,Y= 0.0101,求X/2补,X/4补X补及Y/2补，丫/4补Y补以及CRG海明码、原码1位乘法、补码一位乘法的求解解： 凶 补=0.1011 X/2 补=0.01011X/

12、4补=0.001011 X补=1.0101Y补=1.1011 Y/2 补=1.11011Y/4 补=1.111011 Y补=0.0101第三章 存储系统的层次结构1. 计算机的存储器系统是指 A. RAM存储器 B . ROM存储器 C .主存储器D.主存储器和外存储器2. 常用的虚拟存储系统由 两级存储器组成。A. 主存一辅存B .快存一主存C .快存一辅存 D .通用寄存器一主存3. 某计算机字长32位，其存储容量为 4MB若按半字编址，它的寻址范围是 A. 0 4MB B . 0 2MBC. 0 2M D . 0 1M, 它主要用来 存放程序存放微程序4. 存储器是计算机系统中的记忆设备

13、A. 存放数据B.C. 存放数据和程序D.5. 某计算机的字长16位,它的存储容量是64K,若按字编址，那么它的寻址范围是A. 064KB. 032KC. 064KBD. 032KB6. 双端口存储器所以能高速进行读写，是因为采用 。A.高速芯片B.两套相互独立的读写电路C 流水技术 D 新型器件7. 一个256KB的DRAM芯片，其地址线和数据线总和为A16 B 18 C26 D 308. EPRO M 是指。A. 读写存储器B.只读存储器C. 可编程的只读存储器D. 光擦除可编程的只读存储器9. 在主存和CPU之间增加cache存储器的目的是。A. 增加内存容量B.提高内存可靠性C. 解决

14、CPU和主存之间的速度匹配问题D.增加内存容量，同时加快存取速度10. 某单片机的系统程序，不允许用户在执行时改变，则可以选用作为存储芯片。A. SRAM B. 闪速存储器 C. cache D. 辅助存储器11. 下列各类存储器中，不采用随机存取方式的是（）。A. EPROMB. CD-RO M 光盘，串行存取方式 C. DRAM D. SRAM12. 主存储器速度的表示中，存取时间（ Ta）和存取周期（Tc）的关系表述正确的是（）A. Ta > TcB. Ta<TcC. Ta = TcD. Ta > Tc 或者 Ta < Tc ，根据不同存取方式和存取对象而定13.

15、 若某存储器存储周期为 250ns，每次读出16位，则该存储器的数据传输率是（）。A. 4*106B/s B. 4MB/sC. 8*106B/s D. 8MB/s解：计算的是存储器的带宽，每个存储周期读出16 bit=2B，故而数据传输率是 2B/（250 X10-9 s），即 8X 106B/S。本题中 8MB/S 是 8X 1024X 1024 B/s14. 某一 SRAM芯片，其容量为1024*8位，除电源和接地线外，该芯片的引脚的最小数目为 （）。A. 21B. 22C. 23D. 24【A】 芯片容量为1024 X 8位，说明芯片容量为1024 B，且以字节为单位存取。也就是说地址线

16、数要 10 位。而数据线要 8 bit 来传输 1 字节。加上片选线和读 /写控制线（读控制为 RD或O日,故而为10+8+1 + 1+仁21根线15. DRA M的刷新是以（）为单位的。A.存储单元B.行 C.列D.存储字16. 下列有关 RAM和ROM勺叙述中，正确的是（）。I .RAM是易失性存储器，ROMH非易失型存储器II .RAM和ROM都是采用随机存取的方式进行信息访问川.RAM和ROM都可用做CacheIV .RAM和ROM都需要刷新A. 仅I和IB.仅I和川C.仅I和I和川 D.仅I和川和V【A】一般Cache采用高速的SRAM制作，比ROM速度快很多，因此 山 是错误的，用

17、排除法 即可选Ao RAM需要刷新，而 ROM不需要刷新。17. 在存储器芯片中，地址译码采用双译码方式是为了（） 。A. 扩大寻址范围B. 减少存储单元数目C. 增加存储单元数目D. 减少存储单元选通线数目18. 下列关于闪存（ Flash Memory ）的叙述中，错误的是（ ）oA. 信息可读可写，并且读、写速度一样B. 存储元由MOST组成，是一种半导体存储器C. 掉电后信息不丢失，是一种非易失性存储器D. 采用随机访问方式，可替代计算机外部存储器19. 某计算机存储器按字节编址，主存地址空间大小为64MB现用4M*8位的RAM芯片组成32MB的主存储器，则存储器地址寄存器MAR的位数

18、至少是（）。A. 22 位 B. 23 位C. 25 位 D. 26 位按字节编址，64MB的主存地址空间，故而 MAR的寻址范围是64M故而是26位。而实际的 主存的空间不能代表 MAR的位数20. 若内存地址区间为 4000H43FFH每个存储单元可存储16位二进制数，该内存区域用 4片存储器芯片构成，则构成该内存所用的存储器芯片的容量是（）oA. 512*16bitB. 256*8bit C. 256*16bitD. 1024*8bit【C】43FF-4000+1=400H，即内存区域为1K个单元，总容量为1KX 16。现有4片存储芯片 构成，则芯片容量为 256X 16bit21. 假

19、设某计算机的存储系统由Cache和主存组成，某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是（）。A. 5%B.9.5%C.50%D.95%【D】命中率=Cache命中的次数/所有访问次数，有了这个公式这道题就很容易计算出答案。 要注意的一点是仔细审题， 题中说的是缺失 50次，而不是命中 50次。仔细审题是做对题的 第一步22. 闪速存储器能提供高性能、低功耗、高可靠性以及A._ _瞬间启动 能力，因此作为B. _固态盘 用于便携式电脑中。23. 主存储器的性能指标主要是 A._存储容量 、B._ 存储时间 、存储周期和存储24. CPU能直接访

20、问A._cache和B._主存,但不能直接访问磁盘和光盘。25. 广泛使用的 A._SRAM_和 B._DRAM_都是半导体随机读写存储器， 前者的速度比后者快，但集成度不如后者高。 它们共同的缺点是 C._断电后不能保存信息 。26. 什么是闪速存储器？它有哪些特点？解：闪速存储器是高密度、非易失性的读 /写半导体存储器。从原理上看，它属于 ROM型存 储器，但是它又可随机改写信息；从功能上看，它又相当于RAM所以传统ROM与 RAM的定义和划分已失去意义。因而它是一种全新的存储器技术。闪速存储器的特点： (1)固有的非易失性， (2)廉价的高密度， (3)可直接执行， (4)固 态性能。2

21、7. 存储器容量为32字，字长64位，模块数m= 8,用交叉方式进行组织。存储周期T = 200ns, 数据总线宽度为64位，总线传输周期t = 50ns。问该存储器的带宽是多少？解：连续读出 m=8个字的信息量是：q = 64位X 8 = 512位-7连续读出8 个字所需的时间是：t = T +( m - 1 )t = 200 + 7 X 50 = 5.5 X 10 s-77交叉存储器的带宽是 ：W = q/t = 512/(5.5 X 10 s) 93 X 10 位/s28. 有一个1024KX 32位的存储器，由 128KX 8位的DRAM勾成。问：(1)总共需要多少 DRAM芯片(2)

22、 采用异步刷新，如果单元刷新间隔不超过8ms,则刷新信号周期是多少？解：(1) DRAM芯片容量为 128KX 8 位=128KB存储器容量为 1024KX 32 位 = 1024K X 4B =4096KB所需芯片数 4096KB - 128KB = 32片(2) 对于128KX 8位的DRAM片子，选择一行地址进行刷新，取刷新地址 A8 A0,则8ms内进行512个周期的刷新。按此周期数，512X 4096 = 128KB，对一行上的 4096个存储元同时进行刷新。采用异步刷新方式刷新信号的周期为8ms十512 = 15.6卩s29. 提高存储器速度可采用哪些措施,请说出至少五种措施。答：

23、采用cache ;采用高速器件；采用多体交叉存储器；采用双端口存储器；采 用相联存储器；加长存储器字长。30. 用16k X 8位的SRAM芯片构成64KX 16位的存储器，要求画出该存储器的组成逻辑框图。 答：存储器容量为 64KX 16位，其地址线为16位(A15 A0),数据线也是16位(5 D0)SRAM芯片容量为16KX 8位，其地址线为14位，数据线为8位，因此组成存储器时须 字位同时扩展。字扩展采用 2 : 4译码器，以16K为一个模块，共4个模块。位扩展采 用两片串接。&I4PISD8D7BOB神CSciCSCS14X8-1 1TI VJ VI辽Rq a #in1 fl

24、'=1q JCSclMXX 8地址垛图 C1.131. 用64K*1位的DRAM芯片构成256k*8位的存储器，假定芯片内部只有一个位平面。回大 如下问题：（1）计算所需芯片数（2） 采用异步刷新方式，如每单元刷新间隔不超过2ms,则刷新信号周期是多少？（3） 如采用集中刷新方式，存储器刷新一次需要用多少读/写周期？第四章指令系统1. 用于对某个存储器中操作数的寻址方式称为 寻址。A.直接B.间接C. 寄存器直接D.寄存器间接2. 程序控制类指令的功能 。A. 进行算术运算和逻辑运算B. 进行主存和CPU之间的数据传送C. 进行CPU和I/O设备之间的数据传送D. 改变程序执行的顺序3

25、. 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常需采用。A.堆栈寻址方式B 立即寻址方式C.隐含寻址方式D 间接寻址方式4. 指令系统中采用不同寻址方式的目的是（）。A. 提供扩展操作码的可能并降低指令译码难度B. 可缩短指令字长，扩大寻址空间，提高编程的灵活性C. 实现程序控制D. 三者都正确5. 某机器指令字长为16位，主存按字节编址，取指令时，每取一个字节 PC自动加1。当前指令地址为2000H,指令内容为相对寻址的无条件转移指令，指令中的形式地址为40耳那么取指令后及指令执行后 PC内容为（）。A. 2000H ， 2042HB. 2002H，2040H

26、C. 2002H，2042HD. 2000H，2040H6. 在指令的地址字段中，直接指出操作数本身的寻址方式，称为 。A.隐含寻址B.立即寻址 C.寄存器寻址D.直接寻址7. 下列关于RISC说法中，错误的是（）。A. RISC普遍采用微程序控制器B. RISC大多数指令在一个时钟周期内完成C. RISC的内部通用寄存器数量相对CISC多D. RISC的指令数、寻址方式和指令合适种类相对于CISC少8. 假设寄存器R中的数值为200,主存地址为200和300的地址单元中存放的内容分别为300和400, 9（）方式下访问到的操作数为200。A.直接寻址200B.寄存器间接寻址（R）C.存储器间

27、接寻址（200） D.寄存器寻址 R9. 指令格式是指令用A._二进制代码表示的结构形式,通常格式中由操作码字段和B._地址码字段组成。10. 条件转移、无条件转移、转子程序、返主程序、中断返回指令都属于A._程序控制 类指令，11.这类指令在指令格式中所表示的地址不是B._操作数 的地址，而是 C._下一条指令 的地址。RISC机器一定是 A._流水CPU但后者不一定是 RISC机器，奔腾机属于 B._CISC_机器。12. 堆栈是一种特殊的 A._数据_寻址方式，它采用B.先进后出原理。按构造不同，分为寄存器堆栈和C.存储器堆栈。13. 若机器字长36位，采用三地址格式访存指令，共完成54

28、种操作，操作数可在1K地址范围内寻找，画出该机器的指令格式。答：操作码需用6位，操作数地址码需用10位。格式如下6101010OPDD 2D 3OP:操作码6位D第一操作数地址，10位第二操作数地址，10位D3第三操作数地址，10位14. 用16k X 8位的SRAM芯片构成64KX 16位的存储器，要求画出该存储器的组成逻辑框图。 答：存储器容量为 64KX 16位，其地址线为16位（A15 A0）,数据线也是16位（氐一Db）SRAM芯片容量为16KX 8位，其地址线为14位，数据线为8位，因此组成存储器时须 字位同时扩展。字扩展采用 2 : 4译码器，以16K为一个模块，共4个模块。位扩

29、展采 用两片串接。1-一VBCPUAi j -如图 C1.115. 指令格式结构如下所示，试分析指令格式特点。1512 119 86 53 200P寻址方式寄存器寻址方式1寄存器f 源地址 X 目标地答：（1）0P字段指定16种操作 （2）单字长二地址指令（3）每个操作数可以指定 8种寻址方式（4）操作数可以是 RR型、RS型、SS型16. 若机器字长36位，采用三地址格式访存指令，共完成54种操作，操作数可在 1K地址范围内寻找，画出该机器的指令格式。答：操作码需用6位，操作数地址码需用 10位。格式如下61010100PDD 2D 30P:操作码6位D第一操作数地址，10位第二操作数地址，

30、10位D3第三操作数地址，10位第五章中央处理器1. 为了便于实现多级中断，保存现场信息最有效的方式是采用 。A.通用寄存器B.堆栈C.存储器D.外存2. 描述流水CPU基本概念中，正确表述的句子是 。A. 流水CPU是以空间并行性为原理构造的处理器B. 流水CPU- -定是 RISC机器C. 流水CPU定是多媒体CPUD. 流水CPU是一种非常经济而实用的时间并行技术3. 由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期通常用 来规定。A.主存中读取一个指令字的最短时间B 主存中读取一个数据字的最长时间C.主存中写入一个数据字的平均时间D 主存中取一个数据字的平

31、均时间4. 微程序控制器中，机器指令与微指令的关系是 。A. 每一条机器指令由一般微指令编成的微程序来解释执行B. 每一条机器指令由一条微指令来执行C. 一段机器指令组成的程序可由一条微指令来执行D. 条微指令由若干条机器指令组成5. 指令周期是指 。A. CPU从主存取出一条指令的时间B . CPU执行一条指令的时间C. CPU从主存取出一条指令加上执行这条指令的时间D .时钟周期时间6. 中断向量地址是 。A.子程序入口地址B中断服务例行程序入口地址C.中断服务例行程序入口地址的指示器D 中断返回地址7. CPU 主要包括 。A.控制器B.控制器、运算器、cacheC.运算器和主存D.控制

32、器、ALU和主存I. 下列寄存器中，汇编语言程序员可见的是（）A. 存储器地址寄存器（MAR）B. 程序计数器（PC）C. 存储区数据寄存器（MDR）D. 指令寄存器（IR）5. 在一条无条件跳转指令的指令周期内，PC的值被修改（）次A.1B.2C.3D.无法确定7. 以下关于计算机系统中的概念，正确的是（）。I .CPU中不包含地址译码器n .cpu中程序计数器中存放的是操作数地址川.CPU中决定指令执行顺序的是程序计数器w.在CPU中状态寄存器对用户是完全透明的A. I、川B.川、wc. n、川、 wD. I、川、 w8. 计算机工作的最小时间周期是（）。A. 时钟周期B. 指令周期C.

33、CPU周期D.工作脉冲9. 由于CPU内部操作速度较快，而CPU访问一次存储器的时间较长，因此机器周期通常由（）来确定。A.指令周期B.存取周期C.间址周期D.中断周期10. 计算机的执行速度与（）有关。A.主频B.主频、平均机器周期C.主频、平均机器周期和平均指令周期D.都不对II. 硬布线控制器与微程序控制器相比（） 。A. 硬布线控制器的时序系统比较简单B. 微程序控制器的时序系统比较简单C. 两者的时序系统复杂程度相同D. 可能是硬布线控制器的时序系统比较简单，也可能是微程序控制器的时序系统比较简单12微程序控制器中，控制部件向执行部件发出的某个控制信号称（）A微程序B. 微指令C.

34、微操作D. 微命令13. 下列描述流水 CPU基本概念正确的句子是（）。A. 流水CPU是以空间并行性为原理构造的处理器B. 流水CPU一 -定是 RISC机器C. 流水CPU一定是多媒体CPUD. 流水CPU是一种非常经济而实用的时间并行技术14. 某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间（忽略各功能段之间的 缓存时间）分别是 90ns、80ns、70ns和60ns ,则该计算机的CPU时钟周期至少是 （）。A. 90nsB.80nsC.70nsD.60ns15. 说明指令周期、机器周期、时钟周期之间的关系。答：指令周期是指取出并执行一条指令的时间，指令周期常常用若干个C

35、PU周期数来表示；CPC周期也称为机器周期；而一个CPC周期又包含若干个时钟周期（也称节拍脉冲或 T周期）。16. CPU结构如图所示，其中一个累加寄存器AC, 个状态条件寄存器和其它四个寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。（1）标明图中四个寄存器的名称。（2）简述指令从主存取到控制器的数据通路。（3）数据在运算器和主存之间进行存/取访问的数据通路。答：（1） a为数据缓冲寄存器 DR b为指令寄存器IR , c为主存地址寄存器 AR d为程序计 数器PC;（2）PCAR主存 t 缓冲寄存器 DR t 指令寄存器IR t 操作控制器（3） 存储器读： M t dr t

36、ALU t AC存储器写： AC t dr t M17. 举出三种中断向量产生的方法。答：（1 ）由编码电路直接产生；（2）由硬件产生一个“偏移量”再加上CPU某寄存器里存放的基地址；（3）向量地址转移法：由优先级编码电路产生对应的固定地址码，其地址中 存放的是转移指令通过转移指令可以转入设备各自的中断服务程序入口。18. 用时空图法证明流水 CPU比非流水CPU具有更高的吞吐率。解：S1sS3$（a）指令周期流程图 C4.1时空图法：假设指令周期包含四个子过程：取指令（IF ）、指令译码（ID）、执行运算（EX）、结果写回（WB,每个子过程称为过程段（S ）,这样，一个流水线由一系列串连的

37、过程段组成。在统一时钟信号控制下，数据从一个过程段流向相邻的过程段。图C4.1 （ b）表示非流水CPU的时空图。由于上一条指令的四个子过程全部执行完毕后 才能开始下一条指令，因此每隔4个单位时间才有一个输出结果，即一条指令执行结束。图C4.1 （ C）表示流水CPU的时空图。由于上一条指令与下一条指令的四个过程在时间 上可以重叠执行，因此，当流水线满载时，每一个单位时间就可以输出一个结果，即执行 一条指令。比较后发现：流水 CPU在八个单位时间中执行了 5条指令，而非流水 CPU仅执行2条 指令，因此流水 CPUM有更强大的数据吞吐能力。19. 指令和数据均存放在内存中，CPU如何从时间和空

38、间上区分它们是指令还是数据？答：从时间上讲，取指令时间发生在“取指周期” ，取数据事件发生在“执行周期” 。从空 间上讲，从内存读出指令流流向控制器(指令寄存器) ，从内存读出数据流流向运算器(通 用寄存器)。20. CPU响应中断应具备哪些条件？解：在CPU内部设置的中断屏蔽触发器必须是开放的。(2) 外设有中断请求时，中断请求触发器必须处于“1”状态，保持中断请求信号。(3) 外设(接口)中断允许触发器必须为“ 1 ”，这样才能把外设中断请求送至CPU。(4) 当上述二个条件具备时，CPU在现行指令结束的最后一个状态周期响应中断。答：四条件：(1 )有中断请求INTR ; (2 ) CPU

39、允许中断(IF=1 );(3 )无DMA 请求DMAR; ( 4 )一条指令执行结束。第六章 总线1. 同步控制是 A.只适用于CPU控制的方式C.由统一时序信号控制的方式B 只适用于外围设备控制的方式D .所有指令控制时间都相同的方式2. 异步控制常用于 作为其主要控制方式。A.在单总线结构计算机中访问主存与外围设备时C.组合逻辑控制的 CPU中D3. 从信息流的传送效率来看， 工作效率最低。A.三总线系统吞吐量最强B.单总线系统 CB .微型机的CPU控制中.微程序控制器中.双总线系统 D .多总线系统4. 系统总线中地址线的功能是A. 用于选择主存单元地址C. 用于选择外存地址5. 多总

40、线结构的计算机系统采用A.多口存储器BB. 用于选择进行信息传输的设备D. 用于指定主存和 I/O 设备接口电路的地址方法，对提高系统的吞吐率最有效。C. 交叉编址多模存储器D .高速缓冲存储器.提高主存的速度6. 在总线上，同一时刻() 。A. 只能有一个主设备控制总线传输操作B. 只能有一个从设备控制总线传输操作C. 只能有一个主设备和一个从设备控制总线传输操作D. 可能有多个主设备控制总线传输操作7. 系统总线是用来连接() 。A. 寄存器和运算器部件B. 运算器和控制器部件C.CPU主存和外部设备D.接口和外部设备8. 在某计算机系统中， 各个主设备得到总线使用权的机会基本相等， 则该

41、系统采用的总线判 优控制方式可能是() 。I.链路查询方式n .计数器定时查询方式川.独立请求方式A.只能I,其余都不可能b. n和川都有可能，i不可能C.只能n,其余都不可能d. i、n、川都有可能9. 下列选项中的英文缩写均为总线标准的是()A. PCI 、 CRT、 USB、 EISAB. ISA 、 CPI、 VESA、 EISAC. ISA 、 SCSI、 RAM、 MIPSD. ISA 、 EISA、 PCI、 PCI-Express10. 下列总线标准中是串行总线的是（）A.PCIB.USBC.EISAD.ISA11. 下列不属于计算机局部总线的是（）。A. VESA B. PC

42、IC. AGP D. ISA 系统总线12. 下列关于USB总线特征的描述中，错误的是（）A. 可实现外设的即插即用和热插拔B. 可通过级联方式连接多级外设C. 是一种通信总线，可连接不同外设D. 同时可传输2位数据，数据传输率高13. 为了解决多个 A._主设备同时竞争总线B._控制权必须具有C.总线仲裁_部件。14. 总线的一次信息传送过程大致分哪几个阶段？若采用同步定时协议，画出读数据的同步 时序图。答：分五个阶段：总线请求，总线仲裁，寻址（目的地址），信息传送，状态返回（或错误报告）。时序图：总线时钟 -TTdrurLm启动信号图 C3.315. 说明总线结构对计算机系统性能的影响。答

43、：（1）最大存储容量单总线系统中，最大内存容量必须小于由计算机字长所决定的可能的地址总线。双总线系统中，存储容量不会受到外围设备数量的影响（2）指令系统双总线系统，必须有专门的I/O指令系统单总线系统，访问内存和I/O使用相同指令（3）吞吐量总线数量越多，吞吐能力越大16. 某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个时钟周期，总线时钟频率为 33MHz求总线带宽是多少？解：设总线带宽用 Dr表示，总线时钟周期用 T=1/f表示，一个周期传送的数据量用D表示,根据总线带宽定义，有：6Dr = D/T = D X f = 4B X 33 X 10 /s = 132MB/

44、s17. 何谓“总线仲裁”？ 一般采用何种策略进行仲裁，简要说明它们的应用环境。 解：连接到总线上的功能模块有主动和被动两种形态。主方可以启动一个总线周期，而从 方只能响应主方的请求。每次总线操作，只能有一个主方占用总线控制权，但同一时间里可以有一个或多个从方。除CPU模块外，I/O功能模块也可以提出总线请求。为了解决多个主设备同时竞争总 线控制权，必须具有总线仲裁部件，以某种方式选择其中一个主设备作为总线的下一次主 方。一般来说，采用优先级或公平策略进行仲裁。在多处理器系统中对CPU模块的总线请求采用公平原则处理，而对I/O模块的总线请求采用优先级策略。18. 试画出三总线系统的结构图。答：三总线结构如下图所示:系统总线CPU内存总线一空<>内存图 C1.2I/O总线kirzI/O 接口I/O 接口IOP （通道）第七章输入/输出系统1. 在集中式总线仲裁中A.链式查询C.独立请求2. 周期挪用方式多用于A. DMAC.程序传送3. CRT的颜色数为