S3C2410及硬件系统结构设计

1、1嵌入式系统嵌入式系统第节：第节：S3C2410S3C2410及硬件系统结构设计及硬件系统结构设计2本节提要本节提要三种存储器及接口区别三种存储器及接口区别S3C2410AS3C2410A中断系统中断系统嵌入式系统的嵌入式系统的I/O接口设计接口设计3三种存储器及接口区别三种存储器及接口区别lSDRAM lNOR FLASH lNAND FLASH4NAND flash5K9F1208U0M-YCB0, K9F1208U0M-YIB0l64M x 8 Bit NAND Flash Memory6Nand flash7Nand flash8Nand flash9NAND FLASH 接口设计接口

2、设计l要求有专门的控制器要求有专门的控制器10NOR Flash （28F320J3(x8/x16)）接口）接口11SDRAM （HY57V561620）接口）接口12SDRAM HY57V641620HG13SDRAM14SDRAM15三种存储体的用途三种存储体的用途lNAND FLASHlNOR FLASHlSDRAMl哪种可以在其本身上运行程序？哪种可以在其本身上运行程序？l嵌入式系统的存储系统的硬件配置方案嵌入式系统的存储系统的硬件配置方案16存储系统配置存储系统配置l配置一：配置一：lSDRAMlNOR FLASHlNAND FLASHl配置二：配置二：lSDRAMlNOR FLAS

3、Hl配置三：配置三：lSDRAMlNAND FLASHl单片机（单片机（89S52)配置配置lNOR FLASHlSRAM(256B)17存储系统配置与启动方式存储系统配置与启动方式l从从NOR FLASH启动启动l从从NAND FLASH 启动启动18S3C2410的启动设置的启动设置NOR FLASH 启动启动NAND 启动启动19S3C2410A的NAND启动lRecently, a NOR flash memory gets high in price while an SDRAM and a NAND flash memory get moderate,motivating some

4、 users to execute the boot code on a NAND flashlIn order to support NAND flash bootloader, the S3C2410X is equipped with an internal SRAM buffer called Steppingstone. When booting, the first 4KBytes of the NAND flash memory will be loaded into Steppingstone and the boot code loaded intoSteppingstone

5、 will be executed. 20NAND运行模式运行模式21本节提要本节提要三种存储器及接口区别三种存储器及接口区别S3C2410AS3C2410A中断系统中断系统嵌入式系统的嵌入式系统的I/O接口设计接口设计22S3C2410 中断l多少个中断？lThe interrupt controller in the S3C2410X receives the request from 56 interrupt sources.l中断模式？lWhen receiving multiple interrupt requests from internal peripherals and ex

6、ternal interrupt request pins, the interrupt controller requests FIQ or IRQ interrupt of the ARM920T core after the arbitration procedure.l中断的管理及优先级？lThe arbitration procedure depends on the hardware priority logic and the result is written to the interrupt pending register, which helps users notify

7、 which interrupt is generated out of various interrupt sources.l如何关闭或打开FIQ or IRQ中断？232410中断中断24中断的优先级设置中断的优先级设置l If ARB_SEL bits are 00b, the priority order is REQ0, REQ1, REQ2, REQ3, REQ4, and REQ5.l If ARB_SEL bits are 01b, the priority order is REQ0, REQ2, REQ3, REQ4, REQ1, and REQ5.l If ARB_SEL

8、 bits are 10b, the priority order is REQ0, REQ3, REQ4, REQ1, REQ2, and REQ5.l If ARB_SEL bits are 11b, the priority order is REQ0, REQ4, REQ1, REQ2, REQ3, and REQ5.25中断的优先级设置中断的优先级设置26中断的管理中断的管理lSOURCE PENDING (SRCPND) REGISTERlINTERRUPT MODE (INTMOD) REGISTERlINTERRUPT MASK (INTMSK) REGISTER27异常向量表

9、 FIQ IRQ地地 址址异异 常常进入模式进入模式0 x0000,00000 x0000,0000复位复位管理模式管理模式0 x0000,00040 x0000,0004未定义指令未定义指令未定义模式未定义模式0 x0000,00080 x0000,0008软件中断软件中断管理模式管理模式0 x0000,000C0 x0000,000C中止（预取指令中止（预取指令）中止模式中止模式0 x0000,00100 x0000,0010中止（数据）中止（数据）中止模式中止模式0 x0000,00140 x0000,0014保留保留保留保留0 x0000,00180 x0000,0018IRQIRQI

10、RQIRQ0 x0000,001C0 x0000,001CFIQFIQFIQFIQ2856个中断向量表？个中断向量表？l个中断向量表？个中断向量表？l不是硬件设置的，不是硬件设置的，l软件设计，自己安排软件设计，自己安排29本节提要本节提要三种存储器及接口区别三种存储器及接口区别S3C2410AS3C2410A中断系统中断系统嵌入式系统的嵌入式系统的I/O接口设计接口设计30S3C2410AI/O口口lThe S3C2410X has 117 multi-functional input/output port pins. The ports are:l Port A (GPA): 23-ou

11、tput portl Port B (GPB): 11-input/output portl Port C (GPC): 16-input/output portl Port D (GPD): 16-input/output portl Port E (GPE): 16-input/output portl Port F (GPF): 8-input/output portl Port G (GPG): 16-input/output portl Port H (GPH): 11-input/output port31I/O接口设计 I/OI/O接口电路也简称接口电路。它是主机和外围设备之接口

12、电路也简称接口电路。它是主机和外围设备之间交换信息的连接部件（电路）。它在主机和外围设备间交换信息的连接部件（电路）。它在主机和外围设备之间的信息交换中起着桥梁和纽带作用。之间的信息交换中起着桥梁和纽带作用。设置接口电路的必要性：设置接口电路的必要性：a)a)解决解决CPUCPU和外围设备之间的时序配合和通信联络问题。和外围设备之间的时序配合和通信联络问题。b)b)解决解决CPUCPU和外围设备之间的数据格式转换和匹配问题。和外围设备之间的数据格式转换和匹配问题。c)c)解决解决CPUCPU的负载能力和外围设备端口选择问题。的负载能力和外围设备端口选择问题。32I/O接口的编址方式端口映射1

13、1）I/OI/O接口独立编址接口独立编址端口映端口映射方式射方式l这种编址方式是将存储器地址这种编址方式是将存储器地址空间和空间和I/OI/O接口地址空间分开接口地址空间分开设置，互不影响。设有专门的设置，互不影响。设有专门的输入指令（输入指令（ININ）和输出指令（）和输出指令（OUTOUT）来完成）来完成I/OI/O操作。操作。I/O设备10X00000XFFFFI/O设备2I/O地址空间0X0000系统地址空间0XFFFF主要优点：主要优点：内存地址空间与内存地址空间与I/OI/O接口地址空间分开，互不影响，译码电接口地址空间分开，互不影响，译码电路较简单，并设有专门的路较简单，并设有专

14、门的I/OI/O指令，所以编程序易于区分，且执行时间指令，所以编程序易于区分，且执行时间短，快速性好。短，快速性好。缺点：缺点：只用只用I/OI/O指令访问指令访问I/OI/O端口，功能有限且要采用专用端口，功能有限且要采用专用I/OI/O周期和专周期和专用用I/OI/O控制线，使微处理器复杂化。控制线，使微处理器复杂化。33I/O接口的编址方式内存映射1 1）2 2）I/OI/O接口与存储器统一编址方式接口与存储器统一编址方式内存映射内存映射l这种编址方式不区分存储器地址空间和这种编址方式不区分存储器地址空间和I/OI/O接口地址空间，把所有的接口地址空间，把所有的I/OI/O接口的接口的端

15、口都当作是存储器的一个单元对待，端口都当作是存储器的一个单元对待，每个接口芯片都安排一个或几个与存储每个接口芯片都安排一个或几个与存储器统一编号的地址号。也不设专门的输器统一编号的地址号。也不设专门的输入入/ /输出指令，所有传送和访问存储器的输出指令，所有传送和访问存储器的指令都可用来对指令都可用来对I/OI/O接口操作。接口操作。I/O设备10X00000XFFFFI/O设备2保留I/O地址空间I/O设备硬件系统地址空间应用使用地址空间应用使用地址空间主要优点：主要优点：访问内存的指令都可用于访问内存的指令都可用于I/OI/O操作，数据处理功能强；同时操作，数据处理功能强；同时I/OI/O

16、接口可与存储器部分共用译码和控制电路。接口可与存储器部分共用译码和控制电路。缺点：缺点：一是一是I/OI/O接口要占用存储器地址空间的一部分；二是因不用专门接口要占用存储器地址空间的一部分；二是因不用专门的的I/OI/O指令，程序中较难区分指令，程序中较难区分I/OI/O操作。操作。 34 通讯接口通讯接口35l串行通讯接口设计串行通讯接口设计UART简介： 通用异步收发器UART(即Universal Asynchronous Receiver and Transmitter)是用硬件实现异步串行通信的通信接口电路。UART异步串行通信接口是嵌入式系统最常用的接口，可用来与上位机或其它外部设

17、备进行数据通信。S3C2410微控制器均具有3个UART。 36l串行通讯接口设计串行通讯接口设计UART： 是通用异步串行通信接口的总称，UART允许在串行链路上进行全双工的通信，输出/输入的电平为TTL电平。一般来说，全双工UART定义了一个串行发送引脚(TXD)和一个串行接收引脚(RXD)，可以在同一时刻发送和接收数据。 RS232： 是美国电子工业协会(EIA)制定的串行通讯标准，又称RS-232-C 。RS232是一个全双工的通讯标准，它可以同时进行数据接收和发送的工作。485总线 37串行通讯接口设计串行通讯接口设计38lI2C总线接口总线接口 I2C BUS（Inter IC B

18、US）是Philips推出的芯片间串行传输总线，它以2根连线实现了完善的全双工同步数据传送，可以极方便地构成多机系统和外围器件扩展系统。I2C总线采用了器件地址的硬件设置方法，通过软件寻址完全避免了器件的片选线寻址方法，从而使硬件系统具有最简单而灵活的扩展方法。微控制器ALCD驱动器ADC 静态RAMEEPROM门阵列器件微控制器BSDASCL39lI2C总线接口总线接口发送器：本次传输中发送数据到总线的器件；接收器：本次传输中从总线接收数据的器件；主机：初始化发送、产生时钟信号和终止发送的器件，它可以是发送器或接收器。主机通常是微控制器；从机：被主机寻址的器件，可以是发送器或接收器。微控制器

19、ALCD驱动器ADC 静态RAMEEPROM门阵列器件微控制器BSDASCL名词解释名词解释40lI2C总线接口总线接口总线信号总线信号数据的有效位起始信号和停止信号数据线，保持稳定，数据有效允许数据变化SDASCKSP起始信号停止信号SDASCK起始信号通常由主机发出，它作为一次传输的开始。在起始信号后总线被认为处于忙的状态停止信号作为一次传送的结束，在该信号之后，总线被认为再次处于空闲状态。4142lSPI总线接口总线接口 SPI（Serial Peripheral Interface串行外设接口）总线系统是一种同步串行外设接口，允许MCU与各种外围设备以串行方式进行通信、数据交换。外围设

20、备包FLASH、RAM、A/D转换器、网络控制器、MCU等。SPI系统可直接与各个厂家生产的多种标准外围器件直接接口，一般使用4条线：串行时钟线SCK、主机输入/从机输出数据线MISO、主机输出/从机输入数据线MOSI和低电平有效的从机选择线SSEL。43lSPI总线接口总线接口SCK串行时钟，用于同步SPI接口间数据传输的时钟信号。该时钟总是由主机驱动并且从机接收；SSEL从机选择，SPI从机选择信号是一个低有效信号，用于指示被选择参与数据传输的从机。每个从机都有各自特定的从机选择输入信号。在数据处理之前，SSEL必须为低电平并在整个处理过程中保持低电平。如果在数据传输中SSEL信号变为高电平，传输中止；MISO主入从出，该信号是一个单向的信号，它将数据从从机传输到主机。当器件为从机时，串行数据从该端口输出；当器