第八章常用组合逻辑器件及其应用.

1、第八章第八章常用组合逻辑器件及其应用常用组合逻辑器件及其应用8.1 8.1 编码器编码器 n n 位二进制代码有位二进制代码有 2 2n n 种组合，可以表示种组合，可以表示 2 2n n 个信息。个信息。要表示要表示N个信息所需的二进制代码应满足个信息所需的二进制代码应满足 2n N8.1.1 8.1.1 二进制编码器二进制编码器将输入信号编成二进制代码的电路。将输入信号编成二进制代码的电路。即用即用n位二进制代码表示位二进制代码表示N个信号的电路。个信号的电路。1.1.分析要求并确定二进制代码的位数：分析要求并确定二进制代码的位数： 输入有输入有8个信号，个信号，即即 N=8，根据，根据

2、2n N 的的关关 系，即系，即 n=3，即输出为三位二进制代码。，即输出为三位二进制代码。例：例：解：解：2 2 列编码表：列编码表：0 0 01 0 0I0I1I2I3I5I6I输入输入输输 出出Y2 Y1 Y0 3. 3.写出逻辑式并转换成写出逻辑式并转换成“与非与非”式式0 0 01 0 0I0I1I2I3I5I6I输入输入输输 出出Y2 Y1 Y0Y0 = I1+ I3+ I5+ I7= I1 + I3+ I5 + I7 = I1 I3 I5 I7.Y1 = I2+I3+I6+I7= I2 + I3 + I6+ I7 = I2 I3 I6 I7. . .Y2 = I4 + I5 +

3、I6 +I7 = I4 I5 I6 I7.= I4+ I5+ I6+ I70 0 01 0 0I0I1I2I3I5I6I输入输入输输 出出Y2 Y1 Y0 4. 4. 画出逻辑图画出逻辑图10000000111I7I6I5I4I3I1I2Y2Y1Y0Y0 = I1 I3 I5 I7. 列编码表：列编码表：四位二进制代码四位二进制代码可以表示十六种可以表示十六种不同的状态，其不同的状态，其中任何十种状态中任何十种状态都可以表示都可以表示09十个数码，十个数码，最常用的是最常用的是8421码。码。8.1.2 8.1.2 二二十进制编码器十进制编码器将十进制数将十进制数 09 编成编成二进制代码的电

4、路二进制代码的电路8421BCD码编码表码编码表Y1Y2Y00 (I0)(I1)(I2)(I3)(I4)(I5)(I6)(I7)(I8)(I9)Y300011101000011110001101100000000111写出逻辑式并化成写出逻辑式并化成 “ “与非与非”关系关系98983.IIIIY 01357913579YIIIIIIIIII24567YIIII4567IIII12367YIIII2367IIIIY1Y2Y00 (I0)(I1)(I2)(I3)(I4)(I5)(I6)(I7)(I8)(I9)Y300011101000011110001101100000000111十键十键842

5、1码编码器的逻辑图码编码器的逻辑图 +5V&Y3&Y2&Y1&Y0I0I1I2I3I4I5I6I7I8I91K 10S001S12S23S34S45S56S67S78S89S9当有当有两个或两个以上两个或两个以上的信号同时输入编码电路，的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。电路只能对其中一个优先级别高的信号进行编码。即允许几个信号同时有效，但电路只对其中即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。别低的信号不予理睬。8.1.3 8.1.3 优先编码器优先编码器74LS14

6、7 编码器功能表（编码器功能表（ 优先级别最优先级别最高）高）8421反码反码9I8.2 8.2 译码器译码器8.2.18.2.1 二进制译码器二进制译码器状状 态态 表表 8.2.1.1. 8.2.1.1. 三位二进制译码器（输出高电平有效）三位二进制译码器（输出高电平有效）输输 入入A B CY0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 0 1 0 0 0 0 0 0 00 0 1 0 1 0 0 0 0 0 00 1 0 0 0 1 0 0 0 0 00 1 1 0 0 0 1 0 0 0 01 0 0 0 0 0 0 1 0 0 01 0 1 0 0 0 0 0 1 0 01

7、1 0 0 0 0 0 0 0 1 01 1 1 0 0 0 0 0 0 0 1输输 出出ABCYCABYCBAYCBAYBCAYCBAYCBAYCBAY76543210逻辑图逻辑图CBA111&Y0Y1Y2Y3Y4Y5Y6Y70 1 11 0 010000000AABBCC8.2.1.2 8.2.1.2 集成译码器集成译码器( (以以74LS13874LS138为例为例) )74LS138A0A1S1A2S2S3Y2Y3Y6Y7Y5Y4Y1Y0输入端输入端输出端输出端使能端使能端231SS S高电平有效；、 低电平有效。输出低电平有效。8.2.1.3 8.2.1.3 用译码器实现逻辑函数用译

8、码器实现逻辑函数 CACBBAFACCBBAF21ABCCBACBACBAF1ABCCBACBACBA例：用译码器和简单门电路实现下面逻辑函数例：用译码器和简单门电路实现下面逻辑函数 解：将函数用最小项表示，并转换。解：将函数用最小项表示，并转换。 ABCCBACBACBA1457Y Y Y Y11457FY Y Y Y201267FYY YYY同理：74LS138A0A1S1A2S2S3Y2Y3Y6Y7Y5Y4Y1Y0CAB1F1&F2&注意输入端及注意输入端及控制端的接法控制端的接法 输入是输入是BCD码；输出是与输入的码；输出是与输入的BCD码对应的十进码对应的十进制数。制数。（参考教材

9、（参考教材P141 74LS42P141 74LS42译码器的管脚及功能表）译码器的管脚及功能表）8.2.2 8.2.2 二二- -十进制译码器十进制译码器是将二进制代码译成十进制数字的逻辑电路是将二进制代码译成十进制数字的逻辑电路8.2.3 8.2.3 显示译码器显示译码器在数字电路中，常常需要在数字电路中，常常需要把运算结果用十进把运算结果用十进制制 数显示出来，数显示出来，这就要用这就要用显示译码器显示译码器。二二 十十进进制制代代码码译译码码器器驱驱动动器器显显示示器器gfedcba 8.2.3.1 8.2.3.1 数码显示器数码显示器 由七段发光二极管构成由七段发光二极管构成例：例：

10、 共阴极接法共阴极接法a b c d e f g 0 1 1 0 0 0 01 1 0 1 1 0 1低低电电平平时时发发光光高高电电平平时时发发光光共阳极接法共阳极接法abcgdefdgfecbagfedcba共阴极接法共阴极接法abcdefg8.2.3.2 8.2.3.2 七段译码显示器七段译码显示器Q3 Q2Q1Q0agfedcb译译码码器器二二 十十进进制制代代码码100101111117个个4位位七段显示译码器功能表七段显示译码器功能表gfedcbaQ3 Q2 Q1 Q0a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 00 0 0 1 0 1 1 0 0 0

11、0 10 0 1 0 1 1 0 1 1 0 1 20 0 1 1 1 1 1 1 0 0 1 30 1 0 0 0 1 1 0 0 1 1 40 1 0 1 1 0 1 1 0 1 1 50 1 1 0 1 0 1 1 1 1 1 60 1 1 1 1 1 1 0 0 0 0 71 0 0 0 1 1 1 1 1 1 1 81 0 0 1 1 1 1 1 0 1 1 9输输 入入输输 出出显示显示数码数码七段译码器七段译码器( (输出输出低电平有效低电平有效) )和和共阳极共阳极数码管的连接图数码管的连接图BS204A0A1A2A3 74LS247+5V来来自自计计数数器器5107abcde

12、fgRBI BI LT 74LS24774LS247型译码器的型译码器的 外引线排列图外引线排列图（输出低电平有效）（输出低电平有效）A11A22LT3BI4RBI5A36A07GND8911101213141516+UCCabcdefg74LS24774LS24774LS247功能说明参考教材功能说明参考教材P143P1438.3 8.3 加法器加法器0 0 0 0 11+10不考虑低位不考虑低位来的进位来的进位半加器实现半加器实现要考虑低位要考虑低位来的进位来的进位全加器实现全加器实现1010108.3.1 8.3.1 半加器半加器半加：实现两个一位二进制数相加，不考虑半加：实现两个一位二

13、进制数相加，不考虑来自低位的进位。来自低位的进位。AB两个输入两个输入表示两个同位相加的数表示两个同位相加的数两个输出两个输出SC表示半加和表示半加和表示向高位的进位表示向高位的进位半加器：半加器：半加器逻辑状态表半加器逻辑状态表逻辑表达式逻辑表达式BABABAS逻辑图逻辑图ABSCABC A B S C0 0 0 00 1 1 01 0 1 01 1 0 18.3.2 8.3.2 全加器全加器输入输入Ai表示两个同位相加的数表示两个同位相加的数BiCi-1表示低位来的进位表示低位来的进位输出输出表示本位和表示本位和表示向高位的进位表示向高位的进位CiSi全加：实现两个一位二进制数相加，且考虑

14、全加：实现两个一位二进制数相加，且考虑来自低位的进位。来自低位的进位。全加器：全加器：AiBiCi-1SiCi 8.3.3 8.3.3 多位加法器多位加法器C0CICOCICOCICOCICOB0A0A3A2A1B3B2B1C1C2C3S0S1S2S3实现两个实现两个4 4位数位数A3A2A1A0和B3B2B1B0相加相加8.4 8.4 数据选择器数据选择器从多路从多路数据中选择其中所需要的数据中选择其中所需要的一路一路数据输出。数据输出。例：例：四选一数据选择器四选一数据选择器输输入入数数据据输出数据输出数据使能端使能端D0D1D2D3YSA1A0 控制信号控制信号（地址输入）（地址输入）8

15、.4.1 8.4.1 数据选择器的功能数据选择器的功能4 4选选1 1选择器的逻辑图选择器的逻辑图301201101001DAADAADAADAAY逻辑式：功能表功能表A1A0Y00D001D110D211D3 地址地址输入端输入端Y&1D0D1D2D3A111A01&11&1YD0D1D2D3A0A1S100000074LS153型型4选选1数据选择器数据选择器画出使能端画出使能端1&11&1YD0D1D2D3A0A1S01“与与”门打开，门打开，选择器工作。选择器工作。由控制端决由控制端决定选择哪一定选择哪一路数据输出。路数据输出。0011选中选中D0000由逻辑图写出逻辑表达式由逻辑图写

16、出逻辑表达式SAADSAADSAADSAADY013012011010 74LS153功能表功能表使能使能选选 通通输出输出SA0A1Y10000001100110D3D2D1D0 正常工作。正常工作。时时禁止选择；禁止选择；时时,S,Y,S00111 1S A11D31D21D11D01Y地地74LS153(双双4选选1)2D32D22D12D02YA02SUCC15 14 13 12 11 10 916132456788.4.2 8.4.2 集成数据选择器集成数据选择器74LS15174LS151（低电平有效）（低电平有效）选通选通选选 择择输出输出GA0A2Y100000D3D2D1D0

17、A10D40D50D60D7000101 000011100110101111D0 D1 D2 D3 D4 D5 D6 D774LS151YA2A1A0G逻辑符号逻辑符号16选选1数据选择器数据选择器(1)1A2A1A0A0A1A2(2)1YD7D6D1D0D15D14D9D8.D15D14. D9D8.D0D1.D6D7SSABCSY1Y3用用2片片74LS151型型8选选1数据选择器构成具有数据选择器构成具有16选选1功能的数据选择器功能的数据选择器1S0 ,;第 一 片 工 作1S1 ,;第二片工作例例: :ABCABCABCABCABCBCAABCABCABCABC0123567400

18、010111mmmmmmmm 用用74LS151型型8 8选选1 1数据选择器实现逻辑函数式数据选择器实现逻辑函数式 Y=AB+BC+CA解：将逻辑函数式用最小项表示解：将逻辑函数式用最小项表示()()()YAB CCBC AACA BB3567mmmm7012601250124012301220121012001215174DAAADAAADAAADAAADAAADAAADAAADAAAYLS有：对1670543210000111mmmmYmmmm ABCABCABCABC当当A2、A1、A0分别接分别接A、B、C时0123456774LS151YA B C DA B C DA B C DA B C DA B C DA B C DA B C DA B C D有：又：当