第3章存储器及存储系统(详细版)

1、第三章 主存储器及其组织3.1 3.1 存储器概述存储器概述3.2 3.2 主存储器主存储器 3.3 3.3 半导体存储器芯片半导体存储器芯片3.4 3.4 主存储器组织主存储器组织3.5 3.5 存储保护和校验技术存储保护和校验技术 3 31 1 存储器概述存储器概述 计算机之所以能够脱离人的干预而高速、自动地计算机之所以能够脱离人的干预而高速、自动地工作，其中一个必要条件是在计算机中具有一个容量工作，其中一个必要条件是在计算机中具有一个容量足够大的存储器，程序和程序所用的数据都事先存放足够大的存储器，程序和程序所用的数据都事先存放在存储器中，由在存储器中，由CPUCPU自动地从存储器中取出

2、指令并使自动地从存储器中取出指令并使之得到执行。之得到执行。 存储器对计算机系统的技术、组织、性能和价存储器对计算机系统的技术、组织、性能和价格等方面都有很大的影响。由于目前计算机部件技术格等方面都有很大的影响。由于目前计算机部件技术发展的速度不太均衡，处理器的发展速度太快，还没发展的速度不太均衡，处理器的发展速度太快，还没有很完善的满足系统需要的存储技术。有很完善的满足系统需要的存储技术。一一、存储器分类存储器分类 1 1、按存储介质分类按存储介质分类（1 1）半导体存储器）半导体存储器 特点：集成度高、容量较大、体积小、速度快、功特点：集成度高、容量较大、体积小、速度快、功耗耗 低、价格便

3、宜、维护简单低、价格便宜、维护简单，但断电会丢失但断电会丢失。 又分两类：双极性存储器（又分两类：双极性存储器（TTLTTL型和型和ECLECL型）和金属型）和金属氧化物半导体存储器（氧化物半导体存储器（MOSMOS）（分为静态）（分为静态MOSMOS存储器和存储器和动态动态MOSMOS存储器）存储器）。 （2 2）磁表面存储器磁表面存储器 特点：容量与体积大且不易丢失特点：容量与体积大且不易丢失、速度慢速度慢，有，有磁盘存磁盘存储器、磁带存储器等储器、磁带存储器等。（3 3）激光存储器激光存储器 特点：集上述两种优点特点：集上述两种优点。 又分三种：只读型光盘（又分三种：只读型光盘（CD-R

4、OMCD-ROM）、只写一次型光）、只写一次型光盘（盘（WORMWORM）和磁光盘（）和磁光盘（MODMOD）。 2 2、按存取方式分类按存取方式分类 （1 1）随机存储器（）随机存储器（RAMRAM） 在存储器中在存储器中，任何存储单元的内容都能随机存任何存储单元的内容都能随机存取，且存取时间与存储单元的物理位置无关。取，且存取时间与存储单元的物理位置无关。 主要用于：高速缓冲存储器和主存储器。存放主要用于：高速缓冲存储器和主存储器。存放各种输入各种输入/ /输出的程序、数据、中间结果以及与外界输出的程序、数据、中间结果以及与外界交换的信息。交换的信息。 （2 2）串行访问存储器（）串行访问

5、存储器（SASSAS） 在存储器中在存储器中，按某种顺序来存取，也就是存取按某种顺序来存取，也就是存取时间与存储单元的物理位置有关时间与存储单元的物理位置有关。又分为顺序存取存又分为顺序存取存储器（储器（SAMSAM）和直接存取存储器（）和直接存取存储器（DAMDAM） 主要用于：外部存储器。主要用于：外部存储器。 （3 3）只读存储器（只读存储器（ROMROM） 读写的状态条件不同，内容预先写入，存放固读写的状态条件不同，内容预先写入，存放固定不变的信息。定不变的信息。又分为掩模又分为掩模ROMROM（MROMMROM）、可编程）、可编程ROMROM（PROMPROM）、可擦除可编程）、可擦

6、除可编程ROMROM（EPROMEPROM和和E E2 2PROMPROM）。 主要用于：主要用于：微程序控制器、微程序控制器、BIOSBIOS等等。 3 3、按信息的可保存性分类、按信息的可保存性分类 （1 1）非永久记忆的存储器非永久记忆的存储器 断电后信息即消失的存储器（主存中的断电后信息即消失的存储器（主存中的RAMRAM）。 （2 2）永久记忆性存储器永久记忆性存储器 断电后仍能保存信息的存储器（辅存，断电后仍能保存信息的存储器（辅存，ROMROM）。 另外还有破坏性读出与非破坏性读出之分。另外还有破坏性读出与非破坏性读出之分。4 4、按存储器在计算机系统中的作用分类、按存储器在计算

7、机系统中的作用分类 （1 1）高速缓冲存储器）高速缓冲存储器 用来存放正在执行的程序段和数据。它的存取用来存放正在执行的程序段和数据。它的存取速度可以与速度可以与CPUCPU相匹配，但容量较小相匹配，但容量较小、价格较高。价格较高。 （2 2）主存储器）主存储器 用来存放计算机运行期间所需要的程序和数据，用来存放计算机运行期间所需要的程序和数据，CPUCPU可直接随机地进行读可直接随机地进行读/ /写访问。写访问。 （3 3）辅助存储器）辅助存储器 用来存放当前暂不参与运行的程序和数据以及用来存放当前暂不参与运行的程序和数据以及一些需要永久性保存的信息。辅存设在主机外部，一些需要永久性保存的信

8、息。辅存设在主机外部，CPUCPU不能直接访问它。辅存中的信息必须通过专门的不能直接访问它。辅存中的信息必须通过专门的程序调入主存后，程序调入主存后，CPUCPU才能使用。才能使用。 （4 4）控制存储器控制存储器存储器分类综述存储器分类综述二二、存储器的分级管理存储器的分级管理 存储器有三个主要特征：速度、容量和价位，存储器有三个主要特征：速度、容量和价位，而对存储器的要求是速度快、容量大、位价低。而对存储器的要求是速度快、容量大、位价低。 一般说来是：速度越快、位价就越高，容量越一般说来是：速度越快、位价就越高，容量越大、位价就越低，容量越大、速度必越低；也就是说，大、位价就越低，容量越大

9、、速度必越低；也就是说，对存储器的要求与各类存储器各具的特点是不统一的。对存储器的要求与各类存储器各具的特点是不统一的。 为解决这一矛盾，则采用层次结构的组织形式为解决这一矛盾，则采用层次结构的组织形式将各类存储器连接在一起，以发挥各自的特点。将各类存储器连接在一起，以发挥各自的特点。1 1、什么是、什么是存储系统存储系统 两个或两个以上速度、容量和价格各不相同的存储器两个或两个以上速度、容量和价格各不相同的存储器用硬件或软件或硬件与软件相结合的方法有机地连接用硬件或软件或硬件与软件相结合的方法有机地连接起来的一个集合，其对应用程序员是一个透明的存储起来的一个集合，其对应用程序员是一个透明的存

10、储器，并具有速度高、容量大、价格低的特性，该存储器，并具有速度高、容量大、价格低的特性，该存储器集合就称为存储系统。器集合就称为存储系统。 存储器与存储系统是两个完全不同的概念。存储器与存储系统是两个完全不同的概念。 从外部看：存储周期从外部看：存储周期T TMINMIN（T1T1、T2T2、TnTn）；存储容量）；存储容量S SMAXMAX（S1S1、S2S2、SnSn）；每位价格）；每位价格C CMINMIN（C1C1、C2C2、CnCn）。）。 M1（T1，S1，C1）M2（T2，S2，C2）Mn（Tn，Sn，Cn）CPU2 2、存储器层次结构实现的基础、存储器层次结构实现的基础 程序对

11、存储空间访问有所谓程序访问局部性的程序对存储空间访问有所谓程序访问局部性的特点特点，包括时间局部性和空间局部性两方面包括时间局部性和空间局部性两方面。一是时间局部性，它是指程序在最近的未来要一是时间局部性，它是指程序在最近的未来要用到信息很可能是现在正在使用的信息。用到信息很可能是现在正在使用的信息。 二是空间局的部性，它是指程序在最近的未来二是空间局的部性，它是指程序在最近的未来要到的信息与现在正在使用的信息很可能在程序空间要到的信息与现在正在使用的信息很可能在程序空间上是相邻或相近的。上是相邻或相近的。3 3、存储器的层次结构、存储器的层次结构 通常采用三级存储器结构通常采用三级存储器结构

12、：高速缓冲存储器、高速缓冲存储器、主存储器和辅助存储器，主存储器和辅助存储器，通常意义的存储器是指主存通常意义的存储器是指主存储器。储器。 CPUCPU能直接访问存储器（高速缓冲存储器、主存能直接访问存储器（高速缓冲存储器、主存储器）称为内存储器（内存），不能直接访问称为外储器）称为内存储器（内存），不能直接访问称为外存储器（外存）存储器（外存）。 形成了两个不同层次的存储管理系统：高速缓形成了两个不同层次的存储管理系统：高速缓冲存储系统、虚拟存储系统。但在管理上有不少相同冲存储系统、虚拟存储系统。但在管理上有不少相同之处。之处。 三级存储结构关系图三级存储结构关系图 主机主机高速缓冲高速缓冲

13、存储器存储器CacheCache 寄寄存存器器组组CPUCPU主主存存外外存存4 4存储层次组织的基本操作存储层次组织的基本操作 存储层次间的数据信息的交换存储层次间的数据信息的交换 存储层次间的地址变换存储层次间的地址变换 存储空间的替换存储空间的替换 存储层次间的数据信息一致性的维护存储层次间的数据信息一致性的维护 三、高速缓冲存储器三、高速缓冲存储器1 1高速缓冲存储器的功能高速缓冲存储器的功能 高速缓冲存储器（高速缓冲存储器（CacheCache）简称快存，介于）简称快存，介于CPUCPU与主存之间的小容量存储器，可以看作为主存的缓与主存之间的小容量存储器，可以看作为主存的缓冲存储器冲

14、存储器，通常采用由高速的双极型半导体存储器通常采用由高速的双极型半导体存储器或或SRAMSRAM实现实现。 快存是为了解决快存是为了解决CPUCPU和主存之间速度匹配问题而和主存之间速度匹配问题而设置的。它与主存间的关系设置的。它与主存间的关系，全部由硬件实现，即全部由硬件实现，即对系统程序员来说是透明的。对系统程序员来说是透明的。2 2高速缓冲存储器的基本原理高速缓冲存储器的基本原理 增加快存的目的就是在所有的存储器访问中，增加快存的目的就是在所有的存储器访问中，由快存满足由快存满足CPUCPU需要的部分应占很高的比例，即快存需要的部分应占很高的比例，即快存的命中率应接近的命中率应接近1 1

15、。？相连存储器表快存M1LRU管理逻辑主 存数据总线 地址总线 块号 块内地址主存Cache地址映像变换机构 块号 块内地址Cache替换策略已装不进还可装进Cache主存多字宽来自处理机 主存地址不命中命中访主存装入Cache主存地址访主存替换Cache高速缓冲存储器（Cache）单字宽单字宽Cache地址 处理机 直接数据通路四、虚拟存储器四、虚拟存储器 1 1什么是虚拟存储器什么是虚拟存储器 虚拟存储器是建立在主存与辅存物理结构基础虚拟存储器是建立在主存与辅存物理结构基础之上，由附加硬件装置以及操作系统存储管理软件之上，由附加硬件装置以及操作系统存储管理软件组成的一种存储体系。组成的一种

16、存储体系。 虚拟存储器把主存和辅存的地址空间统一编址，虚拟存储器把主存和辅存的地址空间统一编址，形成一个宠大的存储空间。程序运行时，附加的辅形成一个宠大的存储空间。程序运行时，附加的辅助硬件机构和存储管理软件会把辅助的程序一块块助硬件机构和存储管理软件会把辅助的程序一块块自动调入主存。因实质上自动调入主存。因实质上CPUCPU只能执行调入主存的程只能执行调入主存的程序，所以这样的存储体系称为序，所以这样的存储体系称为“虚拟存储器虚拟存储器”。2 2虚拟址和实地址虚拟址和实地址 虚拟存储器的辅存部分能让用户像主存一样使虚拟存储器的辅存部分能让用户像主存一样使用，用户编程时使用的地址允许涉及到辅存

17、的空间用，用户编程时使用的地址允许涉及到辅存的空间范围，这种地址称为范围，这种地址称为“虚地址虚地址”（即虚拟地址）或（即虚拟地址）或“逻辑地址逻辑地址”，虚拟址对应的存储空间称为，虚拟址对应的存储空间称为“虚拟虚拟空间空间”，或，或“逻辑空间逻辑空间”，而实际的主存储器单元，而实际的主存储器单元的地址则称为的地址则称为“实地址实地址”（即主存地址）或（即主存地址）或“物理物理地址地址”，实地址对应的是，实地址对应的是“主存空间主存空间”，也称物理，也称物理空间，显然，虚地址范围要比实地址来得多。空间，显然，虚地址范围要比实地址来得多。3 3虚拟存储器的基本原理虚拟存储器的基本原理 虚拟存储器

18、的用户程序以虚地址编址并存放在虚拟存储器的用户程序以虚地址编址并存放在辅存里。程序运行时辅存里。程序运行时CPUCPU以虚地址访问主存，由辅助以虚地址访问主存，由辅助硬件找出虚地址和物理地址的对应关系，判断这个硬件找出虚地址和物理地址的对应关系，判断这个虚地址指示的存储单元内容是否已装入主存，如果虚地址指示的存储单元内容是否已装入主存，如果在主存，在主存，CPUCPU就直接执行已在主存的程序；如果不在就直接执行已在主存的程序；如果不在主存，则要将辅存内容往主存调度，这种调度同样主存，则要将辅存内容往主存调度，这种调度同样以程序块为单位进行。以程序块为单位进行。 虚拟存储器在程序执行中其各程序块

19、在主存和虚拟存储器在程序执行中其各程序块在主存和辅存之间可进行自动调度和地址变换，主存与辅存辅存之间可进行自动调度和地址变换，主存与辅存形成了一个统一的有机体，对于用户是透明的。形成了一个统一的有机体，对于用户是透明的。一、主存储器的技术指标一、主存储器的技术指标 存放一个机器字的存储单元，称为存放一个机器字的存储单元，称为字存储单元字存储单元，相应的单元地址叫相应的单元地址叫字地址字地址，若计算机中可编址最小，若计算机中可编址最小单元为字，称该计算机为按字编址的计算机单元为字，称该计算机为按字编址的计算机。存放一个字节的单元，称为存放一个字节的单元，称为字节存储单元字节存储单元，相，相应的单

20、元地址叫应的单元地址叫字节地址字节地址，若计算机中可编址最小，若计算机中可编址最小单元为字节，称该计算机为按字节编址的计算机。单元为字节，称该计算机为按字节编址的计算机。3 32 2 主存储器主存储器1 1、存储容量、存储容量 存储容量是指主存储器能存放二进制代码的总存储容量是指主存储器能存放二进制代码的总数，数，通常用字节（通常用字节（B B，1B=8b1B=8b）表示。有）表示。有： 存储容量存储容量= =存储单元个数存储单元个数存储单元字长（存储单元字长（BITBIT） 当采用字节数来表示存储容量时，单位有当采用字节数来表示存储容量时，单位有KBKB、MBMB、GBGB、TBTB等。其中

21、关系为：等。其中关系为： 1TB=21TB=21010GB=2GB=22020MB=2MB=23030KB=2KB=24040B B。1K1K（千）（千）=1024=1024，1M1M（兆）（兆）=1024K=1024K，1G1G（吉）（吉）=1024M=1024M1T1T（太）（太）=1024G=1024G， 2 2、存取速度、存取速度 存储速度是可由存取时间、存取周期和存取器存储速度是可由存取时间、存取周期和存取器带宽三个指标来表示，它取决了存储介质的物理特带宽三个指标来表示，它取决了存储介质的物理特性和访问机构的类型。性和访问机构的类型。 存储器的访问时间（存取时间，用存储器的访问时间（

22、存取时间，用T TA A表示，多表示，多数在数在nsns级）：从存储器接收到读（或写）命令到从级）：从存储器接收到读（或写）命令到从存储器读出（写入）信息所需的时间。存储器读出（写入）信息所需的时间。 存取周期（用存取周期（用T TM M表示）：存储器作连续访问操表示）：存储器作连续访问操作过程中完成一次完整存取操作所需的全部时间。作过程中完成一次完整存取操作所需的全部时间。也是指连续启动两次独立的存储器操作所需间隔的也是指连续启动两次独立的存储器操作所需间隔的最小时间。最小时间。T TM MTTA A带宽是指单位时间存储器存取信息数据的最大带宽是指单位时间存储器存取信息数据的最大数量。数量。

23、 主存储器的主要几项技术指标主存储器的主要几项技术指标指标指标 含义含义 表现表现 单位单位 存储容存储容量量在一个存储器中可以容在一个存储器中可以容纳的存储单元总数纳的存储单元总数 存储空间的存储空间的大小大小 字数，字字数，字节数节数 存取时存取时间间启动到完成一次存储器启动到完成一次存储器操作所经历的时间操作所经历的时间主存的速度主存的速度 存储周存储周期期连续启动两次操作所需连续启动两次操作所需间隔的最小时间间隔的最小时间 主存的速度主存的速度 存储器存储器带宽带宽单位时间里存储器所存单位时间里存储器所存取的信息量。取的信息量。数据传输速数据传输速率技术指标率技术指标位位/ /秒，秒，

24、字节字节/ /秒秒 地址译码驱动器 地址 MAR 控制线路 读写电路 R/W (CPU) m 位 m 位 (MDR) 2n n 位 存储体 二、主存储器的基本结构二、主存储器的基本结构 主存储器由存储体加上一些外围电路构成。外围电主存储器由存储体加上一些外围电路构成。外围电路包括地址译码驱动器、读写电路和控制逻辑等。路包括地址译码驱动器、读写电路和控制逻辑等。 地址译码电路接收从地址译码电路接收从CPUCPU送来的地址信号，经过送来的地址信号，经过译码驱动等后，形成地址选择信号，选中一个存储译码驱动等后，形成地址选择信号，选中一个存储单元。地址译码有单译码和双译码之分单元。地址译码有单译码和双

25、译码之分。 读写电路用来完成对选中存储单元的读与写，读写电路用来完成对选中存储单元的读与写，且在读出时要对信号进行放大，读写的数据都要通且在读出时要对信号进行放大，读写的数据都要通过数据寄存器（过数据寄存器（MDRMDR） 控制逻辑用来接收从控制逻辑用来接收从CPUCPU送来的读送来的读/ /写控制信号写控制信号后，产生存储内部的控制信号，在时间上匹配译码后，产生存储内部的控制信号，在时间上匹配译码电路与读写电路。电路与读写电路。 存储体是存储器的主体，用来存储信息的二进存储体是存储器的主体，用来存储信息的二进制代码。存储体有字结构和位结构之分制代码。存储体有字结构和位结构之分。 现代计算机的

26、读写电路、译码电路和存储体都现代计算机的读写电路、译码电路和存储体都集成在半导芯片上，而集成在半导芯片上，而MDRMDR、MARMAR在在CPUCPU芯片内。芯片内。 三、主存储器的基本操作三、主存储器的基本操作 主存储器用来存储主存储器用来存储CPUCPU在一定时间内要使用的指令在一定时间内要使用的指令与数据，主存储器的基本操作（又称为访问）就是对与数据，主存储器的基本操作（又称为访问）就是对存储体进行读与写，并且读写的主体是存储体进行读与写，并且读写的主体是CPUCPU。 CPUCPU与主存储器的连接是总线支持的，连接的基与主存储器的连接是总线支持的，连接的基本形式如图所示，且总线包括数据

27、总线、地址总线和本形式如图所示，且总线包括数据总线、地址总线和控制总线，控制总线，CPUCPU通过通过MARMAR、MDRMDR两个寄存器与主存进行两个寄存器与主存进行数据传递。数据传递。CPUMARMDR主存容量主存容量2K字字字长字长n位位MEM地址总线地址总线K位位数据总线数据总线n位位ReadWriteMAC控制总线控制总线读过程：读过程：CPUCPU发出指定存储器地址（通过发出指定存储器地址（通过MARMAR到总线），到总线），并发出并发出ReadRead有效，之后等待主存储器的应答信号（有效，之后等待主存储器的应答信号（MACMAC控制线，若为控制线，若为1 1，表示主存储器已将数

28、据送入数据总，表示主存储器已将数据送入数据总线），数据到达线），数据到达MDRMDR，完成一次读操作。，完成一次读操作。写过程：写过程：CPUCPU发出指定存储器地址（通过发出指定存储器地址（通过MARMAR到总线），到总线），并将数据送到总线（通过并将数据送到总线（通过MDRMDR到总线），同时使到总线），同时使WriteWrite有效，之后等待主存储器的应答信号（有效，之后等待主存储器的应答信号（MACMAC控制线）；控制线）；主存储器从数据总线接收到信息并按地址总线指定的主存储器从数据总线接收到信息并按地址总线指定的地址存储地址存储，然后经过然后经过MACMAC控制线发回存储器操作完成信

29、控制线发回存储器操作完成信号号，完成一次写操作。完成一次写操作。 四四、地址译码地址译码及其基本方式及其基本方式 地址译码是指对来自地址译码是指对来自CPUCPU的地址编码信号进行译码，的地址编码信号进行译码，转换成某一存储单元的选择信号（一般为高电位），转换成某一存储单元的选择信号（一般为高电位），以使该单元的信息与外总线相连。完成这一功能的器以使该单元的信息与外总线相连。完成这一功能的器件称为地址译码器。地址译码有单译码与多译码两种件称为地址译码器。地址译码有单译码与多译码两种方式。方式。单译码方式是指单译码方式是指存储器芯片内存储器芯片内只用一个地址译码只用一个地址译码器对地址编码信号进

30、行译码，形成一个字选信号（又器对地址编码信号进行译码，形成一个字选信号（又称字选线），而字选信号可选择某个字（某存储单元）称字选线），而字选信号可选择某个字（某存储单元）的所有位。例如，地址线为的所有位。例如，地址线为n=4n=4，经地址译码器可译，经地址译码器可译出出2 24 4=16=16个状态，对应个状态，对应1616个存储单元地址。显然，单译个存储单元地址。显然，单译码方式仅适合于码方式仅适合于小容量字结构的存储体小容量字结构的存储体，当容量很大，当容量很大时，时，译码输出译码输出线及对应的驱动电路就要很多。线及对应的驱动电路就要很多。译译码码器器A A5 5A A4 4A A3 3A

31、 A2 2A A1 1A A0 063630 01 1存储单元存储单元6464个单元个单元单译码单译码64个存储单元需要64根译码输出线及64个驱动电路 双译码方式双译码方式是指用是指用X X向与向与Y Y向两个地址译码器对地址向两个地址译码器对地址编码信号进行译码，形成两个选择信号来选择某个字（编码信号进行译码，形成两个选择信号来选择某个字（某存储单元）的所有位。若每一个地址译码的输入端有某存储单元）的所有位。若每一个地址译码的输入端有n/2n/2个，可译出个，可译出2 2n/2n/2个状态，那么两个译码器交叉译码，个状态，那么两个译码器交叉译码，共可译出共可译出2 2n/2n/22 2n/

32、2n/2=2=2n n个状态，而输出线只有个状态，而输出线只有2 22 2n/2n/2根根。显然，显然，双双译码方式适合于译码方式适合于小容量位结构的存储体，小容量位结构的存储体，当当容量很大时，可节省大量的译码输出线及对应的驱动电容量很大时，可节省大量的译码输出线及对应的驱动电路就要很多路就要很多。行行译译码码A A2 2A A1 1A A0 07 71 10 0列译码列译码A A3 3A A4 4A A5 50 01 17 76464个单元个单元双译码双译码64个存储单元仅需要16根译码输出线及16个驱动电路.X X地地址址译译码码0,00,01,01,063,063,00,10,11,1

33、1,163,163,10,630,631,631,6363,6363,63Y Y地址译码地址译码I/OI/O控制控制双地址译码存储结构双地址译码存储结构X X0 0X X1 1X X6363.y y0 0y y1 1.y y6363.3.3.1 3.3.1 静态静态MOSMOS存储器存储器(SRAM)(SRAM)3.3.2 3.3.2 动态动态MOSMOS存储器存储器(DRAM)(DRAM)3.3.3 3.3.3 半导体只读存储器半导体只读存储器工艺工艺双极型双极型MOSMOS型型速度很快、功耗大、容量小速度很快、功耗大、容量小功耗小、容量大功耗小、容量大静态静态MOSMOS动态动态MOSMO

34、S存储信存储信息原理息原理静态存储器静态存储器SRAMSRAM动态存储器动态存储器DRAMDRAM（双极型、静态（双极型、静态MOSMOS型）：型）： 依靠双稳态电路内部交叉反馈的机制存依靠双稳态电路内部交叉反馈的机制存储信息。储信息。（动态（动态MOSMOS型）：型）： 依靠电容存储电荷的原理存储信息。依靠电容存储电荷的原理存储信息。功耗较大功耗较大, ,速度快速度快, ,作作CacheCache。功耗较小功耗较小, ,容量大容量大, ,速度较快速度较快, ,作主存作主存。（静态（静态MOSMOS除外）除外）MOS管的静态特性管的静态特性 MOS管作为开关元件，同样是工作在截止或导通两种状态

35、。由于MOS管是电压控制元件，所以主要由栅源电压uGS决定其工作状态。 图3.8(a)为由NMOS增强型管构成的开关电路。 图图3.8NMOS管构成的开关电路及其等效电路管构成的开关电路及其等效电路工作特性如下工作特性如下： uGS开启电压开启电压UT：MOS管工作在截止区，漏源电流iDS基本为0，输出电压uDSUDD，MOS管处于“断开”状态，其等效电路如图3.8(b)所示。 uGS开启电压开启电压UT：MOS管工作在导通区，漏源电流iDS=UDD/(RD+rDS)。其中，rDS为MOS管导通时的漏源电阻。输出电压UDS=UDDrDS/(RD+rDS),如果rDSRD，则uDS0V，MOS管

36、处于接通状态 S S源极源极D D漏极漏极G G栅极栅极VCCT3T4T5T6BT1T2ADDT7T8接接 Y 地址译码线地址译码线(I/O)(I/O)X 地址地址译码线译码线一、静态一、静态MOSMOS存储器（存储器（SRAMSRAM） 1 1存储元存储元 存储一位二进制数的六管静态存储一位二进制数的六管静态MOSMOS存储存储元电路元电路。T T1 1、T T2 2为工为工作管，使得作管，使得A A、B B点点的电位互补。的电位互补。T T3 3、T T4 4为负为负载管，起限流电阻载管，起限流电阻作用。作用。T T5 5、T T6 6为控为控制管，由它们实现制管，由它们实现按地址选择存储

37、单按地址选择存储单元。元。T7T7、T8T8为开为开门管，同一列上的门管，同一列上的存储元共用。存储元共用。由由T5T5、T6T6、 T7T7、T8T8实现按地址实现按地址选择存储单元。选择存储单元。 VCCT3T4T5T6BT1T2ADDT7T8接接 Y 地址译码线地址译码线(I/O)(I/O)X 地址地址译码线译码线一、静态一、静态MOSMOS存储器（存储器（SRAMSRAM） 1 1存储元存储元 存储一位二进制数的六管静态存储一位二进制数的六管静态MOSMOS存储存储元电路元电路。读操作读操作：读时，通读时，通过地址若过地址若选中选中某存某存储元，则该储元，则该存储元存储元的的T5T5、

38、T6T6、T7T7、T8T8四管均导通，于是四管均导通，于是A A点、点、B B点与位线点与位线D D、 相连，存储元的信相连，存储元的信息被送到息被送到I/OI/O线和线和 线上，线上，I/OI/O线线与与 线各连接着一个差线各连接着一个差动读出放大器，从动读出放大器，从它们的电流方向，它们的电流方向，可以判断所存信息可以判断所存信息是是“1”1”和和“0”0”；也可以只有一个输也可以只有一个输出端连接到外部，出端连接到外部，则从其有无电流通则从其有无电流通过，判断出所存的过，判断出所存的是是“1”1”还是还是“0”0”。 OI/DOI/VCCT3T4T5T6BT1T2ADDT7T8接接 Y

39、 地址译码线地址译码线(I/O)(I/O)X 地址地址译码线译码线一、静态一、静态MOSMOS存储器（存储器（SRAMSRAM） 1 1存储元存储元 存储一位二进制数的六管静态存储一位二进制数的六管静态MOSMOS存储存储元电路元电路。写操作写操作：如果写入如果写入“1”1”，则在，则在I/OI/O线线上输入高电位，而上输入高电位，而在在 线上输入低线上输入低电位，并电位，并通过地址通过地址开通开通T5T5、T6T6、T7T7、T8T8四个四个MOSMOS管，把管，把高、低电位分别加高、低电位分别加入入A A点和点和B B点上，从点上，从而使而使T1T1管截止管截止、T2T2管导通。当输入信管

40、导通。当输入信号及地址选择信号号及地址选择信号消失后，消失后，T5T5、T6T6、T7T7、T8T8管都截止，管都截止，T1T1和和T2T2管就保持被管就保持被强迫写入的状态不强迫写入的状态不变，从而将变，从而将“1”1”写入到存储元，各写入到存储元，各种干扰信号不会影种干扰信号不会影响响T1T1和和T2T2管管。写写“0”0”同上原理一同上原理一样。样。OI /2. 2. 存储器芯片的逻辑结构存储器芯片的逻辑结构 1 1646464=409664=4096存储矩阵存储矩阵驱驱动动器器X X译译码码器器地地址址反反相相器器. . . . . . . . . .I/OI/O电路电路Y Y译码电路

41、译码电路地址反相器地址反相器 输出驱动器输出驱动器控制电路控制电路输出输出输入输入A A6 6A A7 7A A1111读读/ /写写片选片选1 164641 16464A A0 0A A1 1A A5 5 存储矩阵存储矩阵 存储体是存储元的集合存储体是存储元的集合，即存储体是由一定数量，即存储体是由一定数量的存储元组成的存储元组成。在存储器芯片中。在存储器芯片中，存储元是以阵列的，存储元是以阵列的方式排列方式排列，如如40964096个存储单元排成个存储单元排成6464* *6464的矩阵。的矩阵。 由由X X选择线（行选择线）和选择线（行选择线）和Y Y选择线（列选择线）选择线（列选择线）

42、来选择对应的单元，一个单元所包含的二进制位数取来选择对应的单元，一个单元所包含的二进制位数取决于每根决于每根Y Y选择线所连接（选中）的列数。选中一列，选择线所连接（选中）的列数。选中一列，则每个单元为则每个单元为1 1位；选中二列，则每个单元为位；选中二列，则每个单元为2 2位；位； 44 阵列构成的161位存储体Y译码X译码X1X0Y1Y0DDI/O电路存储体地址译码器44 阵列构成的82位存储体I/O电路Y译码X译码X1X0Y0D1D1存储体地址译码器D2D2X1X044 阵列构成的44位存储体X译码D3I/O电路D2D1D0 地址译码器地址译码器 地址译码器把用二进制表示的地址转换为译

43、码输地址译码器把用二进制表示的地址转换为译码输出线上的高电位，以便驱动相应的读写电路。出线上的高电位，以便驱动相应的读写电路。 驱动器驱动器 一条一条X X方向的选择线要控制在其上的各个存储单元方向的选择线要控制在其上的各个存储单元的字选线，负载较大，要在译码器输出后加驱动器。的字选线，负载较大，要在译码器输出后加驱动器。 I/O I/O电路电路 它处于数据总线和被选用的单元之间，用以建立它处于数据总线和被选用的单元之间，用以建立被选中单元与存储体外建立连接，并具有放大信息的被选中单元与存储体外建立连接，并具有放大信息的作用。作用。 控制电路控制电路 根据根据CPUCPU给出的读写命令信号和片

44、选信号，控制被给出的读写命令信号和片选信号，控制被选中存储单元的读写。选中存储单元的读写。&CSR/WI/ODD片选和读写控制电路片选和读写控制电路片选控制片选控制 将一定将一定数量的芯片数量的芯片按一定方式按一定方式连接成一个连接成一个完整的存储完整的存储器；芯片外器；芯片外的地址译码的地址译码器产生片选器产生片选控制信号，控制信号，选中要访问选中要访问的存储字所的存储字所在的芯片。在的芯片。 另外另外，读写是分时读写是分时的，输入与的，输入与输出三态门输出三态门是互锁的。是互锁的。 3 3存储器芯片实例存储器芯片实例 Intel 2114Intel 2114静态静态MOSMOS芯片逻辑结构

45、如图所示，该芯芯片逻辑结构如图所示，该芯片是一个片是一个1K1K4 4位的静态位的静态RAMRAM，片上共有，片上共有40964096个六管存储个六管存储元电路，排成元电路，排成64646464的矩阵，有地址总线的矩阵，有地址总线1010根（根（A A0 0A A9 9），其中六根（），其中六根（A A3 3A A8 8）用于行译码，产生）用于行译码，产生6464根行选根行选择线，四根用于列译码，产生择线，四根用于列译码，产生64/464/4条选择线，即条选择线，即1616条列条列选择线，每条线同时接矩阵的选择线，每条线同时接矩阵的4 4列。列。 列列 I/O 电路电路 列选择缓冲列选择缓冲

46、输入数输入数 据控制据控制 行行 选选 择择 6464 存储矩阵存储矩阵 A3 A4 A5 A6 A7 A8 GND VCC A0 A1 A2 A9 I/O1 I/O2 I/O3 I/O4 & & CS WE 地址端：地址端：21142114（1K1K4 4）1 19 910101818A6 A5 A4 A3 A0 A1 A2 CS GNDA6 A5 A4 A3 A0 A1 A2 CS GNDVccVcc A7 A8 A9 D0 D1 D2 D3 WE A7 A8 A9 D0 D1 D2 D3 WEA9A9A0A0（入）（入）数据端：数据端： D3D3D0D0（入（入/ /出）出）控制端：控制

47、端：片选片选CSCS= 0 = 0 选中芯片选中芯片= 1 = 1 未选中芯片未选中芯片写使能写使能WEWE= 0 = 0 写写= 1 = 1 读读电源、地电源、地SRAMSRAM芯片芯片21142114（1 1K K4 4位位）外特性：外特性：tOHA地址改变后数据的维持时间地址改变后数据的维持时间 参数参数名称名称tmin/nstmax/ns说明说明tRC读周期时间读周期时间450 存取周期存取周期TmtA读出时间读出时间 450存取时间存取时间TatCO片选有效到数据输出延迟片选有效到数据输出延迟 120 tCX片选有效到输出有效片选有效到输出有效20 tOTD断开片选到输出变为三态断开

48、片选到输出变为三态0100 50CSCS地址地址 t tCXCXt tOHAOHAt tCOCOt tRCRCt tA At tOTDOTDD DOUTOUT读周期读周期 t tRCRC 地址有效地址有效 下一次地址有效下一次地址有效读时间读时间 t tA A 地址有效地址有效数据稳定数据稳定 t tCOCO 片选有效片选有效数据稳定数据稳定t tOTDOTD 片选失效片选失效输出高阻输出高阻t tOHAOHA 地址失效后的地址失效后的数据维持时间数据维持时间 4 4、存储器的读、存储器的读/ /写操写操作作tWCtDHtDTWCS地址地址tAWtWRDINWEtWtDWDOUT写操作写操作时

49、序时序写周期写周期 t tWCWC 地址有效地址有效下一次地址有效下一次地址有效写时间写时间 t tW W 写命令写命令 WE WE 的有效时间的有效时间t tAWAW 地址有效地址有效片选有效的滞后时间片选有效的滞后时间t tWRWR 片选失效片选失效下一次地址有效下一次地址有效t tDWDW 数据稳定数据稳定 WE WE 失效失效t tDHDH WE WE 失效后的数据维持时间失效后的数据维持时间参数参数名称名称t tminmin/ns/nst tmaxmax/ns/ns说明说明t tWCWC写周期时间写周期时间450450t tW W写数时间写数时间200200t tWRWR写恢复时间写

50、恢复时间0 0t tDTWDTW写信号有效到输出变为三态写信号有效到输出变为三态0 0100t tDWDW数据有效时间数据有效时间200200t tDHDH写信号无效后数据保持时间写信号无效后数据保持时间0 0 4 4、存储器的读、存储器的读/ /写操作写操作 结合上面结合上面Inter 2114, Inter 2114, 对读对读/ /写操作的时序进行分析写操作的时序进行分析。 1 1）读操作）读操作时序时序CSCS地址地址 t tCXCXt tOHAOHAt tCOCOt tRCRCt tA At tOTDOTDD DOUTOUT读周期读周期 t tRCRC 地址有效地址有效 下一次地址有

51、效下一次地址有效, ,最小最小450ns450ns读时间读时间 t tA A 地址有效地址有效数据稳定数据稳定 t tCOCO 片选有效片选有效数据稳定数据稳定t tOTDOTD 片选失效片选失效输出高阻输出高阻t tOHAOHA 地址失效后的地址失效后的 数据维持时间数据维持时间ACSDOUT地址有效地址有效地址失效地址失效片选失效片选失效数据有效数据有效数据稳定数据稳定高阻高阻 静态静态 RAM 读读 时序时序 tAtCOtOHAtOTDtRC片选有效片选有效读周期读周期 t tRCRC 地址有效地址有效 下一次地址有效下一次地址有效读时间读时间 t tA A 地址有效地址有效数据稳定数据

52、稳定 t tCOCO 片选有效片选有效数据稳定数据稳定t tOTDOTD 片选失效片选失效输出高阻输出高阻t tOHAOHA 地址失效后的地址失效后的数据维持时间数据维持时间ACSWEDOUTDIN 静态静态 RAM (2114) 写写 时序时序 tWCtWtAWtDWtDHtWR写周期写周期 t tWCWC 地址有效地址有效下一次地址有下一次地址有效效写时间写时间 t tW W 写命令写命令 WEWE 的有效时间的有效时间t tAWAW 地址有效地址有效片选有效的滞后时间片选有效的滞后时间t tWRWR 片选失效片选失效下一次地址有效下一次地址有效t tDWDW 数据稳定数据稳定 WE WE

53、 失效失效t tDHDH WE WE 失效后的数据维持时间失效后的数据维持时间【例【例1 1】 下图是下图是SRAMSRAM的写入时序图。其中的写入时序图。其中R/WR/W是读是读/ /写写命令控制线，当命令控制线，当R/WR/W线为低电平时，存储器按给定地线为低电平时，存储器按给定地址把数据线上的数据写入存储器。请指出下图写入址把数据线上的数据写入存储器。请指出下图写入时序中的错误，并画出正确的写入时序图。时序中的错误，并画出正确的写入时序图。【解】写入存储器的时序信号必须同步。通常，当【解】写入存储器的时序信号必须同步。通常，当R/WR/W线加负线加负脉冲时，地址线和数据线的电平必须是稳定

54、的。当脉冲时，地址线和数据线的电平必须是稳定的。当R/WR/W线线达到低电平时，数据立即被存储。达到低电平时，数据立即被存储。 因此，当因此，当R/WR/W线处于低线处于低电平时，如果数据线改变了数值，那么存储器将存储新的电平时，如果数据线改变了数值，那么存储器将存储新的数据数据。同样，当。同样，当R/WR/W线处于低电平时地址线如果发生了线处于低电平时地址线如果发生了变化那么同样数据将存储到新的地址变化那么同样数据将存储到新的地址或或。正确的写入。正确的写入时序图见下图。时序图见下图。二、动态二、动态MOSMOS存储器存储器(DRAM)(DRAM) 1.1.四管存储元四管存储元 在六管静态存

55、储元电路中，信息暂存于在六管静态存储元电路中，信息暂存于T T1 1、T T2 2管的管的栅极，这是因为管子总是存在着一定的电容。负载管栅极，这是因为管子总是存在着一定的电容。负载管T T3 3、T T4 4是为了给这些存储电荷补充电荷用的。是为了给这些存储电荷补充电荷用的。 由于由于MOSMOS的栅极电阻很高，故泄漏电流很小，在一的栅极电阻很高，故泄漏电流很小，在一定的时间内这些信息电荷可以维持。为了减少管子以提定的时间内这些信息电荷可以维持。为了减少管子以提高集成度，把负载管高集成度，把负载管T T3 3、T T4 4去掉，这样变成了四管的动去掉，这样变成了四管的动态存储电路。态存储电路。

56、 特别地，由于去掉了负载管特别地，由于去掉了负载管T T3 3、T T4 4，使得读出时信，使得读出时信息流出后无法得到补偿，即读出是破坏性读出，因此便息流出后无法得到补偿，即读出是破坏性读出，因此便在每一列增加了两个预充管在每一列增加了两个预充管T9T9、T10T10 。读操作读操作: :先给出预充信号，使先给出预充信号，使T9T9、T10T10管导通，位线管导通，位线D D和和D D上的电容都达到电源电压。字选择线使上的电容都达到电源电压。字选择线使T5T5、T6T6管管导通时，存储的信息通过导通时，存储的信息通过A A、B B端向位线输出，在端向位线输出，在T7T7、T8T8导通时，存储

57、的信息流到存储体外。导通时，存储的信息流到存储体外。 T5 T6 B T1 T2 A D T7 T8 位位 选选 择择 线线 (Y ) (I/O ) (I/O ) 字字 选选 择择 线线 (X ) D CD CD T10 预预 先先 ED T9 预预 先先 写操作写操作: :与与SRAMSRAM类同。当类同。当T5T5、T6T6截止时，靠截止时，靠T1T1、T2T2管管栅极电容的存储作用，在一定时间内栅极电容的存储作用，在一定时间内( (如如2ms)2ms)可保留可保留所写入的信息。所写入的信息。 T5 T6 B T1 T2 A D T7 T8 位位 选选 择择 线线 (Y ) (I/O )

58、(I/O ) 字字 选选 择择 线线 (X ) D CD CD T10 预预 先先 ED T9 预预 先先 刷新操作刷新操作: :为防止存储的信息因电荷泄漏而丢失，需为防止存储的信息因电荷泄漏而丢失，需要外界按一定时间间隔给栅极进行充电，补足栅极的要外界按一定时间间隔给栅极进行充电，补足栅极的信息电荷。刷新过程与读过程类同，仅在于刷新时信息电荷。刷新过程与读过程类同，仅在于刷新时T7T7、T8T8是截止的是截止的，即即刷新是按行操作的刷新是按行操作的。 T5 T6 B T1 T2 A D T7 T8 位位 选选 择择 线线 (Y ) (I/O ) (I/O ) 字字 选选 择择 线线 (X )

59、 D CD CD T10 预预 先先 ED T9 预预 先先 四管的动态存储电路和六管静态存储元电路的区别： 写操作：写操作：I/O与与I/O加相反的电平，当加相反的电平，当T5、T6截截止时，靠止时，靠T1、T2管栅极电容的存储作用，在管栅极电容的存储作用，在一定时间内一定时间内(如如2ms)可保留所写入的信息。可保留所写入的信息。 读操作：先给出预充信号，使读操作：先给出预充信号，使T9、T10管导通，管导通，位线位线D和和D上的电容都达到电源电压。字选择上的电容都达到电源电压。字选择线使线使T5、T6管导通时，存储的信息通过管导通时，存储的信息通过A、B端向位线输出。端向位线输出。 刷新

60、操作：为防止存储的信息电荷泄漏而丢失刷新操作：为防止存储的信息电荷泄漏而丢失信息，由外界按一定规律不断给栅极进行充电，信息，由外界按一定规律不断给栅极进行充电，补足栅极的信息电荷。补足栅极的信息电荷。 2.2.单管存储元单管存储元 单管动态存储元电路由一个管子单管动态存储元电路由一个管子T1T1和一个电容和一个电容C C构构成。为使集成度高，电容成。为使集成度高，电容C C必须很小。必须很小。 写入时，字选择线为写入时，字选择线为“1”1”，T1T1管导通，写入信息管导通，写入信息由位线由位线( (数据线数据线) )存入电容存入电容C C中。中。 读出时，字选择线为读出时，字选择线为“1”1”