数电加法计数器课设无效态000001

1、目录1.课程设计的目的与作用11.1设计目的及要求11.2设计作用12.设计任务13.三位二进制加法计数器(无效态:000，001)13.1设计总体框图和状态图13.2设计过程11.选择触发器12.求时钟方程23.JK触发器的特征方程24. 列卡诺图25. 求状态方程36.求驱动方程37.检查能否自启动38. 逻辑电路图43.3仿真结果分析44.串行序列检测器(检测序列：0001)84.1设计总体框图和状态图84.2设计过程91.选择触发器92.卡诺图93. 输出方程104.状态方程105.驱动方程116.逻辑电路图114.3仿真结果分析115.基于74163芯片仿真设计140进制加法器并显示

2、计数过程145.1 74LS163引脚说明和状态表145.2设计过程145.3仿真结果156.设计总结197. 参考文献19I1.课程设计的目的与作用1.1设计目的及要求1.了解同步计数器工作原理和逻辑功能。2.了解和掌握同步时序电路的基本设计方法。3.了解序列检测器的工作原理及设计方法了解同步计数器及加法器的工作原理。4.掌握计数器电路的分析，设计方法及应用，掌握各芯片进制的加法器的分析，设计方法及应用。1.2设计作用通过电路实验箱及multisim仿真软件的使用，可以使我们对计数器、串行检测器以及74LS163有更深的理解，并且学会分析仿真结果，与理论结果作比较。2.设计任务1. 三位二进

3、制加法计数器（无效态：000,001）2. 串行序列检测器（检测序列0001）3. 基于74LS163芯片仿真设计140进制加法计数器3.三位二进制加法计数器(无效态:000，001)3.1设计总体框图和状态图1.设计的总体框图 三位二进制同步 加法计数器 输入脉冲cp输出信号2.状态图010011100101110111/0/0/0/0/0/13.2设计过程1.选择触发器 选用3个时钟下降沿触发的边沿JK触发器。2.求时钟方程由于要构成同步计数器，显然各个触发器的时钟信号都应使用输入计数脉冲CP，即： =3.JK触发器的特征方程=J·+4. 列卡诺图 Q1nQ0n Q2n 00 0

4、1 11 10××××××100011101110010111 0 1 三位二进制加法计数器次态卡诺图 Q1nQ0n××101101 Q2n 00 01 11 10 0 1 Q2n+1 的卡诺图 Q1nQ0n Q2n 00 01 11 10××010111 卡诺图 Q1nQ0n Q2n 00 01 11 10××011001 0 1卡诺图5. 求状态方程 = +· =·+· Q0n+1 =6.求驱动方程 = = = = = =7.检查能否自启动0

5、00 101001 100所以能自启动8. 逻辑电路图 三位二进制加法计数器（无效态：000,001)3.3仿真结果分析三位二进制加法器，无效状态为000,001.电路的有效状态为010,011,100,101,110,111.初始状态为010，当达到111状态时进位端进1，即输出为1 ，其他输出均为0，通过灯的亮灭显示状态转换图。（1） 010状态（2） 011状态 （3）100状态（4）101状态 （5）110状态 （6）111状态 三位二进制（无效态：000,001）仿真图4.串行序列检测器(检测序列：0001)4.1设计总体框图和状态图1.设计的总体框图串行数据检测电路串行输入数据X

6、串行输出信号Y 2.状态图 原始状态图 0/0 0/0 1/0 1/0 1/0 1/0状态转换表 输入现态次态输出0S0S001S0S000S1S201S1S000S2S301S2S000S3S101S3S410S4S101S4S00由上表可以得出S0与S4等效，把S0和S4合并，且用S0表示得到最简状态图 1/1 1/0 1/0 1/0 0/0因状态数M=4，应取n=3进行状态编码，取S0=00，S1=01，S2=11，S3=10画编码后的状态图 1/1 1/0 1/0 1/0 0/0 4.2设计过程1.选择触发器选用两个CP下降沿触发的边沿JK触发器采用同步方案，即取CP0=CP1=CP2

7、.卡诺图 Q1nQ0n X 00 01 11 10 00000001 0 1Y的卡诺图 Q1nQ0n X 00 01 11 100111100100000000 0 1次态的卡诺图 01100000 Q1nQ0n X 00 01 11 10 0 1Q1的卡诺图 Q1nQ0n 11010000 Q2n 00 01 11 10 0 1Q0的卡诺图3. 输出方程 由Y的卡诺图可得: 4.状态方程 5.驱动方程 6.逻辑电路图串行序列检测器（检测序列0001)4.3仿真结果分析开始时应用SD和RD引脚置0,J1开关置1，然后输入X信号,当连续输入0001时输出为1,即接输出的灯亮,每一个状态都有两个输

8、入信号1或0,有四个状态,00,01,11,10,分别代表Q1Q0,Y输出仅有一个1,其它均为0.当一直输入为0时,状态装换图为00,01,11,10,01.如此循环下去.输出结果通过小灯的亮灭显示. 检测0 检测0 检测0 检测15.基于74163芯片仿真设计140进制加法器并显示计数过程5.1 74LS163引脚说明和状态表1. 74LS163引脚功能说明 CP是输入计数脉冲，也就是加到各个触发器的时钟信号端的时钟脉冲；是同步清零端；是同步置数控制端；和是两个计数器工作状态控制端；是并行输入数据端；CO是进位信号输出端；是计数器状态输出端。2.芯片74LS163状态表输 入输 出CPCO0

9、×××××××00000010××1111××××计数保持保持 110××××××11×0×××××74LS163状态表5.2设计过程 选用163芯片的二进制同步加法计数功能, 140进制应选用两片芯片,清零端和置数端均可,本逻辑图采用置数功能,低电平有效.两片芯片采用级联的方式，即上一级的进位端CO连到下个芯片的CT。二进制代码：Sn-1=S14

10、0-1=S139=10001011 归零逻辑：LD = Q7Q3Q1Q0 逻辑电路图5.3仿真结果此为0 此为18 此为39 此为60 此为82 此为106 此为139该计数器为140进制加法计数器，从0开始计数，低四位为16时，向高四位进1，当高四位为8，低四位为11时，此时十进制数为139，因采用的是同步140计数器，故当达到139时，下个八位二进制数即为00000000，即达到置0的效果，也即从0到139，共140个数，所以实现了74LS163芯片的140进制加法器的功能。6.设计总结通过这次的课程设计，使我对加法器、触发器以及163芯片有了更深刻的认识，尤其是对逻辑电路的原理的理解，各

11、元器件功能，这次的课程设计是自己动手设计，其中也遇到了很多困难，查了资料，也问了同学，解决了问题，同时也对一些理论知识有了更好地了解，刚开始作出了初步的原理图，然后经过反复的调试修改后，最终完成设计。经过这次实验，自己动手查资料，请教同学，让我対数电的知识更加的了解。理论和实践相结合会学到很多东西。7. 参考文献【1】 数字电子技术基础简明教程 作者：余孟尝 出版社：高等教育出版社【2】 数字逻辑实验指导书 作者：张利萍，张群芳 出版社：信息学院数字逻辑实验室【3】 数字电路原理、设计与实践教程 作者:王革思 出版社：哈尔滨工程大学成 绩 评 定 表学生姓名朱家玲班级学号1203010301专

12、 业自动化课程设计题目数字电子课程设计评语组长签字：成绩日期 2014 年 7 月 11 日 课程设计任务书学 院信息科学与工程学院专 业 自动化学生姓名朱家玲班级学号 1203010301课程设计题目1、三位二进制加法计数器（无效态：000，001）2、串行序列检测器（检测序列：0001）3、基于74163芯片仿真设计140进制加法计数器并显示计数过程内容及要求：(1)通过理论分析计算得出构建电路所需的未知量；(2)在实验箱上根据计算结果连接并调试电路(3)采用multism仿真软件建立电路模型，给出仿真结果并分析第一周：数字电子设计第1天：1. 布置课程设计题目及任务。2. 查找文献、资料，确立设计方案。第23天：1. 安装multisim软件，熟悉multisim软件仿真环境。2. 在multisim环境下建