第8章 组合逻辑电路教材

1、考试需知考试时间：考试时间： 2015年年6月月25日，第日，第16周周四，周周四，7、8节节考试地点：考试地点：学院楼学院楼B座座139 动力动力131（31）、暖）、暖131（前（前24） 基础楼基础楼A座座307 暖暖131（后（后14）、暖）、暖132（40）考试范围：考试范围： PPT内容，课本例题、公式、作业题内容，课本例题、公式、作业题考试形式：考试形式： 一纸开一纸开 不能带课本！不能带课本！ 不能交头接耳！不能交头接耳！ 手机关机！手机关机！ 不能带各种电子设备、计算器！不能带各种电子设备、计算器！不要咬文嚼字！不要咬文嚼字！不要自作聪明！不要自作聪明！8.1 数字电路基础数

2、字电路基础8.3 逻辑函数及化简逻辑函数及化简8.2 逻辑逻辑门电路门电路第第 8 章章 组合逻辑电路组合逻辑电路 8.4 组合逻辑电路的分析和设计组合逻辑电路的分析和设计8.5 组合逻辑部件组合逻辑部件一类称为模拟信号，它一类称为模拟信号，它是指时间上和数值上的变化是指时间上和数值上的变化都是连续平滑的信号，如图都是连续平滑的信号，如图( (a) )中的正弦信号，处理模拟中的正弦信号，处理模拟信号的电路叫做模拟电路。信号的电路叫做模拟电路。电子电路中的信号分为两大类电子电路中的信号分为两大类：一类称为数字信号，它一类称为数字信号，它是指时间上和数值上的变化是指时间上和数值上的变化都是不连续的

3、，如图都是不连续的，如图( (b) )中中的信号，处理数字信号的电的信号，处理数字信号的电路称为数字电路。路称为数字电路。( (b) )( (a) )8.1 数字电路基础数字电路基础逻辑电路逻辑电路组合逻辑电路组合逻辑电路时序逻辑电路时序逻辑电路现时的输出仅取决现时的输出仅取决于现时的输入于现时的输入除与现时输入有关除与现时输入有关外还与原状态有关外还与原状态有关电路电路 结构结构输入输出之间输入输出之间的逻辑关系的逻辑关系8.1 .1 逻辑代数逻辑代数l 逻辑变量（自变量）逻辑变量（自变量） 普通代数的自变量具有一定取值范围，表达某一意义。普通代数的自变量具有一定取值范围，表达某一意义。 例

4、如时间例如时间 t ，取值范围，取值范围 0, + ) ，表示时间的变化。，表示时间的变化。 逻辑变量的取值范围为逻辑变量的取值范围为 0 和和 1 ，表示两种状态。，表示两种状态。l 逻辑函数（因变量）逻辑函数（因变量） 普通是随着它的自变量变化的因变量，具有一定的值域。普通是随着它的自变量变化的因变量，具有一定的值域。 逻辑函数是随着逻辑变量变化的函数，它的值域为逻辑函数是随着逻辑变量变化的函数，它的值域为 0 和和 1 。CBA,),(CBAF 与门国标符号与门国标符号与门国际流行符号与门国际流行符号ABBAF ABF 8.1.2 基本逻辑运算基本逻辑运算AB&表 与逻辑举例状态

5、表开关开关S1开关开关S2灯灯断断断断灭灭断断合合灭灭合合合合断断灭灭合合亮亮S1S2图 与逻辑举例灯灯电源电源与与、或或、非非三种基本逻辑关系三种基本逻辑关系(1)与与逻辑关系逻辑关系只有当决定某一事件的只有当决定某一事件的条件全部具备时，这一事件条件全部具备时，这一事件才会发生。这种因果关系称才会发生。这种因果关系称为为与与逻辑关系。逻辑关系。或门国标符号或门国标符号或门国际流行符号或门国际流行符号ABBAFBAF 表 或逻辑举例状态表开关开关S1开关开关S2灯灯断断断断灭灭断断合合亮亮合合合合断断亮亮合合亮亮(2)或或逻辑关系逻辑关系只要在决定某一事件的各种条件中，有一个或几个条件具备时

6、，这只要在决定某一事件的各种条件中，有一个或几个条件具备时，这一事件就会发生。这种因果关系称为一事件就会发生。这种因果关系称为或或逻辑关系。逻辑关系。S1灯灯电源电源图 或逻辑举例S2表 非逻辑举例状态表开关开关S灯灯断断亮亮合合灭灭灯灯S图 非逻辑举例电源电源(3)非非逻辑关系逻辑关系事件发生的条件具备时，事件不会发生；事件发生的条件不具备事件发生的条件具备时，事件不会发生；事件发生的条件不具备时，事件发生。这种因果关系称为时，事件发生。这种因果关系称为非非逻辑关系。逻辑关系。AAF AAF 非门国标符号非门国标符号非门国际流行符号非门国际流行符号1 1(1)(2)(3)AB+PABP11A

7、PABPABPAP&ABPAP图 基本逻辑的逻辑符号与逻辑符号与逻辑符号或逻辑符号或逻辑符号非逻辑符号非逻辑符号ABP现行国家标准现行国家标准过去适用的符号过去适用的符号国外常用的符号国外常用的符号ABAB_ABF _BAFABAB_ABF _BAF与非门与非门或非门或非门&1 11 1 1& &1 l 异或：异或：输入的两个变量相同时，输出为输入的两个变量相同时，输出为 0；相反时，输出为；相反时，输出为 1。BABAF_ABBABAFl 同或：同或：输入的两个变量相同时，输出为输入的两个变量相同时，输出为 1；相反时，输出为；相反时，输出为 0。BABAF

8、_ABBAF2其他逻辑关系其他逻辑关系表 与逻辑真值表表 或逻辑真值表表 非逻辑真值表ABP001010110001ABP001010110111AP0110在逻辑代数中用字母表示逻辑变量，逻辑变量在二值在逻辑代数中用字母表示逻辑变量，逻辑变量在二值逻辑中只有逻辑中只有0和和1两种取值，以代表两种不同的逻辑状态。两种取值，以代表两种不同的逻辑状态。用状态变量和取值可以列出表示三种基本逻辑关系的用状态变量和取值可以列出表示三种基本逻辑关系的图表，称为图表，称为逻辑真值表逻辑真值表，或简称，或简称真值表真值表。2真值表表示方法真值表表示方法 分析逻辑电路时只用两种相反的工作状态，并用分析逻辑电路时

9、只用两种相反的工作状态，并用 1 或或 0 表表示。如开关接通用示。如开关接通用 1 表示，开关断开用表示，开关断开用 0 表示。灯亮可用表示。灯亮可用 1 表表示，灯灭可用示，灯灭可用 0 表示。表示。 正逻辑系统：高电位用正逻辑系统：高电位用 1 表示，低电位用表示，低电位用 0 表示。表示。 负逻辑系统：高电位用负逻辑系统：高电位用 0 表示，低电位用表示，低电位用 1 表示。表示。1、TTL电平（电平（TTL电路是晶体管电路是晶体管-晶体管逻辑电路的英文缩写晶体管逻辑电路的英文缩写 （Transister-Transister-Logic ）：输出高电平）：输出高电平2.4V,输出低输

10、出低电平电平111Y&8.3.2 逻辑函数的化简逻辑函数的化简 例例 1 应用逻辑代数运算法则化简下列逻辑式：应用逻辑代数运算法则化简下列逻辑式：DBCDCBAABDABCY 解解 )(DADBCDCBAABCY ABDBCDCBAABC DBCDCBACAB )1(DBCDCBAAB DBCDCAAB )(DBCDCBAB CDDCBAB )(CDCDBAB CDBAB CDAB )1(CDB 已知组合逻辑电路图，确定它们的逻辑功能。已知组合逻辑电路图，确定它们的逻辑功能。( (2) ) 对逻辑函数表达式化简或变换；对逻辑函数表达式化简或变换；组合逻辑电路：组合逻辑电路：逻辑电路在某

11、一时刻的输出状态仅逻辑电路在某一时刻的输出状态仅 由该时刻电路的输入信号所决定。由该时刻电路的输入信号所决定。分析步骤：分析步骤：( (1) ) 根据逻辑图，写出逻辑函数表达式；根据逻辑图，写出逻辑函数表达式；( (4) ) 由状态表确定逻辑电路的功能。由状态表确定逻辑电路的功能。( (3) ) 根据最简表达式列出状态表；根据最简表达式列出状态表；8.4.1 组合逻辑电路分析的简述组合逻辑电路分析的简述 8.4 组合逻辑电路的分析组合逻辑电路的分析 例例 2 分析下图逻辑电路的功能。分析下图逻辑电路的功能。状态表状态表A B Y0 0 00 1 11 0 11 1 0功能：功能：当当 A、B

12、取值不相同时，取值不相同时， 输出为输出为 1。是。是异或门。异或门。AB=1YY&AB&ABABAABBABBABAY ABBABA BABABABBAA )()(BA 异或门符号异或门符号 例例 3 分析下图的逻辑功能。分析下图的逻辑功能。 &ABFABABBA BABA BABAF BABABABA ABF001010100111真值表真值表相同为相同为“1”不同为不同为“0”同或门同或门=1BAF 例例 4 分析下图的逻辑功能。分析下图的逻辑功能。 &ABFBA ABA BBA BBAABAF BBAABA BBAABA ）（）（BABA ABF0000

13、11101110真值表真值表相同为相同为“0”不同为不同为“1”异或门异或门=1BAF 8.4.2组合逻辑电路的设计 组合逻辑电路的设计可采用穷举法设计步骤：设计步骤：对设计任务的逻辑电路功能描述；写出真值表；转化为逻辑表达式（进行化简）；以最简与或表达式形式；得到适当的逻辑变换形式；最终画出逻辑电路图。例：设计三人表决电路（例：设计三人表决电路（A、B、C）。每人）。每人一个按键，如果同意则按下，不同意则不按一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮。结果用指示灯表示，多数同意时指示灯亮，否则不亮。，否则不亮。1、首先指明逻辑符号取首先指明逻辑符号取“0”、

14、“1”的含义的含义。三个按键三个按键A、B、C按下时为按下时为“1”，不按时为，不按时为“0”。输出是。输出是F，多数赞成时是，多数赞成时是“1”，否则是，否则是“0”。ABCF00000010010001111000101111011111逻辑状态表逻辑状态表2、根据题意列出真值表（逻辑状态表根据题意列出真值表（逻辑状态表）CABCABF 3. 转化为逻辑表达式并进行化简转化为逻辑表达式并进行化简4、根据逻辑表达式画出逻辑图。根据逻辑表达式画出逻辑图。& 1&AB BCFCABCAB CABCAB &ABCFCABCABF 若用与非门实现若用与非门实现8.5.1 加法

15、器加法器8.5 组合逻辑部件组合逻辑部件加法运算的基本规则加法运算的基本规则：（1）逢二进一。）逢二进一。（2）最低位是两个数最低位的叠加，不需考虑进位。）最低位是两个数最低位的叠加，不需考虑进位。（3）其余各位都是三个数相加，包括加数、被、加数和低位来的进位。）其余各位都是三个数相加，包括加数、被、加数和低位来的进位。（4）任何位相加都产生两个结果：本位和、向高位的进位。）任何位相加都产生两个结果：本位和、向高位的进位。 只求本位和，不考虑低位只求本位和，不考虑低位的进位的进位。实现半加操作的电路。实现半加操作的电路叫做半加器。叫做半加器。 COSCABC = AB半加器逻辑图半加器逻辑图半

16、加器逻辑符号半加器逻辑符号A、B 为两个加数；为两个加数；C 为向高位的进位；为向高位的进位；S 为半加和。为半加和。状态表状态表A B C0 0 00 1 01 0 1 1 S010 11 0BABABAS =1&ABSC1. 半法器半法器 被加数、加数以及低位的进位三者相加称为被加数、加数以及低位的进位三者相加称为“全加全加”，实现全加操作的电路叫做全加器。实现全加操作的电路叫做全加器。Ci-1：来自低位的进位：来自低位的进位Ci ：向高位的进位：向高位的进位2 . 全全加器加器 COCiAiBiCISiCi-1半半加加器器半半加加器器AiBiCi-1CiSiSAiBi SCi-

17、-11AiBiCi-1Si00000001101110001111010010111011状态表状态表Ci01111000全加器逻辑符号全加器逻辑符号 例例 1 用两个全加器组成一个逻辑电路以实现用两个全加器组成一个逻辑电路以实现两个二位二进制数的加法运算。两个二位二进制数的加法运算。 COA0B0CIS0 COC1A1B1CIS101101101 全加器全加器SN74LS183的管脚图的管脚图其它组件：其它组件：SN74H83-四位串行进位全加器。四位串行进位全加器。SN74283-四位超前进位全加器。四位超前进位全加器。1. 二二十进制编码器十进制编码器编码：编码：用数字或符号来表示某一对

18、象或信号的过程称用数字或符号来表示某一对象或信号的过程称 为编码。为编码。 在数字电路中，一般用的是二进制编码，在数字电路中，一般用的是二进制编码，n 位二进制代位二进制代码可以表示码可以表示 2n 个信号个信号 将十进制的十个数将十进制的十个数 0，1，2，9 编成二进制代码编成二进制代码的电路称二的电路称二十进制编码器，这种二十进制编码器，这种二十进制代码称十进制代码称BCD 码。码。8.5.2 编码器编码器1. 二进制代码的位数二进制代码的位数十个数码，取十个数码，取 n 等于等于4。2. 列编码表列编码表 四位二进制代码共有十六种状态，取任何十种状态都可四位二进制代码共有十六种状态，取

19、任何十种状态都可以表示以表示 0 9 十个数。十个数。 8421 编码是在四位二进制代码的十六种状态中，取出前编码是在四位二进制代码的十六种状态中，取出前十种状态，表示十种状态，表示 0 9 十个数，后六个状态去掉。十个数，后六个状态去掉。8421 编码表编码表0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 输输 入入十进制数十进制数输输 出出Y3Y2Y1Y0（I0）（I1）（I2）（I3）（I4）（I5）（I6）（I7）（I8）（I9）3.

20、由编码表写出逻辑式由编码表写出逻辑式98983IIIIY 765476542IIIIIIIIY 763276321IIIIIIIIY 97531975310IIIIIIIIIIY 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 输输 入入十进制数十进制数 输输 出出Y3Y2Y1Y0（I0）（I1）（I2）（I3）（I4）（I5）（I6）（I7）（I8）（I9）编码器编码器& + 5 V1 k 10Y30 1 2 3 4 5 6 7 8

21、9 01114. 由逻辑式画出逻辑图由逻辑式画出逻辑图Y2Y1Y0S0S1S2S3S4S5S6S7S8S90I1I2I3I4I5I6I7I8I9I优先编码器优先编码器 根据请求信号的优先级别，按次序进行编码。如根据请求信号的优先级别，按次序进行编码。如CT74LS147 型型 10/4 线优先编码器。线优先编码器。8.5.3 译码器译码器 译码是编码的反过程，将二进制代码按编码时译码是编码的反过程，将二进制代码按编码时的原意翻译成对应的信号或十进制数码的原意翻译成对应的信号或十进制数码( (输出输出) )。1. 二进制译码器二进制译码器例如：例如：2 线线 4 线译码器、线译码器、 3 线线

22、8 线译码器、线译码器、4 线线 16 线译码器等。线译码器等。 现以现以 3 线线 8 线译码器线译码器 74LS138 为例说明。为例说明。 输入三位二进制代码：输入三位二进制代码：ABC，输出八个信号低电平有，输出八个信号低电平有效：效：现以现以 3 8 线译码器线译码器 74LS138 为例说明。为例说明。70 YY其余输出为其余输出为 1， , 00 YABC = 000 时，时，1. 译码器的状态表译码器的状态表 输输 入入 输输 出出A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 1 0 1 0 1 1 1 10Y1Y2Y3Y4Y5Y6Y7Y0 1 1

23、 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 02. 译码器逻辑式译码器逻辑式CBAY 2CBAY 0BCAY 3CBAY 13. 译码器逻辑图译码器逻辑图1. 半导体数码管半导体数码管abfgecdf g a be d c +a b c d e f ga b c d e f g+ + +共阴极接法共阴极接法共阳极接法共阳极接法8.5.4 二二十进制显示译码器十进制显示译码器2. 七段显示译码器七段显示译码器 七段

24、显示译码器的功能是把七段显示译码器的功能是把 8421 二二十进制代码十进制代码译成对应于数码管的七个字段信号，驱动数码管显示出译成对应于数码管的七个字段信号，驱动数码管显示出相应的十进制数码。相应的十进制数码。 74LS247 译码器接共阳极数码管。它有四个输入端译码器接共阳极数码管。它有四个输入端A0，A1，A2，A3 和七个输出端和七个输出端 。gfedcba三个输入控制端：三个输入控制端：BI：灭灯输入端灭灯输入端，当它等于零时，数码管各段均熄灭。，当它等于零时，数码管各段均熄灭。LT ：试灯输入端，当试灯输入端，当 BI = 0，LT = 0 时，数码管显示时，数码管显示 8。RBI：灭零输入端，当灭零输入端，当 BI = 1，LT = 1，RBI = 0，只有当只有当 A3 A0 均为零均为零，数码管，数码管各段均熄灭。用来消除无效各段均熄灭。用来消除无效 0。74LS247 七段字形显示译码器的状态表七段字形显示译码器的状态表A3 A2 A1 A0 显示显示字形字形0 0 0 00 0 0 0 0 0 10 0 0 11 0