第五部分 中央处理器-例题

1、时钟时钟功能功能有效控制信号有效控制信号C1MAR（PC）PCout ,MARinC2MDRM（MAR）PC （PC）+1MemR, MDRinPC+1C3IR （MDR）MDRout , IRinC4指令译码指令译码无无时钟时钟功能功能有效控制信号有效控制信号C1MAR（PC）PCout ,MARinC2MDRM（MAR）PC （PC）+1MemR, MDRinEPC+1C3IR （MDR）MDRout , IRinC4指令译码指令译码无无C5MAR（R1）R1out , MARinC6MDRM（MAR）MemR, MDRinEC7A （MDR）MDRout , AinC8AC（R0）+AR

2、0out , Add, ACinC9MDR（AC）ACout , MDRinC10M（MAR）（MDR） MDRoutE, MemWl下图是一个简化的下图是一个简化的CPU与主存连接结构示意图与主存连接结构示意图(图中省略了所有多路选择器图中省略了所有多路选择器)。其中有一个累。其中有一个累加寄存器加寄存器AC、一个状态寄存器和其他四个寄、一个状态寄存器和其他四个寄存器：主存地址寄存器存器：主存地址寄存器MAR、 主存数据寄主存数据寄存器存器MDR、程序计数器、程序计数器PC和指令寄存器和指令寄存器IR，各部件及其之间的连线表示数据通路，箭头表各部件及其之间的连线表示数据通路，箭头表示信息传送

3、方向。要求：示信息传送方向。要求：l(1)请写出图中请写出图中a、b、c、d四个寄存器的名称。四个寄存器的名称。l(2)简述图中指令从主存取到控制器的过程。简述图中指令从主存取到控制器的过程。l(3)说明数据从主存取出、运算、写回主存所经说明数据从主存取出、运算、写回主存所经过的数据通路过的数据通路(假定数据地址已在假定数据地址已在MAR中中)。l设设CPU内部结构如图下所示，此外还设有内部结构如图下所示，此外还设有B、C、D、E、H、L6个寄存器（图中未画出），个寄存器（图中未画出），它们各自的输入和输出端都与内部总线相通，它们各自的输入和输出端都与内部总线相通，并分别受控制信号控制（如并分

4、别受控制信号控制（如Bin为寄存器为寄存器B的输的输入控制；入控制；Bout为寄存器为寄存器B的输出控制），假设的输出控制），假设ALU的结果直接送入的结果直接送入Z寄存器中。要求从取指寄存器中。要求从取指令开始，写出完成下列指令所需的控制信号。令开始，写出完成下列指令所需的控制信号。lADDB，C（B）+（C）BlMOV AC，#datadata AC，data在在指令第二字指令第二字CUIRPCMARMDRACYALUZ控制信号控制信号CPU 内内 部部 总总 线线时钟时钟控制信号控制信号MDROutMDRinIRinPCinPCOutMARinACinACOutYinALUinZOutA

5、 M D+1 MAR ，IRMAR，+Y ZB MAR ,IR MAR ,l某单总线计算机的主要部件如图所示，其中：某单总线计算机的主要部件如图所示，其中：LAA输入选择器，输入选择器，LBB输入选择器，输入选择器，C、D暂存器。暂存器。l（1）请补充各部件间的主要连接线，并注明）请补充各部件间的主要连接线，并注明数据流动方向。数据流动方向。l（2）拟出指令）拟出指令ADD（R1），（），（R2）+的执行的执行流程（含取指过程与确定后继指令地址）。该流程（含取指过程与确定后继指令地址）。该指令的含义是进行加法操作，指令的含义是进行加法操作，源操作数地址和源操作数地址和目的操作数地址目的操作数地

6、址分别在寄存器分别在寄存器R1和和R2中，目中，目的操作数寻址方式为自增型寄存器间接寻址。的操作数寻址方式为自增型寄存器间接寻址。l功能功能： (R1)+(R2) (R2), (R2)+1R2 MAR ,IR R1 MAR, LA R2 MAR, LB LA+LB MDR MDR R2 LA LA+1 R2l设设CPU中各部件及其相互连接关系如图中各部件及其相互连接关系如图2-5-6所所示。图中示。图中W是写控制标志，是写控制标志，R是读控制标志，是读控制标志，R1和和R2是暂存器。是暂存器。l（1）假设要求在取指周期由）假设要求在取指周期由ALU完成（完成（PC）+1PC的操作（即的操作（即

7、ALU可以对它的一个源操可以对它的一个源操作数完成加作数完成加1的运算）。要求以最少的节拍写的运算）。要求以最少的节拍写出取指周期全部微操作控制信号及节拍安排。出取指周期全部微操作控制信号及节拍安排。l（2）写出指令）写出指令ADD # a（#为立即寻址特征，为立即寻址特征，隐含的操作数在隐含的操作数在ACC中）在执行阶段所需的微中）在执行阶段所需的微操作控制信号及节拍安排。操作控制信号及节拍安排。l（1）取指周期：）取指周期：MAR , 1R，R2IR R2 PCl（2）执行指令）执行指令ADD # a（假设（假设a在指令在指令中的地址码字段）中的地址码字段）R1 ACC内部内部bus，R1

8、+ACCR2ACCl一一CPU数据通路为双总线结构，如下图所示。数据通路为双总线结构，如下图所示。图中连线有误。图中连线有误。l回答下列问题：回答下列问题：l（1）画出修正错误后的连线图，不能改变原）画出修正错误后的连线图，不能改变原有的双总线结构。有的双总线结构。l（2）如要实现直接寻址方式，如何修改？）如要实现直接寻址方式，如何修改？（假设指令为双字，第二字是直接地址；或者（假设指令为双字，第二字是直接地址；或者假设指令为单字）假设指令为单字）l（3）描述）描述ADD addr，R1指令从取指令开始的指令从取指令开始的实现过程。指令的功能为实现过程。指令的功能为l（R1）+（addr）ad

9、drl(2)直接寻址：指令为单字，则不需要更改（存直接寻址：指令为单字，则不需要更改（存在在IR到到MAR的通路）；的通路）；l若为双字指令，在取出指令第二字后，要送入若为双字指令，在取出指令第二字后，要送入MAR，所以必须存在，所以必须存在MDR到到MAR之间的数据之间的数据通路。方法：通过设置一个连通器连接双总线。通路。方法：通过设置一个连通器连接双总线。l(3)ADD addr，R1l单字指令：单字指令：addr在地址码字段在地址码字段 PCMAR，M（MAR）MDR，MDR IR，PC+1 IR（addr）MAR，M（MAR）MDR MDRRA R1 bus，（，（R1）+（RA） M

10、DR MDR M（MAR）l(3)ADD addr，R1l双字指令：双字指令：addr在指令第二字在指令第二字 PCMAR，M（MAR）MDR，MDR IR，PC+1 PCMAR，M（MAR）MDR， PC+1 MDR MAR M（MAR）MDR MDRRA R1 bus，（，（R1）+（RA） MDR MDR M（MAR）l某计算机的某计算机的CPU内部为双总线结构，如图所示，内部为双总线结构，如图所示，图中图中Y为暂存器，为暂存器，PC为程序计数器，为程序计数器，MAR和和MDR分别为存储器地址和数据寄存器，分别为存储器地址和数据寄存器，IR为为指令寄存器。所有数据传送都通过指令寄存器。所

11、有数据传送都通过ALU，ALU还具有下列功能。还具有下列功能。lF=A；F=BF=A+1；F=B+1lF=A-1； F=B-1l写出转子指令（写出转子指令（JSR）的取指和执行周期的微）的取指和执行周期的微操作序列。操作序列。JSR指令占两个字，第指令占两个字，第1个字是操作个字是操作码，第码，第2个字为子程序的入口地址。返回地址个字为子程序的入口地址。返回地址保存在存储器堆栈（上推堆栈）中，堆栈指针保存在存储器堆栈（上推堆栈）中，堆栈指针始终指向栈顶空单元。始终指向栈顶空单元。l堆栈：堆栈：由若干个连续主存单由若干个连续主存单元组成的先进后出（元组成的先进后出（first in last o

12、ut，即，即FILO）存储区。）存储区。l栈底：栈底：第第1个放入堆栈的数个放入堆栈的数据所存放的单元，据所存放的单元，栈底是固栈底是固定不变的。定不变的。l栈顶：栈顶：最近放入的数据所存最近放入的数据所存放的单元；放的单元；栈顶是随着数据的入栈和栈顶是随着数据的入栈和出栈在时刻变化；出栈在时刻变化；栈顶的地址由栈顶的地址由堆栈指针堆栈指针SP指明。指明。存储器存储器堆栈段堆栈段栈底栈底SP栈顶栈顶l一般计算机中，堆栈从高地址向低地一般计算机中，堆栈从高地址向低地址扩展，即栈底的地址总是大于或等址扩展，即栈底的地址总是大于或等于栈顶的地址，称为于栈顶的地址，称为上推堆栈上推堆栈；也有；也有少数

13、计算机相反，称为少数计算机相反，称为下推堆栈下推堆栈。l堆栈指针的管理：堆栈指针的管理：SP总是指向最后压入的有效数据总是指向最后压入的有效数据SP总是指向栈顶的空单元总是指向栈顶的空单元对堆栈的访问与操作对堆栈的访问与操作l只对栈顶操作；只对栈顶操作；l两种操作：两种操作：压入：压入：PUSH指令；指令；数据存入堆栈数据存入堆栈弹出：弹出：POP指令；指令；从堆栈取出数据从堆栈取出数据l假设一堆栈：假设一堆栈：结构？结构？数据字长为数据字长为1B；存储器存储器堆栈段堆栈段栈底栈底SP栈顶栈顶00000000H:0FFFFFFFFH:堆栈指令的实现堆栈指令的实现l弹出指令弹出指令POP Ri：

14、从堆栈从堆栈中弹出中弹出1个数据送个数据送Ri寄存器寄存器:(SP) Ri ,(SP)1SPl思考：思考：指令的两个操作，顺序互换？指令的两个操作，顺序互换？堆栈结构改变后，如何实现？堆栈结构改变后，如何实现？l压入指令压入指令 PUSH Ri：将将Ri寄存器内容压入堆栈寄存器内容压入堆栈:(SP)1SP，(Ri) (SP)存储器存储器堆栈段堆栈段栈底栈底SP栈顶栈顶00000000H:0FFFFFFFFH:l取指令：取指令： PCB，F=B，FMAR，read，M(MAR)MDR PCB，F=B+1，FPC MDRB，F=B，FIRl执行指令：执行指令： PCB，F=B，FMAR，read，

15、M(MAR)MDR PCB，F=B+1，FPC MDRB，F=B，FY SPB，F=B，FMAR PCB，F=B，FMDR，write， MDRM(MAR) SPB，F=B-1，FSP YA，F=A，FPCl某机采用微程序控制方式，微指令字长某机采用微程序控制方式，微指令字长24位，采用水平型编码控制的微指令格位，采用水平型编码控制的微指令格式，断定方式。共有微命令式，断定方式。共有微命令30个，构成个，构成4个互斥类，各包含个互斥类，各包含5个、个、8个、个、14个和个和3个个微命令，外部条件共微命令，外部条件共3个。个。l（1）设计出微指令的具体格式。）设计出微指令的具体格式。l（2）控制存储器的容量应为多少？）控制存储器的容量应为多少？l（1）微指令的具体格式：）微指令的具体格式：3位、