第综合计时系统的设计与分析学习教案

1、会计学1第第 综合计时系统综合计时系统(xtng)的设计与分析的设计与分析第一页，共73页。图7.1 系统功能(gngnng)面板 年月日星期模式调整年月日时分秒星期第1页/共72页第二页，共73页。第2页/共72页第三页，共73页。号作为计星期(xngq)电路的计数时钟信号，待计数至7瞬间，计星期(xngq)电路返回1重新开始计数。第3页/共72页第四页，共73页。计月电路的计数时钟信号，待计数至12瞬间，进位，计年电路加1，而计月电路返回1重新开始计数。n (6) 计年电路：将计月电路产生的进位脉冲信号作为计年电路的计数时钟信号，待计数至100瞬间，计年电路返回0重新开始计数。第4页/共7

2、2页第五页，共73页。第5页/共72页第六页，共73页。图7.2 CNT60计数模块(m kui)输入、输出端口图 LDCLKDATA5.0NUM5.0COCNT60第6页/共72页第七页，共73页。nNUM=000000;CO=1;n ELSE nNUM=NUM+1;CO=0;n END IF;n END IF; 第7页/共72页第八页，共73页。_DAYS;n IF NUM=TOTAL_DAYS THEN -99nNUM=00001;CO=1;n ELSEnNUM=NUM+1;CO=0;n END IF;nEND IF; 第8页/共72页第九页，共73页。LDCLKNIAN6.0YUE3.

3、0DATA4.0NUM4.0MAX_DAYS4.0COCNT30图7.3 CNT30计数模块输入(shr)、输出端口图第9页/共72页第十页，共73页。第10页/共72页第十一页，共73页。阴极型七段显示器的等效电路和每节LED的定义位置图。第11页/共72页第十二页，共73页。图7.4 单个LED的串接电阻(dinz)计算方式 5 V1.6 V0.34 k(51.6) / 10 mA0.34 k10 mA第12页/共72页第十三页，共73页。图7.5 共阴极(ynj)型七段显示器的LED位置定义和等效电路 abcgfedppgfedcba第13页/共72页第十四页，共73页。码。第14页/共

4、72页第十五页，共73页。计时/计日/计月/计年/计星期(xngq)电路等计时电路的计时结果的8位BCD码，输出端SELOUT经外部的3-8译码电路译码后用于选择对应计时结果显示数码管的公共端COM。图7.7为15个共阴极型七段数码管驱动接线图。第15页/共72页第十六页，共73页。图7.6 XSKZQ的输入(shr)、输出端口图 CLK_SCANSEC5.0MIN5.0HOUR4.0DAY4.0MON3.0SELOUT2.0BCD7.0XSKZQYEAR6.0WEEK2.0第16页/共72页第十七页，共73页。图7.7 15个共阴极(ynj)型七段数码管驱动接线图agagcomcomagco

5、magcomagcomagcomagcomSM14SM13SM12SM3SM2SM1SM0共阴数码管LOW_SEG77.0HIGHT_SEG77.0SEL_GND(7)SEL_GND(6)SEL_GND(1)SEL_GND(0)第17页/共72页第十八页，共73页。第18页/共72页第十九页，共73页。图7.8 调整(tiozhng)模式切换顺序 调星期正常调秒调分调时调年调月调日第19页/共72页第二十页，共73页。图7.9 TZKZQ的输入(shr)、输出端口图 KEY1.0CLK_KEYMAX_DAYS4.0HOUR_CUR4.0MIN_CUR5.0SEC_CUR5.0YEAR_CUR6

6、.0MON_CUR3.0DAY_CUR4.0WEEK_CUR2.0SEC_ENMIN_ENHOUR_ENDAY_ENMON_ENYEAR_ENWEEK_ENSEC5.0MIN5.0HOUR4.0DAY4.0MON3.0YEAR6.0WEEK2.0TZKZQ第20页/共72页第二十一页，共73页。第21页/共72页第二十二页，共73页。第22页/共72页第二十三页，共73页。gu)n CO: OUT STD_LOGIC); -进位信号n END ENTITY CNT60;n ARCHITECTURE ART OF CNT60 IS第23页/共72页第二十四页，共73页。NUM=000000;CO

7、 IS_RUNNIAN:=1; -0 第28页/共72页第二十九页，共73页。第29页/共72页第三十页，共73页。第30页/共72页第三十一页，共73页。n WHEN 1011 = TOTAL_DAYS -2第31页/共72页第三十二页，共73页。第32页/共72页第三十三页，共73页。nEND ARCHITECTURE ART;n3其他计时电路的VHDL源程序n请读者参照(cnzho)前述程序自行完成。第33页/共72页第三十四页，共73页。L;nENTITY XSKZQ ISn P O R T ( C L K _ S C A N : I N STD_LOGIC; -扫描(somio)时钟

8、n S E C ， M I N : I N STD_LOGIC_VECTOR(5 DOWNTO 0);-当前秒、分第34页/共72页第三十五页，共73页。第35页/共72页第三十六页，共73页。nnIF CLK_SCANEVENT AND CLK_SCAN=1 THENn -对各个输出(shch)信号进行扫描n IF CNT=111 THEN 第36页/共72页第三十七页，共73页。n BEGINn CASE CNT IS第37页/共72页第三十八页，共73页。第38页/共72页第三十九页，共73页。第39页/共72页第四十页，共73页。第40页/共72页第四十一页，共73页。第41页/共72

9、页第四十二页，共73页。第42页/共72页第四十三页，共73页。第43页/共72页第四十四页，共73页。第44页/共72页第四十五页，共73页。第45页/共72页第四十六页，共73页。第46页/共72页第四十七页，共73页。n P O R T ( K E Y : I N STD_LOGIC_VECTOR(1 DOWNTO 0); -按键信号n C L K _ K E Y : I N STD_LOGIC; -键盘(jinpn)扫描信号第47页/共72页第四十八页，共73页。第48页/共72页第四十九页，共73页。第49页/共72页第五十页，共73页。CLK_KEY=1 THENn IF KEY=

10、01 THEN -如果(rgu)按下设置键，切换到下一个状态第50页/共72页第五十一页，共73页。MODE=SEC_SET;SEC=SEC_CUR;SEC_EN MODE=MIN_SET;MIN=MIN_CUR;SEC_EN=1;MIN_EN=0; 第51页/共72页第五十二页，共73页。第52页/共72页第五十三页，共73页。第53页/共72页第五十四页，共73页。SEC MIN_EN=0;n IF M I N = 1 1 1 0 1 1 T H E N MIN=000000;n ELSE MIN=MIN+1; n END IF;第54页/共72页第五十五页，共73页。nDAY=MAX_D

11、AYS THEN DAY=00001;n ELSE DAY=DAY+1;n END IF;第55页/共72页第五十六页，共73页。nIFYEAR=1100011 THEN YEAR=0000000;n ELSE YEAR=YEAR+1;n END IF;第56页/共72页第五十七页，共73页。n END IF;n END IF;n END PROCESS;n END ARCHITECTURE ART;第57页/共72页第五十八页，共73页。第58页/共72页第五十九页，共73页。第59页/共72页第六十页，共73页。图7.11 CNT60.VHD模块(m kui)仿真图 第60页/共72页第六

12、十一页，共73页。(y )信号。当LD端有低电平输入时，说明置数信号(LD)有效，模块将预置数(DATA)24送入计数结果(NUM)中去，计数模块从24开始重新计数。第61页/共72页第六十二页，共73页。图7.12 CNT30模块(m kui)仿真图 第62页/共72页第六十三页，共73页。每 按 下 一 次 按 钮 ， 相 应(xingyng)地被调整模式的异步并行置位使能置“0”，同时通过一个非门点亮该调整模式所对应的发光二极管，作为该调整模式的指示信号。第63页/共72页第六十四页，共73页。图7.13 TZKZQ.VHD仿真(fn zhn)图(一) 第64页/共72页第六十五页，共73页。第65页/共72页第六十六页，共73页。图7.14 TZKZQ.VHD仿真(fn zhn)