03A第三章 组合逻辑电路

1、1第三章第三章 组合逻辑电路组合逻辑电路u概述概述 u组合逻辑电路的分析组合逻辑电路的分析 u组合逻辑电路的设计组合逻辑电路的设计 u若干常用的组合逻辑电路（若干常用的组合逻辑电路（加法器、编码加法器、编码器、译码器、数据分配器、数据选择器器、译码器、数据分配器、数据选择器） u用用MSI实现组合逻辑函数实现组合逻辑函数u组合逻辑电路中的竞争冒险现象组合逻辑电路中的竞争冒险现象2数字电路可分为数字电路可分为组合逻辑电路组合逻辑电路和和时序逻辑电时序逻辑电路路两大部分。两大部分。 组合逻辑电路组合逻辑电路定义：任意时刻的输出状态只决定于定义：任意时刻的输出状态只决定于该时刻的输入状态该时刻的输入

2、状态，而与从前的状态（输入与输出），而与从前的状态（输入与输出）无关。无关。概述概述 时序逻辑电路时序逻辑电路：电路任意时刻的输出不仅取决于该时刻的输入，而且与电路原来的状态有关。3a. 电路中不包含记忆性元器件。电路中不包含记忆性元器件。组合逻辑电路的主要特点组合逻辑电路的主要特点b. 而且输出与输入之间没有反馈连线。而且输出与输入之间没有反馈连线。c. 门电路是组合电路的基本单元。门电路是组合电路的基本单元。 d. 输出与电路原来状态无关。输出与电路原来状态无关。4组合逻辑电路X1X2X3:XnZ1Z2Z3:ZmZ1=f1(X1, X2, Xn）Z2=f2(X1, X2, Xn）Zm=fm

3、(X1, X2, Xn）逻辑关系逻辑关系电路结构特点：电路结构特点：组合逻辑电路可以有多个输入端和多个输出端。组合逻辑电路可以有多个输入端和多个输出端。 u 在电路结构上信号的流向是单向性的，没有从输出端到在电路结构上信号的流向是单向性的，没有从输出端到输入端的反馈。输入端的反馈。u电路的基本组成单元是逻辑门电路，不含记忆元件。电路的基本组成单元是逻辑门电路，不含记忆元件。u由于门电路有延时，故组合逻辑电路也有延迟时间。由于门电路有延时，故组合逻辑电路也有延迟时间。5组合电路分类：组合电路分类：按逻辑功能特点，可分为：加法器、比按逻辑功能特点，可分为：加法器、比较器、编码器、译码器、数据选择器

4、、较器、编码器、译码器、数据选择器、数据分配器、只读存储器等数据分配器、只读存储器等按所使用的基本开关元件，可分为按所使用的基本开关元件，可分为CMOS、TTL等类型等类型按集成度不同，可分为按集成度不同，可分为SSI、MSI、LSI、VLSI逻辑功能表示法：逻辑功能表示法：真值表、卡诺图、逻辑表达式真值表、卡诺图、逻辑表达式关于组合电路，主要研究两个问题：关于组合电路，主要研究两个问题：（1）组合电路已经给定，对其进行）组合电路已经给定，对其进行分析分析（2）组合电路只给出功能要求，对其进行）组合电路只给出功能要求，对其进行设计设计63.1 组合逻辑电路的分析组合逻辑电路的分析 (1) (1

5、) 由逻辑电路图写出逻辑表达式，由输入端由逻辑电路图写出逻辑表达式，由输入端逐级向后递推；逐级向后递推；(2) (2) 化简和变换各逻辑表达式；化简和变换各逻辑表达式；(3) (3) 列出真值表；列出真值表；(4) (4) 据真值表和表达式对逻辑电路进行分析，据真值表和表达式对逻辑电路进行分析，最后确定其逻辑功能。最后确定其逻辑功能。 分析步骤：分析步骤：分析目的：分析目的：说明给定电路的逻辑功能说明给定电路的逻辑功能逻辑电逻辑电路图路图逻辑表逻辑表达式达式列写真列写真值表值表分析逻分析逻辑功能辑功能化为最简化为最简与或与或7例例1 1 已知电路如图所示，分析说明该电路的逻辑功能。已知电路如图

6、所示，分析说明该电路的逻辑功能。 Z2 Z3 B A Z1 1 & & & Z C 由真值表可知：由真值表可知：ABCABC三个变量三个变量中，有两个或两个以上为中，有两个或两个以上为“1”1”时，输出为时，输出为“1”1”；所以，这是一个所以，这是一个: :1.1.根据逻辑电路图写出逻辑表达式根据逻辑电路图写出逻辑表达式: : Z = Z1+Z2+Z3 = AB+BC+AC2.2.列出真值表列出真值表输入A B CZ1 Z2 Z3输出Z 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0

7、0 0 1 1 0 0 1 1 1 0 0 0 1 0 1 1 13.3.分析逻辑功能分析逻辑功能解：解：多数表决电路多数表决电路 =AB=BC=AC8例例2 2 已知电路如图所示，试分析该电路的已知电路如图所示，试分析该电路的 逻辑功能。逻辑功能。 =1 =1 L B C A Z BAZ 1.1.根据逻辑电路图写出逻辑表达式根据逻辑电路图写出逻辑表达式2. 2. 列出真值表列出真值表 BAZ )(CBAL 1011100011011011100101110110101010000000CBA3. 3. 确定逻辑功能：确定逻辑功能： 解解：CBA )(CBA 三输入奇校验电路三输入奇校验电路C

8、ZL 9例例3 3 已知电路如图所示，试分析该电路的逻辑功能。已知电路如图所示，试分析该电路的逻辑功能。&=1ABCP1P2P3P4F101.1.根据逻辑电路图写出逻辑表达式根据逻辑电路图写出逻辑表达式解解：ABCP1 ABCAPAP12 ABCBPBP13 ABCCPCP14 ABCCABCBABCAPPPF432 &=1ABCP1P2P3P4FCBAABCCBAABCF )(化简得：化简得： 112. 2. 列出真值表列出真值表CBAABCCBAABCF )(3. 3. 确定逻辑功能：确定逻辑功能： 由真值表可由真值表可知知, , 当当A A、B B、C C取相同值时取相同值时, , F

9、F为为1, 1, 否则否则F F为为0 0。所以该电路是一所以该电路是一个个 一致性电路一致性电路 。A B CF0 0 010 0 100 1 000 1 101 0 001 0 101 1 001 1 1112另外，上面的电路其实可以另外，上面的电路其实可以做进一步的简化做进一步的简化)(CBAABCF =1&=1ABCF思考：不一致电路应是怎样的？思考：不一致电路应是怎样的？CBAABC 13例例4 4 已知电路如图所示，试分析该电路的逻辑功能。已知电路如图所示，试分析该电路的逻辑功能。解解 (1)由图写由图写 表达式表达式YA ABCBABC CABC14()() ()YA ABCBA

10、BC CABCA ABCBABCCABCABCABCABCABCABACABBCACBCb.化简：化简：其卡诺图为其卡诺图为YABACBC化简后化简后15c.最简逻辑式可得真值表最简逻辑式可得真值表d.由真值表可知此电路为由真值表可知此电路为非一致电路非一致电路，即输入，即输入A、B、C取值不一样时输出取值不一样时输出为为1,否则为否则为0YABACBC16例例5 5 已知电路如图所示，试分析该电路的逻辑功能。已知电路如图所示，试分析该电路的逻辑功能。输入输入输出输出解解 (1)由图写由图写 表达式表达式 01012123233 BBGBBGBBGBG17(2) 列出真值表列出真值表 B3 B

11、2 B1 B0 G3 G2 G1 G0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 0 1 1 0 0 1 0 0 1 0 0 0 1 1 0 0 1 0 1 0 1 1 1 0 1 1 0 0 1 0 1 0 1 1 1 0 1 0 0 1 0 0 0 1 1 0 0 1 0 0 1 1 1 0 1 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 0 0 1 0 1 0 1 1 0 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 0 0 0(3) 分析功能分析功能本电路是自然二进制码本电路

12、是自然二进制码至格雷码的转换电路至格雷码的转换电路。 01012123233 BBGBBGBBGBG18例例6 6 已知电路如图所示，试分析该电路的逻辑功能。已知电路如图所示，试分析该电路的逻辑功能。1 AB1L2L&解解 (1) 列出该电路的输出逻辑表达式列出该电路的输出逻辑表达式BABAL 1BABAL 2(2) 列真值表列真值表 输输 入入 A B 0 0 0 1 1 0 1 1输输 出出 L1 L2 0 0 0 1 1 0 0 019 输输 入入 A B 0 0 0 1 1 0 1 1输输 出出 L1 L2 0 0 0 1 1 0 0 0 综合考虑综合考虑L1和和L2的值，可的值，可推

13、得电路的逻辑功能：推得电路的逻辑功能：当当AB时，时， L1L2=10当当AB时，时， L1L2=01当当A=B时，时， L1L2=00 即即 根据根据L1L2的值，可判断的值，可判断A、B之间的关系，之间的关系，是是A大于大于B， A小于小于B，还是，还是A等于等于B。L1L2不可能等于不可能等于1120例例7 7 已知电路如图所示，试分析该电路的逻辑功能。已知电路如图所示，试分析该电路的逻辑功能。&1ABCS1Z2Z3ZAB=Z1BA=AB+A=AAB=AZ=Z)(12BA=BB+A=BAB=BZ=Z)(13BA=BA+BA=BABA=ZZ=S32AB=Z=C121输入输出1100A101

14、0B0110S1000C真值表功能分析：半加器S：A、B两数相加C：进位位可作为运算器基本部件BACS0C223.2 组合逻辑电路的设计组合逻辑电路的设计 (1) (1) 由实际问题进行逻辑抽象，列出真值表；由实际问题进行逻辑抽象，列出真值表；(2) (2) 由真值表列出逻辑表达式；由真值表列出逻辑表达式；(3) (3) 简化和变换逻辑表达式；简化和变换逻辑表达式；(4) (4) 画出逻辑电路图逻辑功能。画出逻辑电路图逻辑功能。 设计步骤：设计步骤：设计目的：设计目的：据给定逻辑功能及实现所用器件的要求，据给定逻辑功能及实现所用器件的要求，找出实现方案，并画出逻辑电路图找出实现方案，并画出逻辑

15、电路图组合逻辑电路设计是其分析的逆过程组合逻辑电路设计是其分析的逆过程23实际逻实际逻辑问题辑问题逻辑表逻辑表达式达式列写真列写真值表值表逻辑电逻辑电路图路图逻辑抽象逻辑抽象公式法化简公式法化简卡诺图化简卡诺图化简所需表所需表达式达式若无要求，则化若无要求，则化为最简逻辑式为最简逻辑式若已要求逻辑门若已要求逻辑门类型及个数，则类型及个数，则视其要求而定视其要求而定原则原则：最简（要求所用器件的种类和数量都尽可能最简（要求所用器件的种类和数量都尽可能 少，且器件之间的连线也最少少，且器件之间的连线也最少) )。 24用用与非门与非门和和反相器反相器设计一个优先排队电路。火车有特快、直快和慢车。设

16、计一个优先排队电路。火车有特快、直快和慢车。它们进出站的优先次序是：特快、直快、慢车，同一时刻只能有一它们进出站的优先次序是：特快、直快、慢车，同一时刻只能有一列车进出。列车进出。解：解：例例1 1： 1 1）由题意进行逻辑抽象。）由题意进行逻辑抽象。输入变量输入变量及逻辑状态定义：及逻辑状态定义：有无特快正准备进出站定义为变量有无特快正准备进出站定义为变量A A。A=1A=1表示有特表示有特快正准备进出站快正准备进出站，反之，反之A=0A=0同理，将有无直快和慢车正准备进出站分别定义为变量同理，将有无直快和慢车正准备进出站分别定义为变量B B、C C输出变量输出变量及逻辑状态定义：及逻辑状态

17、定义：某时刻特快能否进出站定义为变量某时刻特快能否进出站定义为变量LALA。LA=1LA=1表示特表示特快能够进出站快能够进出站，反之，反之LA=0LA=0同理，将直快和慢车能否进出站分别定义为变量同理，将直快和慢车能否进出站分别定义为变量LBLB、LCLC25经过逻辑抽象，可列真值表：当特快当特快A=1A=1时，无论直快时，无论直快B B、慢车、慢车C C为何值，为何值，LA=1LA=1，LB= LB= LC=0;LC=0;当直快当直快B=1B=1，且，且A=0A=0时，无论时，无论C C为何值，为何值，LB=1LB=1，LA=LC=0LA=LC=0；当慢车当慢车C=1C=1，且，且A=B=

18、0A=B=0时，时，LC=1LC=1，LA=LB=0LA=LB=0。ABC LA LB LC000 0 0 01 01 001 1 0 00 1 0 0 0 1 00001111LAABC01000111102 2）写出逻辑表达式。）写出逻辑表达式。CBALBALALCBA ，26 4 4）画出逻辑电路图）画出逻辑电路图 A B C & 1 & LB 1 1 1 LC LA 3 3）根据题意，变换成与非形式）根据题意，变换成与非形式 CBALBALALCBA ，27例2：射击游戏（用与非门实现）每人打三枪，一枪打鸟，一枪打鸡，一枪打兔子。规则：打中两枪得奖（其中有一枪必须是鸟）解：解：1) 1

19、) 逻辑抽象。逻辑抽象。 设设A A、B B、C C为为输入变量输入变量，分别表示是否打中鸟、是否打中鸡、，分别表示是否打中鸟、是否打中鸡、是否打中免子，是否打中免子，=1=1表示打中鸟，表示打中鸟，=0=0表示没有打中鸟表示没有打中鸟为为输出变量输出变量，表示是否得奖。，表示是否得奖。1 1表示得奖，表示得奖，0 0表示未得奖表示未得奖 2) 2)列真值表列真值表 0000A1100B1010C0000Z1111A1100B1010C1110Z输入输出输入输出280000A1100B1010C0000Z1111A1100B1010C1110Z输入输出输入输出ZABCABCABCABCABCA

20、BCABCABCABCABCABCACABACABACAB 3) 3) 写出写出Z Z的的逻辑表达式并逻辑表达式并化简；化简；ABC&Z29解：解：1) 1) 逻辑抽象。逻辑抽象。 设设A A、B B、C C为为输入变量输入变量，分别表示，分别表示A A、B B、C C三台设备的三台设备的运停状态。设备运转为运停状态。设备运转为1 1状态，设备停止为状态，设备停止为0 0状态，状态， X X、Y Y为为输出变量输出变量，分别表示，分别表示X X、Y Y两台发电机的启两台发电机的启停。停。1 1表示发电机启动，表示发电机启动，0 0表示发电机停机表示发电机停机例例3 3：工厂有工厂有A A、B

21、B、C C三台设备，其中三台设备，其中A A和和B B的功率相的功率相等，等，C C的功率是的功率是A A的两倍。这些设备由的两倍。这些设备由X X和和Y Y两台发电两台发电机供电，发电机机供电，发电机X X的最大输出功率等于的最大输出功率等于A A的功率，发电的功率，发电机机Y Y的最大输出功率是的最大输出功率是X X的三倍。要求设计一个逻辑电的三倍。要求设计一个逻辑电路，能够根据各台设备的运转和停止状态，以最节约路，能够根据各台设备的运转和停止状态，以最节约能源的方式启、停发电机。能源的方式启、停发电机。30 2) 2)列真值表列真值表 3) 3) 卡诺图化简卡诺图化简, ,并写出并写出X

22、 X、Y Y的逻辑表达式；的逻辑表达式； 0 1 1 0 0 1 1 1 Y 0 0 0 1 1 0 1 0 A BC X 0 1 11 10 01 00 A BC 0 1 11 10 01 00 ABCCBACBAX 输 入输 出A B C XY0000010100111001011101110010100101010111CABY 31 A B C 1 & 1 X 1 & 1 1 & & 1 1 Y 4) 4) 画出逻辑图画出逻辑图。 ABCCBACBAX CABY 32写原函数写原函数最简与或式最简与或式给定逻辑门后列写对应逻辑函数的方法：给定逻辑门后列写对应逻辑函数的方法：1FABCD

23、ABCDAB CD2() ()() ()FABCDABCDABCDCABF3 CABF3 要求用要求用与非门与非门实现实现写原函数写原函数最简或与式最简或与式要求用要求用或非门或非门实现实现写写反函数反函数最简与或式最简与或式要求用要求用与或非门与或非门实现实现33解：由于函数解：由于函数已是最简与已是最简与或式或式，直接将，直接将F F两次取反，两次取反，得得 画逻辑电路图，如右图所示画逻辑电路图，如右图所示123456ABCD654321DCBATitleNumberRevisionSizeBDate:14-Feb-2002Sheet of File:C:Program FilesDesi

24、gn Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:&ABBCBDDABCFDCBADBBCABF 例例4 4： 用用与非门与非门实现函数实现函数 DCBADBBCABF （本题单变量的反变量可直接于逻辑图给出，不用经过反相器实现）（本题单变量的反变量可直接于逻辑图给出，不用经过反相器实现） 34对函数还可做如下变换：对函数还可做如下变换：相应的逻辑电路图，如右图所示相应的逻辑电路图，如右图所示123456ABCD654321DCBATitleNumberRevisionSizeBDate:14-Feb-2002Sheet of Fi

25、le:C:Program FilesDesign Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:&FAABBCCDDDCBADBBCABF DCBADCAB )(DCBADCAB DCBADCAB 35图图(a) (a) 为为二二级级5 5与非门，图与非门，图(b) (b) 为为三三级级4 4与非门与非门, ,显然图显然图(b)(b)中的门电路较少，此中的门电路较少，此为其优点，但是其级数较多，这会使为其优点，但是其级数较多，这会使得电路工作速度变慢。得电路工作速度变慢。123456ABCD654321DCBATitleNumberR

26、evisionSizeBDate:14-Feb-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:&ABBCBDDABCF图图(a)(a)123456ABCD654321DCBATitleNumberRevisionSizeBDate:14-Feb-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:&FAABBCCDD图图(b

27、)(b)“门电路的数量最少门电路的数量最少”和和“级数最少级数最少”通常相互矛盾。通常相互矛盾。通常，题目不特通常，题目不特别指明，即按别指明，即按“级数最少级数最少”解题解题；特别指明侧重前者，则按特别指明侧重前者，则按“门电路门电路的数量最少的数量最少”解题。解题。363.3 3.3 加法器加法器3.3.1 3.3.1 半加器（半加器（Half AdderHalf Adder） 不考虑低位来的进位，不考虑低位来的进位，只考虑两个加数只考虑两个加数AiAi、BiBi相加，相加，其和为其和为SiSi，向高位的进位为，向高位的进位为Ci Ci 。计算过程如下：。计算过程如下：真值表：真值表：10

28、00C011110101000SBABABABAS ABC 逻辑表达式：逻辑表达式：进位进位Ci37BABABAS ABC 逻辑图逻辑图逻辑符号逻辑符号383.3.2 3.3.2 全加器（全加器（Full AdderFull Adder） 真值表：真值表：卡诺图：卡诺图：1110111010011100101001110100110010100000CiSiBiAiCi-1 全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。果给出该位的进位信号。01011010SiCi-1AiBi01000111100

29、0100111CiCi-1AiBi010001111039卡诺图化简：卡诺图化简：01011010SiCi-1AiBi010001111000100111CiCi-1AiBi0100011110ii1iii1iii1iii1iiBACBACBACBACS 1iii CBAiii1ii1iBAACBCCi iiii1iiii1ii1i)(BABACBABACBACii 40逻辑图逻辑图:1iiiiCBAS iiii1iiBABACC ）（ A i B i =1 & & C i - 1 =1 S i C i HA1HA2该图表明：该图表明：1 1、用两个半加器和一个或门可以实、用两个半加器和一个或

30、门可以实现全加器：先求两个加数的半加和，现全加器：先求两个加数的半加和，再与低位的进位作第二次半加，所得再与低位的进位作第二次半加，所得结果即全加器的和。结果即全加器的和。2 2、两个半加器的进位作逻辑加，即、两个半加器的进位作逻辑加，即全加器的进位。全加器的进位。全加器的符号全加器的符号41构成：用多个构成：用多个1 1位全加器组成位全加器组成 低位的进位输出送至邻近高位的进位输入。属于并行相加，串行进位低位的进位输出送至邻近高位的进位输入。属于并行相加，串行进位 缺点：运算速度慢。缺点：运算速度慢。 3.3.3 3.3.3 串行进位加法器串行进位加法器FA0C-1A0B0S0FA1FA2F

31、A3C0C1C2C3S1S2S3A1B1A2B2A3B342Ci= GiPi Ci-1 GiPi 3.3.4 3.3.4 超前进位加法器超前进位加法器iiii1iiBABACC ）（Si= Pi Ci-1 Ci= GiPi Ci-1 C0= G0+ +P0 C-1 C1= G1+P1 C0C2= G2+P2 C1= G1+P1 G0+ P1P0 C-1= G2+P2 G1+ P2 P1 G0+ P2 P1 P0C-1 C3= G3+P3 C2 = G3+P3 G2+ P3 P2 G1+ P3P2 P1G0 + P3P2 P1 P0C-1 进位信号的产生：进位信号的产生：43集成集成4 4位加法

32、器位加法器 74LS28374LS283 1 & & & & CO (C3) & & 1 & & & P3 S3 =1 C2 & P2 S2 =1 & 1 & & P1 S1 S0 =1 =1 1 & & 1 & 1 & & B3 A3 B2 A2 B1 A1 B0 A0 C-1 1 1 1 1 1 1 1 1 P0 C1 C0 C-1 逻辑图：逻辑图：Si= Pi Ci-1 Ci= GiPi Ci-1 44 VCC B3 S3 CO A2 S2 A3 B2 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 S1 B0 C1 GND A1 S0 A0 B1 A3 B

33、2 A2 B1 A1 B0 A0 C1 74283 B3 CO S3 S2 S1 S0 74LS283 74LS283逻辑框图逻辑框图 74LS283 74LS283引脚图引脚图453.4 3.4 编码器编码器3.4.1 3.4.1 编码器的定义及功能编码器的定义及功能 将二进制数码将二进制数码(0或或1)按一定规则组成代码表示按一定规则组成代码表示一个特定对象，称为二进制编码。一个特定对象，称为二进制编码。 具有编码功能的电路称为编码电路，而相应具有编码功能的电路称为编码电路，而相应的的MSI芯片称为编码器芯片称为编码器( (Encoder) )。二进制编码二进制编码编码器编码器(Encod

34、er)46v编码器分为：编码器分为：普通编码器和优先编码器。普通编码器和优先编码器。v普通编码器：普通编码器：同一时刻只允许一个输入信号有效同一时刻只允许一个输入信号有效MM个不同的信号，至少需要个不同的信号，至少需要n n位二进制数编码。位二进制数编码。MM和和n n之间满足下列关系之间满足下列关系: : 2 2n nM M 为此目的而设计的编码电路称为为此目的而设计的编码电路称为n n位位二进制编码器二进制编码器 如如8/38/3线编码器：将输入的线编码器：将输入的8 8个状态编成个状态编成3 3位二进制数码输出；位二进制数码输出；如如BCDBCD编码器：将编码器：将1010个输入编成个输

35、入编成4 4位位8421BCD8421BCD码输出。码输出。47v优先编码器：优先编码器：允许两个以上的输入信号有效，但当允许两个以上的输入信号有效，但当同时输入几个有效信号时，优先编码器能按设定的优同时输入几个有效信号时，优先编码器能按设定的优先级别，只对其中先级别，只对其中优先权最高优先权最高的一个进行编码。的一个进行编码。481. 1. 普通普通8/38/3线编码器线编码器I0I1I2I3I4I5I6I7A0A1A2又称这种编码器为又称这种编码器为8-3线编码器线编码器输入是输入是I0I7 8个个高电平信号高电平信号输出是输出是3位二进制代码位二进制代码A2、A1、A0，高电平有效高电平

36、有效49输输 出出A2 A1 A00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1I0 I1 I2 I3 I4 I5 I6 I71 0 0 0 0 0 0 00 1 0 0 0 0 0 0输输 入入0 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1二进制编码器功能表二进制编码器功能表8-3线编码器功能表线编码器功能表 功能表是一种简化的真值表，表中没有列出输入逻辑变功能表是一种简化的真值表，表中没有列出输入逻辑变量的所有取值的组合。量

37、的所有取值的组合。 I0I1I2I3I4I5I6I7A0A1A250输输 出出A2 A1 A00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1I0 I1 I2 I3 I4 I5 I6 I71 0 0 0 0 0 0 00 1 0 0 0 0 0 0输输 入入0 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1由表得出编码器的输出函由表得出编码器的输出函数为数为 51因为任何时刻因为任何时刻I0I7当中当中仅有一个取值为仅有一个取值为1，

38、利用这个约束条件，利用这个约束条件将上式化简将上式化简 753107632176542IIIIAIIIIAIIIIA3位二进制编码器位二进制编码器52设计一个键控设计一个键控8421BCD8421BCD码编码器码编码器SSSSSSSSSS10V1k10D7CCC86B52A4932. 2. 键控键控8421BCD8421BCD码编码器码编码器-10/4-10/4线编码器线编码器该编码器输该编码器输入入低电平有低电平有效效53解：解：（1 1）列出功能表：）列出功能表： 输输 入入输输 出出S0S1S2S3S4S5S6S7S8S9ABCDGS 111111111100000 1111111110

39、10011 111111110110001 111111101101111 111111011101101 111110111101011 111101111101001 111011111100111 110111111100101 101111111100011 011111111100001 该编码器输入该编码器输入低电平低电平有效，有效，输出是高电平有效输出是高电平有效54（2 2）由功能表写出各输出的逻辑表达式为：）由功能表写出各输出的逻辑表达式为：9753197531SSSSSSSSSSD 9898SSSSA 76547654SSSSSSSSB 76327632SSSSSSSSC

40、重新整理得：重新整理得：98SSA 7654SSSSB 7632SSSSC 97531SSSSSD 55（3 3）由表达式画出）由表达式画出逻辑图：逻辑图：98SSA 7654SSSSB 7632SSSSC 97531SSSSSD 56（4 4）增加控制使能标志）增加控制使能标志GS GS ：(1)(1)当按下当按下S S0 0S S9 9任意一个键时，任意一个键时，GS=1GS=1，表示有，表示有信号输入；信号输入；(2)(2)当当S S0 0S S9 9均没均没按下时，按下时，GS=0GS=0，表示没有信号表示没有信号输入。输入。SSSSSSSSSS0123456789ABCDGS&1VC

41、C1k1057优先编码器优先编码器：在 同时存在两个或两个以上的输入信号时，优先编码器按优先级高的输入信号编码，优先级低的则不起作用。74147：优先编码的8421BCD编码器16脚集成芯片 ：输入信号，“0”有编码信号，“1”没有 ：是8421BCD码输出信号，以反码表示91II ABCD、5801I1101I21101I311101I4111101I51111101I611111101I7111111101I81111111101I91111111001D1110000111C1001100111B0101010101A输入)(反码输出74147真值表59 优先级最高，当 为0，则不管 有

42、无输入信号，均按 输入编码，输出为9（0110反码）9I9I9I81II 11 12 13 12345 1014678ABCD1I2I3I4I5I6I7I8I9I74147608线3线优先编码器7414816脚集成芯片 ：选通输入端 ：选通输出端 ：片优先编码输出端SSYEXY76543210IIIIIIII2A1A0ASSYEXY148LS7461111111111111&0I1I2I3I4I5I6I7ISYEXY0Y1Y2YS1 1 1 620000000001S01I0101I11101I211101I3111101I41111101I511111101I6111111101I71111

43、000011Y21100110011Y11010101011Y01111111101YS0000000011YEX输入输出74LS148真值表63当使能输入信号 时， 禁止编码。1=S 时允许编码， 优先级最高， 最低。0=S7I0I 为使能输出端，它只在允许编码（ ），而本片又没有编码信号时为0。SY0=S 为片优先编码输出端，它在允许编码（ ），且有编码信号时为0。0=SEXYEXSYYS、 均可在扩展功能时应用。64试用两片74LS148接成164优先编码器7I0I6I5I4I3I2I1IEXY2Y1Y0YSSY7I0I6I5I4I3I2I1IEXY2Y1Y0YSSY1&3Z2Z1Z0Z

44、15A8A7A0A74LS148（1）74LS148（2）653-5 3-5 译码器译码器译码器：译码器：将每一组二进制代码二进制代码译成对应的输出高、低电平信号高、低电平信号。译码是编码的反操作。译码是编码的反操作。常用译码电路：二进制译码器二十进制译码器显示译码器663.5 3.5 译码器和数据分配器译码器和数据分配器 3.5.1 3.5.1 译码器的定义及功能译码器的定义及功能译码器：译码器：u将每一组二进制代码二进制代码译成对应的输出高、低电平信号高、低电平信号。u译码是编码的反操作。译码是编码的反操作。u常用译码电路：二进制译码器二十进制译码器显示译码器671. 1. 二进制译码器的

45、一般原理二进制译码器的一般原理当使能端当使能端EIEI为有效电平时，对应每一组输入代码，只有其中为有效电平时，对应每一组输入代码，只有其中一个输出一个输出端端为有效电平为有效电平( (输入输入少少 输出多输出多） x0 x1 xn-1 y0 y1 .yEI 使能输入使能输入 二进制二进制译码器译码器 n个代个代码输入码输入端端使能输使能输入端入端EI2n个译码个译码输出端输出端682. 2. 由门电路构成的由门电路构成的2/ 42/ 4线译码器线译码器BAEIY1 ABEIY3 EI 1 B 1 1 & & & & y0 y1 y2 y3 A BAEIY0 BAEIY2 69输输 入入输出输出

46、EIABY0Y1Y2Y3HHHHHLLLLHHHLLHHLHHLHLHHLHLHHHHHL列写功能表如下：列写功能表如下：输输 入入输出输出EIABY0Y1Y2Y3111110000111001101101011010111110BAEIY1 ABEIY3 BAEIY0 BAEIY2 70CCV2A2A1A1A0A0A0Y1Y2Y3Y4Y5Y6Y7Y二极管组成译码电路二极管组成译码电路7111110000A211001100A110101010A000000001Y000000010Y100000100Y200001000Y300010000Y400100000Y501000000Y61000

47、0000Y7输入输出01270126012501240123012201210120AAA=YAAA=YAAA=YAAA=YAAA=YAAA=YAAA=YAAA=Y注：二极管构成的译码器优点是电路比较简单。缺点是电路的注：二极管构成的译码器优点是电路比较简单。缺点是电路的输入电阻低输出电阻高。另外存在输出电平移动问题。通常用输入电阻低输出电阻高。另外存在输出电平移动问题。通常用在中大规模的集成电路中。在中大规模的集成电路中。723.5.2 3.5.2 集成译码器集成译码器以以74138-3/874138-3/8线译码器为例线译码器为例 G1 G2A G2B A B C 1 1 1 1 1 1

48、& & & & & & & & Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 1 & 三个使能端三个使能端三个输入端三个输入端八个输出端八个输出端ABCGGGYB2A210 ABCGGGYB2A211 ABCGGGYB2A212 BACGGGYB2A213 ABCGGGYB2A214 ABCGGGYB2A215 ACBGGGYB2A216 CBAGGGYB2A217 737413874138逻辑符号逻辑符号7413874138芯片引脚芯片引脚ABCGGGYB2A210 ABCGGGYB2A211 ABCGGGYB2A212 BACGGGYB2A213 ABCGGGYB2A214 ABCGGG

49、YB2A215 ACBGGGYB2A216 CBAGGGYB2A217 iB2A21imGGGY 74根据功能表可得知根据功能表可得知7413874138芯片的用法：芯片的用法：此处使能端控制此处使能端控制使芯片处于非正使芯片处于非正常工作状态常工作状态故此可用故此可用A A2 2A A1 1A A0 0分别表示分别表示CBACBA习惯上，常用习惯上，常用A A2 2A A1 1A A0 0表示最高、次高、最低位，表示最高、次高、最低位，00120mAAAY 10121mAAAY 20122mAAAY 30123mAAAY 40124mAAAY 50125mAAAY 60126mAAAY 70

50、127mAAAY 3/83/8线译码器能产生三变量函数的全部最小项。线译码器能产生三变量函数的全部最小项。基于这一点用该器件能够方便地实现三变量逻辑函数。基于这一点用该器件能够方便地实现三变量逻辑函数。75【例【例】 74138-3/8线译码器线译码器的的Verilog描述描述module my138(en,addin,yout);input2:0 addin; input en;output7:0 yout; reg7:0 yout;always (en or addin)if (en)yout = 8b11111111;elsecase (addin)3d0: yout=8b1111111

51、0;3d1: yout=8b11111101;3d2: yout=8b11111011;3d3: yout=8b11110111;3d4: yout=8b11101111;3d5: yout=8b11011111;3d6: yout=8b10111111;3d7: yout=8b01111111;default: yout = 8b11111111;endcase endmodule767413874138工作条件工作条件 ：GG1 1=1=1，GG2A2A=G=G2B2B=0=00120AAAY 0122AAAY 0124AAAY 0127AAAY ABCCBACBACBAF7420YYYY

52、例例1 1：用：用3/83/8线译码器实现逻辑函数线译码器实现逻辑函数ABCCBACBACBAFABCCBACBACBAF用译码器实现逻辑函数时用译码器实现逻辑函数时不用化简不用化简，直接由最小项表达。，直接由最小项表达。ABCCBACBACBA77例例2: 2: 用用7413874138实现函数实现函数CAABF 467( , ,)FAA B CBACmmm解：解：764mmm 764mmm 764YYY 123456ABCD654321DCBATitleNumberRevisionSizeBDate:17-Feb-2002Sheet of File:C:Program FilesDesig

53、n Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:&ABCVCCF Y Y Y Y Y Y Y YAAAEEE0112A012345677413822B另：另：137( , , )FAC B ABACmmm731mmm 731mmm 731YYY 123456ABCD654321DCBAT itleNum berR evisionSizeBDate:17-Feb-2002Sheet of File:C :Program FilesDesign E xplorer 99 SE L ibraryYangHengXinM yDesign.d

54、dbDrawn B y:& Y Y Y Y Y Y Y YAAAEEE0112A012345677413822BCBAVC CF78例例3 3：用两片：用两片7413874138扩展为扩展为4 4线线1616线译码器线译码器连接好三个部分：输出、输入、使能连接好三个部分：输出、输入、使能输出端输出端输入端输入端使能端使能端79 二十进制译码器就二十进制译码器就是将是将10个个BCD代码译成代码译成10个高低电平的输出信号，个高低电平的输出信号，BCD码以外的伪码码以外的伪码（10101111），输出均），输出均无低电平信号产生。无低电平信号产生。 74HC42为二十进制为二十进制的译码器，其内

55、部逻辑的译码器，其内部逻辑图如图所示，图如图所示，二十进制译码器二十进制译码器其输出端逻辑式为其输出端逻辑式为(0 9)iiYmi8074139双 二线四线译码器00001G1100B 1010A 11101Y011011Y110111Y201111Y3输入输入输输出出真值表真值表A1B1G1A2B2G20Y11Y12Y13Y10Y21Y22Y23Y27413981G2/G1A2/A1B2/B111111&00Y2/Y111Y2/Y122Y2/Y133Y2/Y182利用1只139，4只138构造5-32译码器0Y7Y)1(74138ABC1S2S3S18Y15Y)2(74138ABC1S2S3

56、S116Y23Y)3(74138ABC1S2S3S1ABG741390Y1Y2Y3Y4I3I24Y31Y)4(74138ABC1S2S3S12I1I0I83abcdfge3.5.3 3.5.3 显示器和译码器显示器和译码器 a b c d e f g a b c d e f g （1 1）按发光物质不同，分为）按发光物质不同，分为“发光二极管显示器发光二极管显示器”、“荧荧光数字显示器光数字显示器”、“液晶显示器液晶显示器”等等 共阳七段显示器共阳七段显示器共阴七段显示器共阴七段显示器七段显示器七段显示器（2 2）按字形显示方式不同，分为）按字形显示方式不同，分为“点阵式点阵式”和和“分段式分

57、段式”等等显示器分类：显示器分类：0184abcdfga b c d e f g1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 1e共阴极显示器共阴极显示器85BCD七段字符显示器译码器七段字符显示器译码器将输入的BCD码，翻译成七段码显示器显示的显示代码。1100000000A30011110000A20011001100A11010101010A01110101101Ya1110011111Yb1111111011Yc0101101101Yd0101000101Ye1101110001Yf1101111100Ygabcdefgdp9876543210数字字型输入

58、输出86000001011111101001AA23AAaY1111111100000000000001011111101001AA23AAbY1111111110000000000001011111101001AA23AAdY11111111000000000001011111101001AA23AAcY11111111000000111187012123g0112023f012e012012012d01223c01201213b02130123aAAA+AAA=YAA+AA+AAA=YA+AA=YAAA+AAA+AAA=YAAA+AA=YAAA+AAA+AA=YAA+AA+AAAA=Y88

59、7448 BCD七段字符显示器译码器A3、A2、A1、A0：BCD码输入；YaYg：译码输出； ：试灯输入； ：灭灯输入； ：动态灭灯输入； ：动态灭灯输出； 、 相连。LTBIRBIRBORBOBI/RBO三个使能端： 、 、 LTRBIBI89译码器译码器74487448（输出为高电平，驱动（输出为高电平，驱动共阴显示器共阴显示器）4 4个输入端个输入端3 3个辅助控制端个辅助控制端7 7个输出端个输出端90 译码器74487448功能框图功能框图ABCDagb.LTBI/RBORBI744891十进制或功能输 入BI/RBO输出字形LTRBIDCBAabcdefg0HHLLLLHH H

60、HHHHL1HLLLHHL H HLLLL2HLLHLHH H LHHLH3HLLHHHH H HHLLH15HHHHHHL L LLLLL消 隐脉冲消隐灯 测 试 LL L LLLLLHLLLLLLL L LLLLLL HH H HHHHHBCD-七段显示译码器七段显示译码器7448的逻辑功能的逻辑功能 92功能输 入BI/RBO输出字形LTRBIDCBAabcdefg消 隐脉冲消隐灯 测 试 LL L L LLLLHLLLLLLL L L LLLLL HH H H HHHHBCD-BCD-七段显示译码器七段显示译码器74487448的逻辑功能的逻辑功能 灭灯输入灭灯输入BIBI/ /动态灭