版图设计课件

1、ICCAD版图版图.1集成电路计算机辅助设计集成电路计算机辅助设计 集成电路制造与版图基础集成电路制造与版图基础微电子学院微电子学院 高海霞高海霞Email: ICCAD版图版图.2集成电路设计与制造的主要流程框架集成电路设计与制造的主要流程框架设计设计芯片检测芯片检测单晶、外单晶、外延材料延材料掩膜版掩膜版芯片制造芯片制造过程过程封装封装测试测试系统需求系统需求ICCAD版图版图.3 设计创意设计创意 + + 仿真验证仿真验证功能要求功能要求行为设计（行为设计（VHDL）版图数据输出版图数据输出是是行为仿真行为仿真综合、优化综合、优化网表网表时序仿真时序仿真版图设计版图设计后仿真后仿真否否是

2、是否否否否是是集成电路的设计过程集成电路的设计过程集成电路设集成电路设计的最终输出计的最终输出是掩膜版图，是掩膜版图，通过制版和工通过制版和工艺流片可以得艺流片可以得到所需的集成到所需的集成电路。电路。ICCAD版图版图.4集成电路设计制版流水加工划片封装封装后的芯片裸片die硅圆片Wafer掩膜版MASK版图layout集成电路的制造过程集成电路的制造过程ICCAD版图版图.5芯片加工：从版图到裸芯片加工：从版图到裸片片制版制版加工加工是一种多层平面是一种多层平面“印刷印刷”和叠加过程。和叠加过程。集成电路版图的作用集成电路版图的作用ICCAD版图版图.6所设计的版图所设计的版图集成电路版图

3、的作用集成电路版图的作用ICCAD版图版图.7加工后得到的实际芯片版图加工后得到的实际芯片版图集成电路版图的作用集成电路版图的作用ICCAD版图版图.8内容提要内容提要q双极集成电路工艺的基本流程双极集成电路工艺的基本流程q双极双极ICIC中的基本元器件中的基本元器件qCMOSCMOS集成电路工艺的基本流程集成电路工艺的基本流程q集成电路版图设计规则集成电路版图设计规则ICCAD版图版图.9一、双极集成电路工艺的基本流程一、双极集成电路工艺的基本流程集成电路技术的核心集成电路技术的核心PNPN结：集成电路和半导体器件的各类特性都是结：集成电路和半导体器件的各类特性都是PNPN结相互结相互作用的

4、结果；如果通过某种方法使得半导体中一部分区作用的结果；如果通过某种方法使得半导体中一部分区域为域为p p型，另一部分区域为型，另一部分区域为n n型，即将型，即将p p型半导体与型半导体与n n型半型半导体制作在同一硅片上，则在其交界面就形成导体制作在同一硅片上，则在其交界面就形成PNPN结。结。由于半导体器件和集成电路是由不同的由于半导体器件和集成电路是由不同的n n型和型和p p型区域组型区域组合构成的，因此，以掺杂为手段，通过补偿作用形成不合构成的，因此，以掺杂为手段，通过补偿作用形成不同类型半导体区域是制造半导体器件的基础。同类型半导体区域是制造半导体器件的基础。选择性掺杂选择性掺杂是

5、集成电路制造技术的核心。是集成电路制造技术的核心。ICCAD版图版图.10实现选择性掺杂的三道基本工序实现选择性掺杂的三道基本工序(1)(1)氧化：在温度为氧化：在温度为80080012001200度的氧气中使半导体表面形成度的氧气中使半导体表面形成SiOSiO2 2薄层。作为阻挡层，在硅片表面没有薄层。作为阻挡层，在硅片表面没有SiOSiO2 2层的区域才允层的区域才允许掺杂原子进入硅片，从而改变硅的性质，而硅上覆盖有许掺杂原子进入硅片，从而改变硅的性质，而硅上覆盖有SiOSiO2 2层的区域就起阻挡层作用，阻挡杂质原子进入硅片。层的区域就起阻挡层作用，阻挡杂质原子进入硅片。SiOSiO2

6、2薄膜在集成电路中的作用：作为对杂质选择扩散的掩膜；作为薄膜在集成电路中的作用：作为对杂质选择扩散的掩膜；作为MOSMOS器件的绝缘栅材料；作为器件表面的保护（钝化）膜；作为绝缘介质和器件的绝缘栅材料；作为器件表面的保护（钝化）膜；作为绝缘介质和隔离介质，如器件之间的隔离，层间隔离；作为集成电路中电容器元件隔离介质，如器件之间的隔离，层间隔离；作为集成电路中电容器元件的介质。的介质。一、双极集成电路工艺的基本流程一、双极集成电路工艺的基本流程ICCAD版图版图.11实现选择性掺杂的三道基本工序实现选择性掺杂的三道基本工序(2)(2)光刻光刻：有选择地去除有选择地去除SiOSiO2 2层。借助于

7、掩膜版，并利层。借助于掩膜版，并利用光敏抗蚀涂层发生光化学反应，结合刻蚀方法在各种用光敏抗蚀涂层发生光化学反应，结合刻蚀方法在各种薄膜上制备出合乎要求的图形，实现掩膜版图形到硅片薄膜上制备出合乎要求的图形，实现掩膜版图形到硅片表面各种薄膜上图形的转移。光刻工艺需使用掩膜版生表面各种薄膜上图形的转移。光刻工艺需使用掩膜版生成合适的图形。成合适的图形。一、双极集成电路工艺的基本流程一、双极集成电路工艺的基本流程ICCAD版图版图.12实现选择性掺杂的三道基本工序实现选择性掺杂的三道基本工序(3)(3)掺杂：在半导体基片的一定区域掺入一定浓度的杂掺杂：在半导体基片的一定区域掺入一定浓度的杂质元素，形

8、成不同类型的半导体层，来制作各种器件。质元素，形成不同类型的半导体层，来制作各种器件。掺杂工艺主要有两种：扩散和离子注入。掺杂工艺主要有两种：扩散和离子注入。扩散：在热运动的作用下，物质的微粒都有一种从高浓扩散：在热运动的作用下，物质的微粒都有一种从高浓度的地方向低浓度的地方运动的趋势。在度的地方向低浓度的地方运动的趋势。在IC生产中，扩生产中，扩散的同时进行氧化。散的同时进行氧化。一、双极集成电路工艺的基本流程一、双极集成电路工艺的基本流程ICCAD版图版图.13q按照制造器件的结构不同可以分为：按照制造器件的结构不同可以分为： 双极型双极型：由电子和空穴这两种极性的载流子作为在：由电子和空

9、穴这两种极性的载流子作为在有源区中运载电流的工具。有源区中运载电流的工具。 MOSMOS型：型：PMOSPMOS工艺、工艺、NMOSNMOS工艺、工艺、CMOSCMOS工艺工艺 BiCMOSBiCMOS集成电路：双极与集成电路：双极与MOSMOS混合集成电路混合集成电路q按照按照MOSMOS的栅电极的不同可以分为：的栅电极的不同可以分为： 铝栅工艺、硅栅工艺（铝栅工艺、硅栅工艺（CMOSCMOS制造中的主流工艺）制造中的主流工艺）q按照按照CMOSCMOS工艺的不同可以分为：工艺的不同可以分为： P P阱工艺、阱工艺、N N阱工艺、双阱工艺阱工艺、双阱工艺工艺类型简介工艺类型简介一、双极集成电

10、路工艺的基本流程一、双极集成电路工艺的基本流程ICCAD版图版图.14制备制备NPN晶体管的工艺流程晶体管的工艺流程 (1) 基区氧化：原始材料为基区氧化：原始材料为N型硅片，将作为最终型硅片，将作为最终NPN晶体管的集电区。晶体管的集电区。一、双极集成电路工艺的基本流程一、双极集成电路工艺的基本流程ICCAD版图版图.15制备制备NPN晶体管的工艺流程晶体管的工艺流程 (2) 基区光刻基区光刻(3) 基区掺杂：采用扩散技术，掺入基区掺杂：采用扩散技术，掺入P型杂质，通过补偿，使衬底的一部型杂质，通过补偿，使衬底的一部分区域变为分区域变为P型区，成为晶体管的基型区，成为晶体管的基区。同时表面又

11、生成一层区。同时表面又生成一层SiO2一、双极集成电路工艺的基本流程一、双极集成电路工艺的基本流程ICCAD版图版图.16制备制备NPN晶体管的工艺流程晶体管的工艺流程 (4) 发射区光刻：在基区范发射区光刻：在基区范围内的围内的SiO2层上光刻出一层上光刻出一个小窗口，确定发射区的个小窗口，确定发射区的范围。范围。(5) 发射区掺杂：采用扩散掺发射区掺杂：采用扩散掺杂技术，掺入杂技术，掺入N型杂质，通型杂质，通过补偿，使一部分过补偿，使一部分P型基区型基区转变为转变为N型，成为晶体管的型，成为晶体管的发射区。同时表面上又生成发射区。同时表面上又生成一层一层SiO2一、双极集成电路工艺的基本流

12、程一、双极集成电路工艺的基本流程ICCAD版图版图.17制备制备NPN晶体管的工艺流程晶体管的工艺流程(6) 引线孔光刻：在基区和发引线孔光刻：在基区和发射区范围内分别刻出窗口射区范围内分别刻出窗口，用于制备电极。，用于制备电极。(7) 淀积金属：将用于形成电淀积金属：将用于形成电极。极。一、双极集成电路工艺的基本流程一、双极集成电路工艺的基本流程ICCAD版图版图.18制备制备NPN晶体管的工艺流程晶体管的工艺流程(8) “反刻反刻”：采用光刻技术，将用作为：采用光刻技术，将用作为E电极和电极和B电极电极的金的金属保留，刻蚀掉其余部分。硅片背面通过金属化形成属保留，刻蚀掉其余部分。硅片背面通

13、过金属化形成C极极。构成晶体管管芯。构成晶体管管芯。一、双极集成电路工艺的基本流程一、双极集成电路工艺的基本流程ICCAD版图版图.19制备制备NPN晶体管的工艺流程晶体管的工艺流程一、双极集成电路工艺的基本流程一、双极集成电路工艺的基本流程ICCAD版图版图.20IC管芯中的特殊问题管芯中的特殊问题(1) 隔离隔离 问题：由于集成电路中各种晶体管、二极管、电阻和电问题：由于集成电路中各种晶体管、二极管、电阻和电容等都是制作在同一块硅片上的，采用常规容等都是制作在同一块硅片上的，采用常规NPN工艺，硅工艺，硅片衬底即为集电区，同一硅片上制作的多个片衬底即为集电区，同一硅片上制作的多个NPN晶体

14、管，晶体管，集电区连在一起，显然不会与电路中元器件连接关系相一集电区连在一起，显然不会与电路中元器件连接关系相一致。因此先要使不同元件相互绝缘而成为各自独立的元件，致。因此先要使不同元件相互绝缘而成为各自独立的元件，然后再用金属导电膜将它们按照电路要求相互连接起来。然后再用金属导电膜将它们按照电路要求相互连接起来。 解决方法：采用隔离技术，将不同元器件相互隔开。实解决方法：采用隔离技术，将不同元器件相互隔开。实际生产中采用多种隔离方法。最简单的是际生产中采用多种隔离方法。最简单的是PN结隔离技术结隔离技术（运用（运用PN结的单向导电性），将不同的元器件之间用背靠结的单向导电性），将不同的元器件

15、之间用背靠背的背的PN结隔开，并且将其中的结隔开，并且将其中的P区接至电路中的最低电位。区接至电路中的最低电位。一、双极集成电路工艺的基本流程一、双极集成电路工艺的基本流程ICCAD版图版图.21 衬底硅片衬底硅片(P型型) 外延外延生长生长N型硅型硅 隔离氧化隔离氧化 隔离光刻隔离光刻 隔离扩散隔离扩散IC管芯中的特殊问题管芯中的特殊问题PN结隔离工艺流程结隔离工艺流程一、双极集成电路工艺的基本流程一、双极集成电路工艺的基本流程ICCAD版图版图.22IC管芯中的特殊问题管芯中的特殊问题(2) NPN晶体管集电区埋层的引入：晶体管集电区埋层的引入： 因为在集成电路中各元件的端点都从上表面引出

16、，并因为在集成电路中各元件的端点都从上表面引出，并在上表面实现互连，所以集电极电流在集电区是横向流动在上表面实现互连，所以集电极电流在集电区是横向流动的，而为了保证集电结可以承受足够高的反向击穿电压，的，而为了保证集电结可以承受足够高的反向击穿电压，外延层的电阻率又不能选得很低，这就形成较大的集电极外延层的电阻率又不能选得很低，这就形成较大的集电极串联电阻。串联电阻。为了减小集电极串联电阻，在晶体管的外延层为了减小集电极串联电阻，在晶体管的外延层和衬底之间需要增加和衬底之间需要增加N+埋层。埋层。一、双极集成电路工艺的基本流程一、双极集成电路工艺的基本流程ICCAD版图版图.23IC管芯中的特

17、殊问题管芯中的特殊问题(3) 元器件之间的互连：在元器件之间的互连：在NPN晶体管工艺中通过淀积金属晶体管工艺中通过淀积金属和反刻工艺形成晶体管电极引出区时，可以同时实现和反刻工艺形成晶体管电极引出区时，可以同时实现IC内内部的互连不增加工艺。部的互连不增加工艺。 (4) 集成电路中的其他元器件：可以在形成集成电路中的其他元器件：可以在形成NPN晶体管的同晶体管的同时，生成时，生成IC中的其他元器件，例如电阻、电容、中的其他元器件，例如电阻、电容、PNP晶体晶体管等管等。 结论：对采用结论：对采用PN结隔离的双极结隔离的双极IC基本工艺，与制作基本工艺，与制作NPN晶体管的基本工艺相比，只需增

18、加外延工艺，当然工艺步晶体管的基本工艺相比，只需增加外延工艺，当然工艺步骤要增加不少。骤要增加不少。一、双极集成电路工艺的基本流程一、双极集成电路工艺的基本流程ICCAD版图版图.24PN结隔离双极结隔离双极IC工艺基本流程工艺基本流程 衬底材料衬底材料(P型硅型硅) 埋层氧化埋层氧化埋层光刻埋层光刻埋层掺杂埋层掺杂(Sb)- 外延外延 (N型硅型硅)- 隔离氧化隔离氧化隔离光刻隔离光刻隔离掺杂隔离掺杂(B) 基区氧化基区氧化基区光刻基区光刻基区掺杂基区掺杂(B)和发射区氧化和发射区氧化 发射区光刻发射区光刻发射区掺杂发射区掺杂(P)和氧化和氧化 引线孔光刻引线孔光刻淀积金属化层淀积金属化层

19、反刻金属互连线反刻金属互连线合金化合金化 后工序后工序结论：结论： PN结隔离结隔离双极双极IC基本工艺包括基本工艺包括6次光刻。次光刻。一、双极集成电路工艺的基本流程一、双极集成电路工艺的基本流程ICCAD版图版图.25PN结隔离双极结隔离双极IC中的中的NPN晶体管晶体管一、双极集成电路工艺的基本流程一、双极集成电路工艺的基本流程ICCAD版图版图.26 双极双极IC的工艺流程是按照构成的工艺流程是按照构成NPN晶体管设计的。晶体管设计的。在构造在构造NPN晶体管的同时，生成晶体管的同时，生成IC中的其他元器件中的其他元器件。 下面是一种典型的下面是一种典型的NPN晶体管结构。晶体管结构。

20、二、双极二、双极IC中的基本元器件中的基本元器件ICCAD版图版图.271. 其他其他NPN晶体管结构晶体管结构 二、双极二、双极IC中的基本元器件中的基本元器件ICCAD版图版图.28 2. 电阻电阻： RRsL/W Rs称为方块电阻，可以由工艺控制。称为方块电阻，可以由工艺控制。二、双极二、双极IC中的基本元器件中的基本元器件ICCAD版图版图.293. 电容电容：可以采用两种结构类型。：可以采用两种结构类型。 MOS结构结构 PN结电容结构结电容结构 (Metal-Oxide-Semiconductor)二、双极二、双极IC中的基本元器件中的基本元器件PICCAD版图版图.30二、双极二

21、、双极IC中的基本元器件中的基本元器件4. 二极管二极管 可以采用可以采用NPN晶体管的不同接法晶体管的不同接法构成二极管。例如：构成二极管。例如： (1)用用BC结，发射极开路；结，发射极开路； (2)用用EB结，集电极开路；结，集电极开路； (3)用用EB结，结，BC短路；短路； (4)用用BC结，结，EB短路；短路； (5)用用BC结，结，CE短路；短路； (6)单独单独BC结结(无无发射区掺杂发射区掺杂)。 不同接法构成的二极管，其击穿不同接法构成的二极管，其击穿电压、结电容等电参数各不相同。电压、结电容等电参数各不相同。ICCAD版图版图.315. 横向横向PNP晶体管晶体管二、双极

22、二、双极IC中的基本元器件中的基本元器件ICCAD版图版图.326. 纵向纵向PNP晶体管晶体管(注意：其集电区即为衬底材料，与注意：其集电区即为衬底材料，与隔离墙相连隔离墙相连)二、双极二、双极IC中的基本元器件中的基本元器件ICCAD版图版图.33说明：版图中只采用了说明：版图中只采用了NPN晶体管、二极管和电阻。晶体管、二极管和电阻。二、双极二、双极IC中的基本元器件中的基本元器件ICCAD版图版图.34小结：集成化线路的特点小结：集成化线路的特点(以双极以双极IC为例为例) (1) IC中制备大容量的电容比较困难，高阻值电阻精度差中制备大容量的电容比较困难，高阻值电阻精度差，因此放大电

23、路中多以差分对为基本单元，同时采用恒流，因此放大电路中多以差分对为基本单元，同时采用恒流源、有源负载等电路结构。源、有源负载等电路结构。 (2)双极双极IC工艺流程是围绕如何使工艺流程是围绕如何使NPN晶体管具有最佳特晶体管具有最佳特性安排的，在这同时形成其他元器件。因此双极性安排的，在这同时形成其他元器件。因此双极IC中中PNP晶体管特性比晶体管特性比NPN晶体管特性差得多，例如晶体管特性差得多，例如PNP晶体管的晶体管的电流放大系数只有几到电流放大系数只有几到20左右。一般情况下尽量少用左右。一般情况下尽量少用PNP晶体管。如果需要特性好的晶体管。如果需要特性好的PNP晶体管，就要增加工艺

24、流晶体管，就要增加工艺流程。程。二、双极二、双极IC中的基本元器件中的基本元器件ICCAD版图版图.35二、双极二、双极IC中的基本元器件中的基本元器件小结：集成化线路的特点小结：集成化线路的特点(以双极以双极IC为例为例) (3) 由于下述原因，集成化电路中应少用电阻、电容，尽由于下述原因，集成化电路中应少用电阻、电容，尽量改用晶体管。量改用晶体管。 *双极双极IC中制备中制备NPN晶体管比制备电阻、电容要方便经晶体管比制备电阻、电容要方便经济得多济得多(晶体管占用面积小晶体管占用面积小)。 *晶体管参数一致性和对称性都很好。晶体管参数一致性和对称性都很好。 *容易实现各种特殊的晶体管结构，

25、如复合晶体管、达容易实现各种特殊的晶体管结构，如复合晶体管、达林顿晶体管、可控增益林顿晶体管、可控增益PNP晶体管等。晶体管等。 (4) IC工艺中制备的电阻阻值绝对误差大工艺中制备的电阻阻值绝对误差大,但是电阻阻值但是电阻阻值之比的精度比阻值绝对值的精度好一个数量级。设计电路之比的精度比阻值绝对值的精度好一个数量级。设计电路时，应尽量使电路特性与阻值之比关系密切，时，应尽量使电路特性与阻值之比关系密切，而而与阻值大与阻值大小的关系较弱。小的关系较弱。ICCAD版图版图.36三、三、CMOS集成电路工艺流程集成电路工艺流程ICCAD版图版图.37三、三、CMOS集成电路工艺流程集成电路工艺流程

26、ICCAD版图版图.38三、三、CMOS集成电路工艺流程集成电路工艺流程ICCAD版图版图.39三、三、CMOS集成电路工艺流程集成电路工艺流程ICCAD版图版图.40三、三、CMOS集成电路工艺流程集成电路工艺流程ICCAD版图版图.41三、三、CMOS集成电路工艺流程集成电路工艺流程ICCAD版图版图.42三、三、CMOS集成电路工艺流程集成电路工艺流程ICCAD版图版图.43版图概念版图概念版图是一组相互套合的图形，各层版图相应于不同的工艺版图是一组相互套合的图形，各层版图相应于不同的工艺步骤，每一层版图用不同的图案来表示。步骤，每一层版图用不同的图案来表示。版图是版图是ICIC设计的最

27、终输出，是集成电路从设计走向制造的设计的最终输出，是集成电路从设计走向制造的桥梁，它包含了集成电路尺寸、各层拓扑定义等器件相关桥梁，它包含了集成电路尺寸、各层拓扑定义等器件相关的物理信息数据。集成电路制造厂家根据这些数据来制造的物理信息数据。集成电路制造厂家根据这些数据来制造掩膜。掩膜。从平面工艺到立体结构，需多次掩膜版，故版图是分层次从平面工艺到立体结构，需多次掩膜版，故版图是分层次的，由多层图形叠加而成。的，由多层图形叠加而成。版图与所采用的制备工艺紧密相关。版图与所采用的制备工艺紧密相关。三、三、CMOS集成电路工艺流程集成电路工艺流程ICCAD版图版图.44 Vdd Gnd out i

28、n版图P-substrateN-阱N管 源漏区NP管 源漏区PPNNN-阱P FOXSi3N4剖面图Nploymetal1contact三、三、CMOS集成电路工艺流程集成电路工艺流程ICCAD版图版图.45N-wellactivepolycontactmetal1P-implantN-implant版图分层处理方法版图分层处理方法ICCAD版图版图.46版图的层版图的层 Vdd Gnd out inN-wellactiveP+ implantN+ implantpoly1metal1contactviametal2ICCAD版图版图.47q加工过程中的非理想因素加工过程中的非理想因素l制版光

29、刻的分辨率问题制版光刻的分辨率问题l多层版的套准问题多层版的套准问题l表面不平整问题表面不平整问题l流水中的扩散和刻蚀问题流水中的扩散和刻蚀问题l梯度效应梯度效应q解决办法解决办法l厂家提供的设计规则厂家提供的设计规则(topological design rule)，确保完成设计功能和一定的芯片成品率，除个别确保完成设计功能和一定的芯片成品率，除个别情况外，设计者必须遵循情况外，设计者必须遵循l设计者的设计准则设计者的设计准则(rule for performance)，用以，用以提高电路的某些性能，如匹配，抗干扰，速度等提高电路的某些性能，如匹配，抗干扰，速度等四、集成电路版图设计规则四、

30、集成电路版图设计规则ICCAD版图版图.48四、集成电路版图设计规则四、集成电路版图设计规则设计规则的作用设计规则的作用 集成电路的设计工程师可能并不十分了解各集成电路集成电路的设计工程师可能并不十分了解各集成电路生产加工企业生产线的工艺水平，生产加工企业生产线的工艺水平， 那么如何保证他所设计那么如何保证他所设计的集成电路的版图能够在生产线上加工出来并有一的集成电路的版图能够在生产线上加工出来并有一定的合定的合格率呢？格率呢？ 这就要靠设计规则。设计规则规定了掩膜版各层这就要靠设计规则。设计规则规定了掩膜版各层几何图形宽度、间隔、重叠及层与层之间的距离等的最小几何图形宽度、间隔、重叠及层与层

31、之间的距离等的最小容许值。容许值。 设计规则是设计和生产之间的一个桥梁，是各集成电设计规则是设计和生产之间的一个桥梁，是各集成电路制造厂家根据本身的工艺特点和技术水平而制定的。路制造厂家根据本身的工艺特点和技术水平而制定的。 因此不同的工艺，就有不同的设计规则。因此不同的工艺，就有不同的设计规则。ICCAD版图版图.49设计规则描述设计规则描述 描述设计规则通常有两种方式：描述设计规则通常有两种方式： 微米设计规则和微米设计规则和设计规则。设计规则。 微米设计规则：以微米为单位直接描述版图的最小允许尺寸微米设计规则：以微米为单位直接描述版图的最小允许尺寸; ; 设计规则：设计规则：为了使同一个

32、版图设计适用于不同水平的工艺生产线，为了使同一个版图设计适用于不同水平的工艺生产线，在在IC版图设计中采用版图设计中采用 为单位表示版图设计中的尺寸，同时用为单位表示版图设计中的尺寸，同时用 为单位为单位表示设计规则，称之为表示设计规则，称之为 设计规则。设计规则。以以为基准，最小允许尺寸均表示为基准，最小允许尺寸均表示为为的整数倍。的整数倍。近似等于将图形移到硅表近似等于将图形移到硅表面上可能出现的最大偏差。面上可能出现的最大偏差。如限制最小线宽为如限制最小线宽为2 2，窄了线条就可能断开。窄了线条就可能断开。 可以随着工艺的改进而线性缩小，这就使设计变得更加灵活。可以随着工艺的改进而线性缩

33、小，这就使设计变得更加灵活。例例如，要求套刻尺寸为如，要求套刻尺寸为1 、最小条宽为、最小条宽为2 等等。等等。 代表了加工该代表了加工该IC的生产线的工艺水平。例如，的生产线的工艺水平。例如，0.25微米工艺生产微米工艺生产线表示其线表示其 0.25微米，微米，3微米工艺生产线表示其微米工艺生产线表示其 3微米。微米。四、集成电路版图设计规则四、集成电路版图设计规则ICCAD版图版图.50基本定义(Definition)WidthSpaceSpaceEnclosureExtensionExtensionOverlap1.请记住这些名称的定义2.后面所介绍的 layout rules 必须熟记

34、， 在画layout 时须遵守这些规则。四、集成电路版图设计规则四、集成电路版图设计规则ICCAD版图版图.51设计规则举例说明。（采用设计规则举例说明。（采用PNPN结隔离的双极器件的版图，单位结隔离的双极器件的版图，单位umum）a.a.引线孔最小尺寸引线孔最小尺寸10101010。对于双极。对于双极ICIC，最小尺寸一般为引线孔尺寸。最小尺寸一般为引线孔尺寸。b.b.金属条最小宽度金属条最小宽度1010，扩散条最小宽度，扩散条最小宽度1010，P P隔离槽最小宽度隔离槽最小宽度1010c.c.基区各边覆盖发射区的最小富裕量基区各边覆盖发射区的最小富裕量5 5，扩散区对引线孔各边留有裕量，

35、扩散区对引线孔各边留有裕量大于大于5 5d.Nd.N埋层和埋层和P P隔离间的最小间距隔离间的最小间距2020，其余最小间距，其余最小间距10 10 四、集成电路版图设计规则四、集成电路版图设计规则ICCAD版图版图.52上华上华0.6um DPDM CMOS工艺设计规则工艺设计规则N-wellactiveP+ implantN+ implantpoly1metal1contactviametal2poly2版图的层定义High Resistor四、集成电路版图设计规则四、集成电路版图设计规则ICCAD版图版图.53 Nwell符号尺寸含 义1.a3.0阱的最小宽度1.b4.8不同电位阱的阱间

36、距1.c1.5相同电位阱的阱间距P+ ActiveP+N+N+ Activeaecdfbg四、集成电路版图设计规则四、集成电路版图设计规则ICCAD版图版图.54P+ ActiveP+N+N+ Activeaecdfbg符号尺寸含 义1.d0.4阱对其中N+有源区最小覆盖1.e1.8阱外N+有源区距阱最小间距1.f1.8阱对其中P+有源区最小覆盖1.g0.4阱外P+有源区距阱最小间距四、集成电路版图设计规则四、集成电路版图设计规则 NwellICCAD版图版图.55符号尺寸含 义2.a0.6用于互连的有源区最小宽度2.b0.75最小沟道宽度2.c1.2有源区最小间距N+P+N+N+P+bbc.

37、2c.4c.3c.1aa Active四、集成电路版图设计规则四、集成电路版图设计规则ICCAD版图版图.56符号尺寸含 义4.a0.6用于互连的poly1最小宽度4.b0.75Poly1最小间距4.c0.6最小NMOS沟道长度4.d0.6最小PMOS沟道长度N+P+eeggbbcabdff可做可做MOS晶体管栅极、晶体管栅极、导线、导线、poly-poly电容的电容的下极板下极板四、集成电路版图设计规则四、集成电路版图设计规则 Poly1ICCAD版图版图.57符号尺寸含 义4.e0.6硅栅最小出头量4.f0.5硅栅与有源区最小内间距4.g0.3场区poly1与有源区最小内间距N+P+eeg

38、gbbcabdff可做可做MOS晶体管栅极、晶体管栅极、导线、导线、poly-poly电容的电容的下极板下极板四、集成电路版图设计规则四、集成电路版图设计规则 Poly1ICCAD版图版图.58符号尺寸含 义5.a2.0高阻最小宽度5.b1.0高阻最小间距5.c1.0高阻对poly2的最小覆盖5.d1.0高阻与poly2的间距在在Poly2上定义高阻区上定义高阻区abcd/ffeh四、集成电路版图设计规则四、集成电路版图设计规则 High ResistorICCAD版图版图.59符号尺寸含 义5.e0.6高阻与poly2电阻接触孔间距5.f0.8高阻与低阻poly2电阻的间距5.g0.5高阻与

39、有源区的间距5.h1.0高阻与poly1电阻的间距其上禁止布线其上禁止布线高阻层定义电阻长度高阻层定义电阻长度Poly2定义电阻宽度定义电阻宽度abcd/ffeh四、集成电路版图设计规则四、集成电路版图设计规则 High ResistorICCAD版图版图.60符号尺寸含 义6.a1.2poly2做电容时的最小宽度6.b1.0poly2做电容时的最小间距6.c0.53.2Poly2与有源区的最小间距做关键电容时的间距6.d1.5电容底板对顶板的最小覆盖6.e0.8电容Poly2对接触孔最小覆盖6.f-Poly2不能在有源区上6.g-Poly2不能跨过poly1边沿可做多晶连线、多晶可做多晶连线

40、、多晶电阻和电阻和poly-poly电容电容的上极板的上极板abcdeij四、集成电路版图设计规则四、集成电路版图设计规则 Poly2ICCAD版图版图.61符号尺寸含 义6.h0.8poly2做导线时的最小宽度6.i1.0poly2做电阻时的最小间距6.j1.0Poly2电阻之间的最小间距6.k-Poly2不能用做栅6.l0.5电阻Poly2对接触孔最小覆盖6.m-除做电容外，Poly2不能与poly1重叠可做多晶连线、多晶可做多晶连线、多晶电阻和电阻和poly-poly电容电容的上极板的上极板abcdeij四、集成电路版图设计规则四、集成电路版图设计规则 Poly2ICCAD版图版图.62

41、符号尺寸含 义8.a0.9注入区最小宽度8.b0.9同型注入区最小间距8.c0.6注入区对有源区最小包围8.d0.6注入区与有源区最小间距N+abcdfEH四、集成电路版图设计规则四、集成电路版图设计规则 ImplantICCAD版图版图.63符号尺寸含 义8.E0.75N+(P+)注入区与P+(N+)栅间距8.f0.75N+(P+)注入区与N+(P+)栅间距8.H0注入区对有源区最小覆盖（定义butting contact）N+abcdfEH四、集成电路版图设计规则四、集成电路版图设计规则 ImplantICCAD版图版图.64符号尺寸含 义10.a.6*.6接触孔最小面积10.a.1.6*

42、1.6N+/P+ butting contact面积10.b0.7接触孔间距aabcdefggc.3a.1定义为金属定义为金属1与扩散与扩散区、多晶区、多晶1、多晶、多晶2的所有连接！的所有连接！四、集成电路版图设计规则四、集成电路版图设计规则 ContactICCAD版图版图.65符号尺寸含 义10.c(d, e)0.4有源区, Poly1, Poly2对最小孔最小覆盖10.c.30.8有源区对butting contact最小覆盖10.f0.6漏源区接触孔与栅最小间距10.g0.6Poly1,2上孔与有源区最小间距aabcdefggc.3a.1四、集成电路版图设计规则四、集成电路版图设计规

43、则 ContactICCAD版图版图.66符号尺寸含 义11.a0.9金属1最小宽度11.b0.8金属1最小间距11.c.10.3金属1对最小接触孔的最小覆盖11.c.20.6金属1对butting contact的最小覆盖-1.5mA/um最大电流密度-禁止并行金属线90度拐角，用135度拐角代替abc.1c.2c.2四、集成电路版图设计规则四、集成电路版图设计规则 Metal1ICCAD版图版图.67符号尺寸含 义12.a.7*.7过孔最小面积12.b0.8过孔间距12.df-接触孔、poly-poly电容和栅上不能打过孔12.g0.4金属1对过孔的最小覆盖12.h0.5过孔与接触孔的最小

44、间距建议0.5Poly与有源区对过孔的最小间距或覆盖12.k1.5mA单个过孔的最大电流abghh定义为两层金属之定义为两层金属之间的连接孔间的连接孔四、集成电路版图设计规则四、集成电路版图设计规则 ViaICCAD版图版图.68符号尺寸含 义13.a0.9金属2最小宽度13.b(e)0.8金属2最小间距13.c0.4金属2对过孔的最小覆盖13.d1.5宽金属2与金属2的最小间距13.f-禁止并行金属线90度拐角，用135度拐角代替13.h1.5mA/um最大电流密度abcddeWidth10um可用于电源线、地可用于电源线、地线、总线、时钟线线、总线、时钟线及各种低阻连接及各种低阻连接四、集

45、成电路版图设计规则四、集成电路版图设计规则 Metal2ICCAD版图版图.69符号尺寸含 义17.a20.0金属2最小宽度17.b300.0金属2最小长度-Slot规则见工艺文档由于应力释放原则，由于应力释放原则，在大晶片上会存在在大晶片上会存在与大宽度金属总线与大宽度金属总线相关的可靠性问题。相关的可靠性问题。表现在裂痕会沿着表现在裂痕会沿着晶片的边缘或转角晶片的边缘或转角处蔓延处蔓延currentcurrentabslotmetal缝隙用于宽度任何大于缝隙用于宽度任何大于20 m，长度大于长度大于300 m的金属线。的金属线。缝隙与电流方向平行缝隙与电流方向平行四、集成电路版图设计规则四

46、、集成电路版图设计规则 Power Supply LineICCAD版图版图.70R=R(L-Ld)/(W-Wd)R=996欧姆Ld = 1.443uWd = 0.162u温度系数：-3.04E-03/度电压系数：-4.36E-03/V 1.01.0WL0.40.61.01.0/0.81.0Poly1 Resistor0.3四、集成电路版图设计规则四、集成电路版图设计规则 高阻多晶电阻高阻多晶电阻ICCAD版图版图.711.21.01.50.81.80.41.22.00.3WLC=0.7*W*L fF1.50.750.70.7温度系数：2.1E-05/度电压系数：-7.7E-05/V0.6四、

47、集成电路版图设计规则四、集成电路版图设计规则 PolyPoly电容电容ICCAD版图版图.72集成电路计算机辅助设计集成电路计算机辅助设计 ICIC版图设计工具版图设计工具L-EditL-Edit微电子学院微电子学院 高海霞高海霞Email: ICCAD版图版图.73工艺流程与版图流程的对照工艺流程与版图流程的对照P-substrateN-阱版图P-substrateN-阱N-阱剖面图 Photoresist N-type ImplantqN阱ICCAD版图版图.74工艺流程与版图流程的对照工艺流程与版图流程的对照q有源区P-substrateN-阱N管 有源区P管 有源区N-阱 FOX剖面图

48、版图P-substrateactiveactiveactiveactiveICCAD版图版图.75工艺流程与版图流程的对照工艺流程与版图流程的对照q多晶硅P-substrateN-阱N-阱 FOX剖面图栅栅氧P-substratepoly1ICCAD版图版图.76工艺流程与版图流程的对照工艺流程与版图流程的对照q有源区 Photoresist N-Type ImplantP-substrateN-阱N管 源漏区NNNN-阱剖面图NN FOXN+ implantICCAD版图版图.77工艺流程与版图流程的对照工艺流程与版图流程的对照q有源区P-substrateN-阱NP管 源漏区PPNNN-阱

49、P FOX剖面图N P-Type Implant P-Type ImplantP+ implantICCAD版图版图.78工艺流程与版图流程的对照工艺流程与版图流程的对照q接触孔P-substrateN-阱N管 源漏区NP管 源漏区PPNNN-阱P FOX剖面图NcontactcontactICCAD版图版图.79工艺流程与版图流程的对照工艺流程与版图流程的对照q金属P-substrateN-阱N管 源漏区NP管 源漏区PPNNN-阱P FOX剖面图N栅栅氧metal1 Vdd Gnd out inmetal1ICCAD版图版图.80Tanner集成电路设计工具简介集成电路设计工具简介 在自动

50、布线的功能上，在自动布线的功能上，TannerTanner工具与工具与CadenceCadence工具的差距很大。但工具的差距很大。但是，是，CadenceCadence的自动布线工具是选购项，最高级的自动布线器的价格高的自动布线工具是选购项，最高级的自动布线器的价格高达百万美金。达百万美金。老版本Tanner工具新版本Tanner工具Cadence工具版图设计工具L-EditL-EditVirtuoso电路图设计工具无（借用OrCAD） S-EditComposerSPICE模拟工具无T-Spice，与H-Spice功能接近 Spectre波形观察工具无W-EditWaveformDRC，E

51、RC，LVS 只有DRC和LVS有Diva 由于早期由于早期PCPC的计算能力与工作站无法比较，加上的计算能力与工作站无法比较，加上9898年以前的年以前的TannerTanner集成电路设计工具缺少电路图设计和电路集成电路设计工具缺少电路图设计和电路SpiceSpice模拟工具，人们习惯地模拟工具，人们习惯地把这套软件看成一个档次较低的产品。把这套软件看成一个档次较低的产品。 实际上，与工作在工作站实际上，与工作在工作站UNIXUNIX平台上的平台上的CadenceCadence相比，相比，TannerTanner新版新版本并不逊色，可以完成任何复杂度的本并不逊色，可以完成任何复杂度的ICI

52、C设计，且价格便宜得多。设计，且价格便宜得多。ICCAD版图版图.81L-Edit版图编辑器的用户界面版图编辑器的用户界面1 1、菜单栏、菜单栏2 2、标准工具条、标准工具条3 3、绘图工具条、绘图工具条4 4、编辑工具条、编辑工具条5 5、验证工具条、验证工具条6 6、布图布线工、布图布线工具条具条7 7、图层板、图层板8 8、状态栏、状态栏9 9、鼠标键条、鼠标键条1010、定位器、定位器1111、绘图区、绘图区1234567891011ICCAD版图版图.82L-Edit版图编辑器的用户界面版图编辑器的用户界面绘图工具条绘图工具条 利用绘图工具不但可以在单元中绘制不同几何图形对象（利用绘

53、图工具不但可以在单元中绘制不同几何图形对象（原始体原始体），），还可以在当前单元中放置标尺和其他单元的还可以在当前单元中放置标尺和其他单元的例化体例化体。图层板图层板 在在L-EditL-Edit中，图层与用于制造过程的掩膜相联系，不同的中，图层与用于制造过程的掩膜相联系，不同的图层可以方便地使用不同的颜色和图案来表示。图层可以方便地使用不同的颜色和图案来表示。 L-EditL-Edit产生的工艺图层的数目是没有限制的，这些图层显产生的工艺图层的数目是没有限制的，这些图层显示在图层板中。每一个图层都由一个小方块的图标来代表，各示在图层板中。每一个图层都由一个小方块的图标来代表，各个图标以颜色和

54、花纹来相互区别。个图标以颜色和花纹来相互区别。 图层有选中与非选中之分。在任何一个时间只能选中一个图层有选中与非选中之分。在任何一个时间只能选中一个图层，被选中的图层称为当前图层。当用绘图工具绘图时，只图层，被选中的图层称为当前图层。当用绘图工具绘图时，只能在当前图层上绘制图形。能在当前图层上绘制图形。ICCAD版图版图.83L-Edit版图编辑器的用户界面版图编辑器的用户界面鼠标键条鼠标键条 显示各鼠标按钮的功能。各鼠标按钮的功能取决于鼠标所显示各鼠标按钮的功能。各鼠标按钮的功能取决于鼠标所在的位置以及当前的状态（绘图，编辑，缩放等）。共有在的位置以及当前的状态（绘图，编辑，缩放等）。共有1

55、818种种不同的鼠标按钮功能组合。不同的鼠标按钮功能组合。绘图区绘图区 放置版图的区域。放置版图的区域。L-L-EditEdit使用内部单位来构建绘使用内部单位来构建绘图区的坐标体系。绘图区内图区的坐标体系。绘图区内有一个十字叉丝表示的原点，有一个十字叉丝表示的原点，它的坐标是（它的坐标是（0 0，0 0）。绘图）。绘图区内的鼠标指针的坐标由定区内的鼠标指针的坐标由定位器显示。位器显示。ICCAD版图版图.84L-Edit版图编辑器的用户界面版图编辑器的用户界面定位器定位器显示鼠标指针在绘图区中的坐标，有绝对模式和相对模式两种模式。显示鼠标指针在绘图区中的坐标，有绝对模式和相对模式两种模式。1

56、 1、绝对模式、绝对模式：默认模式，指示鼠标指针离绝对原点的距离，采取定位单：默认模式，指示鼠标指针离绝对原点的距离，采取定位单位。绝对定位模式下的位置坐标是放在圆括号内的。位。绝对定位模式下的位置坐标是放在圆括号内的。定位单位定位单位：定位器中坐标的单位。：定位器中坐标的单位。内部单位内部单位：L-EditL-Edit中所有的数据都以内部单位的形式存储。中所有的数据都以内部单位的形式存储。工艺单位工艺单位：微米，毫米等，：微米，毫米等，OtherOther（自定义单位，通常为自定义单位，通常为LambdaLambda）。）。定位单位与内部单位的关系可以在定位单位与内部单位的关系可以在Setu

57、p/Design/GridSetup/Design/Grid页内来设定；内部页内来设定；内部单位与工艺单位的关系可以在单位与工艺单位的关系可以在Setup/Design/TechnologySetup/Design/Technology页内来设定。页内来设定。2 2、相对模式、相对模式：定位器显示鼠标指针在绘图区中的相对位置。相对位置是：定位器显示鼠标指针在绘图区中的相对位置。相对位置是指当前鼠标指针所处位置与进入相对模式时鼠标指针所处位置的相对值。指当前鼠标指针所处位置与进入相对模式时鼠标指针所处位置的相对值。相对模式下的位置坐标是放在方括号内的。相对模式下的位置坐标是放在方括号内的。ICC

58、AD版图版图.85使用使用L-Edit进行版图设计的参考步骤进行版图设计的参考步骤1 1、设置、设置L-EditL-Edit版图编辑器窗口。设置的内容包括调色板，应用参数，设计版图编辑器窗口。设置的内容包括调色板，应用参数，设计参数，图层，参数，图层，DRCDRC规则等。规则等。要尽量使用原有的设置，对其作必要的修改，不要尽量使用原有的设置，对其作必要的修改，不要从头开始。要从头开始。调色板调色板（Setup/PaletteSetup/Palette）：设置设计文件的图层可用颜色的数目，版图设：设置设计文件的图层可用颜色的数目，版图设计文件可以用调色板中的计文件可以用调色板中的1616，323

59、2，6464，128128或或256256色来显示。色来显示。应用参数应用参数（Setup/ApplicationSetup/Application）：设置：设置L-EditL-Edit环境，如热键设置和鼠标作环境，如热键设置和鼠标作用的某些规定。用的某些规定。设计参数设计参数（Setup/DesignSetup/Design）：设计相关参数设置，如工艺参数，栅格参数。：设计相关参数设置，如工艺参数，栅格参数。图层图层（Setup/LayersSetup/Layers）：图层的显示方式。：图层的显示方式。DRCDRC规则规则：图形的最小宽度、最小间隔、最小伸展及最小重叠。：图形的最小宽度、最小

60、间隔、最小伸展及最小重叠。2 2、绘制版图。、绘制版图。3 3、版图的、版图的DRCDRC检查和检查和LVSLVS检查检查。4 4、后仿真。、后仿真。5 5、输出、输出CIFCIF文件文件或或GDSIIGDSII文件文件，交给掩膜制造商制造掩膜。，交给掩膜制造商制造掩膜。ICCAD版图版图.86版图绘制版图绘制1 1、创建文件。、创建文件。 在在L-EditL-Edit中，设计是以中，设计是以TDBTDB文件形式存在和保存。文件形式存在和保存。 创建新文件时，需要指定创建新文件时，需要指定TDBTDB设置文件设置文件的路径和名称。的路径和名称。 设置文件的作用是什么？设置设置文件的作用是什么？