[物理]第10章 数字电路简介ppt课件

1、第第10章章 数字电路简介数字电路简介随着科学技术的开展，在电子计算机、通随着科学技术的开展，在电子计算机、通讯系统、丈量仪表、数控安装等方面都大讯系统、丈量仪表、数控安装等方面都大量地采用数字电路。数字信号是一种不延量地采用数字电路。数字信号是一种不延续变化的脉冲信号，可以对数字信号进展续变化的脉冲信号，可以对数字信号进展运算和各种逻辑处置的电路称为数字电路。运算和各种逻辑处置的电路称为数字电路。数字电路的义务主要是脉冲的产生、变换、数字电路的义务主要是脉冲的产生、变换、传送、控制、记忆、计数和运算。数字电传送、控制、记忆、计数和运算。数字电路是现代电气设备中不可短少的重要部分。路是现代电气

2、设备中不可短少的重要部分。10.1 数制与编码数制与编码10.1.1 数制数制数制即计数的方法数制即计数的方法,最常用的是十进制。数字电路中采用有最常用的是十进制。数字电路中采用有二进制、八进制、十六进制等。二进制、八进制、十六进制等。 1. 十进制十进制在十进制数中有在十进制数中有 0 9 这这 10 个数码，任何一个十进制数个数码，任何一个十进制数均用这均用这 10 个数码来表示。计数时以个数码来表示。计数时以 10 为基数，逢十进为基数，逢十进一，同一数码在不同位置上表示的数值不同。例如：一，同一数码在不同位置上表示的数值不同。例如： 9999 = 910910910910其中，其中，1

3、0、10、10、10称为十进制各位的称为十进制各位的“权。权。 对于恣意一个十进制整数对于恣意一个十进制整数M， 可用下式来表示：可用下式来表示： 1210121(10101010nnnnMKKKK K1 ,K2为各位的十进制数码为各位的十进制数码 2. 二进制二进制在数字电路中广泛运用的是二进制。在二进制数中，只需在数字电路中广泛运用的是二进制。在二进制数中，只需“0和和“1两个数码，计数时以两个数码，计数时以2为基数，逢二进一，即为基数，逢二进一，即1+1=10，同一数码在不同位置所表示的数值是不同的。对，同一数码在不同位置所表示的数值是不同的。对于任何一个二进制整数于任何一个二进制整数N

4、，可用下式表示：，可用下式表示： 1210121(2222nnnnNKKKK 例如：例如：(1011)2 = 12021212其中，其中，2、 2、 2、 2为二进制数各位的为二进制数各位的“权。权。 3. 二进制数与十进制数之间的转换二进制数与十进制数之间的转换例如：例如：(1011)2 = 12021212 =8+0+2+1 =111二进制数转换为十进制数二进制数转换为十进制数按权相加法。按权相加法。2十进制数转换为二进制数十进制数转换为二进制数除二取余法。除二取余法。 例如，将十进制数例如，将十进制数218转换为二进制数。转换为二进制数。 4. 十六进制十六进制十六进制数有十六进制数有1

5、6 个数码个数码0、1、2、3、4、5、6、7、8、 9、 A、 B、 C、 D、 E、 F，其中，其中, AF分别代表十进制的分别代表十进制的1015，计数时，逢十六进一。为了与十进制区别，规定，计数时，逢十六进一。为了与十进制区别，规定十六进制数通常在末尾加字母十六进制数通常在末尾加字母H，例如，例如34H、7653H等。等。十六进制数各位的十六进制数各位的“权从低位到高位依次是权从低位到高位依次是16、16、16。例如，。例如，5C4H = 5161216416=147610 要将十进制数转换为十六进制数时，可先转换为二要将十进制数转换为十六进制数时，可先转换为二进制数，再由二进制数转换

6、为十六进制数。例如，进制数，再由二进制数转换为十六进制数。例如， (29)10 =111012 =1D16 三种数制的数值比较：三种数制的数值比较： 十进制数十进制数0123456789101112131415二进制数二进制数01101110010111011110001001101010111100110111101111十六进制十六进制数数0123456789ABCDEF10.1.2 编码在数字电路中，十进制编码或某种文字符号难于实现，在数字电路中，十进制编码或某种文字符号难于实现，普通采用四位二进制数码来表示一位十进制数码，这普通采用四位二进制数码来表示一位十进制数码，这种方法称为二种方

7、法称为二十进制编码，即十进制编码，即BCD码。由于这种编码。由于这种编码的四位数码从左到右各位对应值分别为码的四位数码从左到右各位对应值分别为2、2、 2、2，即，即8、4、2、1， 所以所以BCD码也叫码也叫8421码，其对码，其对应关系如下：应关系如下： 用数字或某种文字符号来用数字或某种文字符号来表示某一对象和信号的过程表示某一对象和信号的过程编码编码十进十进制数制数码码01234567898421000000010010001101000101011001111000100110.2 根本逻辑门电路根本逻辑门电路所谓逻辑，是指条件与结果之间的关系。输入与输所谓逻辑，是指条件与结果之间的

8、关系。输入与输出信号之间存在一定逻辑关系的电路称为逻辑电路。出信号之间存在一定逻辑关系的电路称为逻辑电路。门电路是一种具有多个输入端和一个输出端的开关门电路是一种具有多个输入端和一个输出端的开关电路。由于它的输出信号与输入信号之间存在着一电路。由于它的输出信号与输入信号之间存在着一定的逻辑关系，所以称为逻辑门电路。门电路是数定的逻辑关系，所以称为逻辑门电路。门电路是数字电路的根本单元。字电路的根本单元。 10.2.1 与逻辑及与门电路与逻辑及与门电路1. 与逻辑与逻辑与逻辑是指当决议事件发生的一切条件与逻辑是指当决议事件发生的一切条件A、B均具备时，均具备时，事件事件F才发生。如图才发生。如图

9、10.1所示，只需当开关所示，只需当开关S1与与S2同时同时接通时灯泡才亮。接通时灯泡才亮。图图 10.1 与逻辑举例与逻辑举例 ABF000010100111真值真值表表用变量用变量A、B表示开关的状表示开关的状态，假设开关接通表示为态，假设开关接通表示为“1、开关断开表示为开关断开表示为“0，用变量用变量F表示灯的形状，表示灯的形状，灯亮表示为灯亮表示为“1、灯不亮表示为灯不亮表示为“0， 辑函数表达式表辑函数表达式表示为示为FAB。2. 与门电路与门电路:(实现与逻辑运算的电路叫与门电路实现与逻辑运算的电路叫与门电路) 二极管与门电路如图二极管与门电路如图10.2a所示，输入端所示，输入

10、端A、 B代表条代表条件件,输出端输出端F代表结果代表结果 图图 10.2 与门电路和符号与门电路和符号 a二极管与门电路；二极管与门电路；b与门逻辑符号与门逻辑符号与逻辑又称为逻辑乘，逻辑乘的根本运算规那么如下：与逻辑又称为逻辑乘，逻辑乘的根本运算规那么如下： 0 0 = 0 0 0 = 0 ， 0 1 = 1 0 1 = 1 ， 1 0 = 0 1 0 = 0 ， 1 1 = 1 1 1 = 1 10.2.2 或逻辑及或门电路或逻辑及或门电路 1. 或逻辑或逻辑或逻辑是指当决议事件发生的或逻辑是指当决议事件发生的各种条件各种条件A、 B中只需具备一个中只需具备一个或一个以上时，事件或一个以

11、上时，事件F就发生。就发生。 ABFUABF000011101111真值真值表表2.或门电路或门电路AFVCCRBDADB1ABF F = A B表达式表达式逻辑逻辑符号符号或逻辑又称为逻辑加，或逻辑又称为逻辑加， 根本运算规那么如下：根本运算规那么如下： 0 + 0 0 ， 0 + 1 1 ， 1 + 0 1， 1 + 1 1 10.2.3 非逻辑及非门电路非逻辑及非门电路 1. 非逻辑非逻辑 非逻辑是指某事件的发生取决于某个条件的否认，即某非逻辑是指某事件的发生取决于某个条件的否认，即某条件成立，这事件不发生；某条件不成立，这事件反而条件成立，这事件不发生；某条件不成立，这事件反而会发生。

12、如图会发生。如图10.4a所示，所示， AFUAF0110真值表2. 非门电路非门电路RCFUCCRBA表达式表达式AF 1AF 非门逻辑符号非门逻辑符号非门也称为反相器非门也称为反相器,根本运算规那么如下根本运算规那么如下=1 , = 0 110.2.2 复合门电路复合门电路 与非门与非门&ABF BAF A BF 0 0 0 1 1 0 1 11110 或非门或非门1ABF BAF A BF 0 0 0 1 1 0 1 1100010.3根本逻辑及运用根本逻辑及运用逻辑代数也称为布尔代数，是分析和设计逻辑电逻辑代数也称为布尔代数，是分析和设计逻辑电路的一种数学工具，可用来描画数字电

13、路、数字路的一种数学工具，可用来描画数字电路、数字的构造和特性。逻辑代数由逻辑变量、逻辑常数的构造和特性。逻辑代数由逻辑变量、逻辑常数和运算符组成。逻辑代数有和运算符组成。逻辑代数有“0和和“1两种逻辑两种逻辑值，它们并不表示数量的大小，而表示逻辑值，它们并不表示数量的大小，而表示逻辑“假假与与“真两种形状，如开关的开与关等。所以，真两种形状，如开关的开与关等。所以，逻辑逻辑“1与逻辑与逻辑“0与自然数与自然数1和和0有着本质的区有着本质的区别。别。 10.3.1 根本逻辑关系根本逻辑关系 根据逻辑门电路的逻辑关系那么有：根据逻辑门电路的逻辑关系那么有： 与逻辑：与逻辑： F AB 或逻辑：或

14、逻辑： F A+B 非逻辑：非逻辑： F A 10.3.2 逻辑代数的运算法那么和根本规律逻辑代数的运算法那么和根本规律 1. 根本运算法那么根本运算法那么 0A=0 1A=A A=0 AA=A 0+A=A 1+A=1A+ =1 A+A=A =AAA2. 逻辑代数的根本定律逻辑代数的根本定律交换律：交换律： AB=BA A+B=B+A结合律：结合律： ABC=ABC=ABC A+B+C=A+B+C=A+B+C分配律：分配律： AB+C=AB+AC A+BC=A+BA+C 反演律：反演律： A BABABA B1 A + B = A + AB + B = A + BA+ = A + BAAA2A

15、B + C + BC = AB + C +A+ BC =AB +ABC+ C + BC = AB + CAAAAAA1A + B = A + B；2AB + C + BC = AB + CAAA证明：证明：10.4 集成逻辑门电路集成逻辑门电路 10.4.1 TTL集成与非门电路集成与非门电路 电路构造电路构造UCCFABT1T2T1 - - 多发射极三极多发射极三极管管ABT1ABBAF 2. TTL与非门的任务原理与非门的任务原理输入端有一个或几个全部为低电平常，输出为高电平输入端有一个或几个全部为低电平常，输出为高电平UOH 10.4.2 TTL集成与非门的主要参数集成与非门的主要参数1

16、输出高电平输出高电平UOH：输入端有一个或一个以上为低电：输入端有一个或一个以上为低电平常，输出端得到的高电平值；平常，输出端得到的高电平值；UOH典型值为典型值为3.6 V。 2输出低电平输出低电平UOL：输入端全部为高电平常，输出：输入端全部为高电平常，输出端得到的低电平值；端得到的低电平值；UOL典型值为典型值为0.3 V。 3开门电平开门电平UON：保证输出低电平的最小输入电平值；：保证输出低电平的最小输入电平值；典型值为典型值为1.4 V。 4关门电平关门电平UOFF：使输出电压到达规定高电平的：使输出电压到达规定高电平的90%时，输入低电平的最大值；典型值为时，输入低电平的最大值；

17、典型值为1 V。 5扇出系数扇出系数N0：输出端最多能带同类门电路的个数，它反：输出端最多能带同类门电路的个数，它反映了与非门的最大负载才干；对映了与非门的最大负载才干；对TTL与非门而言，普通扇与非门而言，普通扇出系数出系数N0=810。 10.5 集成触发器集成触发器利用集成门电路可以组成具有记忆功能的触发器。触发利用集成门电路可以组成具有记忆功能的触发器。触发器是一种具有两种稳定形状的电路，可以分别代表二进器是一种具有两种稳定形状的电路，可以分别代表二进制数码制数码1或或0。当外加触发信号时，触发器能从一种形状。当外加触发信号时，触发器能从一种形状翻转到另一种形状，即它能按逻辑功能在翻转

18、到另一种形状，即它能按逻辑功能在1、0两数码之两数码之间变化，因此，触发器是储存数字信号的根本单元电路，间变化，因此，触发器是储存数字信号的根本单元电路，是各种时序电路的根底。是各种时序电路的根底。触发器按逻辑功能的不同，触发器有触发器按逻辑功能的不同，触发器有RS触发器、触发器、JK触触发器和发器和D触发器等。触发器等。 10.5.1 根本根本RS触发器触发器 图图10.10是根本是根本RS触发器的逻辑图和逻辑符号。触发器的逻辑图和逻辑符号。它由两个与非门交叉衔接而成。它由两个与非门交叉衔接而成。 根本根本RS 触发器触发器QSQD QRQD RD SD Q 0 1 1 0 1 1 0 0Q

19、0110两个输出端反相，规定两个输出端反相，规定Q的形状为触发器的形状。的形状为触发器的形状。即即Q0，Q=1时，称触发时，称触发器为器为0态，又称复位；态，又称复位；Q1，Q=0时，称触发器时，称触发器为为1态，又称置位。态，又称置位。不不 变变*不不 定定RD0，SD=1 触发器复触发器复位为位为0态，称态，称RD为复位端；为复位端；RD1，SD=0 触发器置触发器置位为位为1 态，称态，称SD为置位端。为置位端。ABQSDRDQ100101101QQQQ0011RD、SD同为同为1， 触发器触发器坚持原形状；坚持原形状； RD、SD同同为为0，触发器形状无法确，触发器形状无法确定，此情况

20、应防止。定，此情况应防止。图图10.10 根本根本RS触发器的约束条件是触发器的约束条件是 RDSD0逻辑符号逻辑符号QRD SDQ负脉冲负脉冲有效有效 根本根本RS触发器的优点：触发器的优点： 构造简单，具有记忆功能。构造简单，具有记忆功能。 根本根本RS触发器的缺陷：触发器的缺陷： 输出直接受输入控制，具输出直接受输入控制，具 有不定形状。有不定形状。10.5.2 同步同步RS触发器触发器 为使触发器能按要求在某一时间翻转，为使触发器能按要求在某一时间翻转，外加一时钟脉冲外加一时钟脉冲CP来控制。来控制。BAQQ SDRD CDCPRSR S Qn+1 0 0 0 1 1 0 1 1 10

21、不定不定CP=0，CP=1，Qn 0C、D门门 被封锁；被封锁；1SRSR复位端复位端RD、置位端、置位端SD负负脉冲有效，不受脉冲有效，不受CP控制控制 。 CP1时，触发器才干翻转。时，触发器才干翻转。 CP控制触发器的翻转时辰，控制触发器的翻转时辰，R、S控制触控制触发器的翻转形状。发器的翻转形状。同步同步RS触发器为正脉冲有效。触发器为正脉冲有效。逻辑符号逻辑符号同步同步RS触发器的约束条件是触发器的约束条件是 RS1QRDSDQS RC例：知钟控例：知钟控RS触发器正脉冲有效的输触发器正脉冲有效的输入信号入信号RD、 R、S波形如图，试画出波形如图，试画出Q的波的波形。形。CPQ12

22、34RSRD10.5.3 JK触发器触发器 QQRDSDCPC主触发器主触发器JKSSRRC从触发器从触发器 主从型主从型J K 触发器由触发器由主触发器和从触发器主触发器和从触发器组成，主触发器和从组成，主触发器和从触发器时钟信号反相触发器时钟信号反相. 当当CP上升沿上升沿 到来到来时，主触发器发生翻时，主触发器发生翻转，当转，当CP下降沿下降沿 到来时，从触发器翻到来时，从触发器翻转，从而保证在一个转，从而保证在一个CP周期中，触发器的周期中，触发器的输出只改动一次。输出只改动一次。 显然，输出形状在显然，输出形状在CP下降沿到达时改动。下降沿到达时改动。因此，这种触发器为下降沿触发。因

23、此，这种触发器为下降沿触发。J K Qn+1 0 0 0 1 1 0 1 1 01Qn Qn QQRDSDC主触发器主触发器JKSSRRC从触发器从触发器0 100 110 101Qn Qn Qn nn1nQKQJQ 复位端复位端RD、置位端、置位端SD负负脉冲有效，不受脉冲有效，不受CP控制控制 。 主从型主从型J K 触发器将触发器的翻转控制在触发器将触发器的翻转控制在CP下降沿这一时辰。下降沿这一时辰。 主从型主从型J K 触发器无不定形状，组成计数触发器无不定形状，组成计数电路，可抑制空翻。电路，可抑制空翻。 主从型主从型J K 触发器存在一次翻转的问题。触发器存在一次翻转的问题。即主

24、触发器在即主触发器在CP1 期间只能翻转一次，要期间只能翻转一次，要求求J、K 形状在形状在CP1期间不能变化。期间不能变化。逻辑符号逻辑符号QRDSDQJKC负脉冲负脉冲有效有效下降沿下降沿触发触发例：知例：知JK触发器下降沿触发的输入信号触发器下降沿触发的输入信号J、K 波形如图，试画出波形如图，试画出Q的波形的波形Q初始形初始形状为状为0。CPQ1234JK10.5.4 D触发器触发器&1&4&3&2CPDQQDDDSDRD置置1阻塞线阻塞线置置0阻塞线阻塞线置置0维持线维持线置置1维持线维持线D&6&5DD Qn+1 0 1 01 D触发

25、器仅在触发器仅在CP前沿到达前沿到达时翻转，是边沿触发器。时翻转，是边沿触发器。DQ1n D CPSDRDQQ逻辑符号逻辑符号 D 触发器无不触发器无不定形状；抑制空翻、定形状；抑制空翻、一次翻转景象。一次翻转景象。Q例：试画出例：试画出D触发器的输出波形触发器的输出波形Qn=0。CPD123 D触发器的输出形状仅取决于触发器的输出形状仅取决于CP上升上升 沿到达时辰输入的形状。沿到达时辰输入的形状。例：知各触发器的初态均为例：知各触发器的初态均为0，A、B 波波形如图，试画出形如图，试画出Q1、Q2波形。波形。DQ1CDQ2CABABQ1Q2Q1= D1 = Q1Q2= D2 = Q110.

26、6 计数器计数器本节着重引见二进制计数器。本节着重引见二进制计数器。 图图 11.16 是由是由JK触发器组成的四位二进制加法计数器触发器组成的四位二进制加法计数器的逻辑电路图。的逻辑电路图。图图 11.16 加法计数器的逻辑电路图加法计数器的逻辑电路图JK触发器用作计数器运用时，触发器用作计数器运用时，JK输入端悬空，相当于接高电输入端悬空，相当于接高电平，根据平，根据JK触发器的任务原理，触发器的任务原理，J=K=1时，每当一个时钟脉时，每当一个时钟脉冲终了时，触发器就翻转一次，实现计数；低位触发器翻转冲终了时，触发器就翻转一次，实现计数；低位触发器翻转两次，即计两个数，就产生了一个进位脉

27、冲。因此，高位触两次，即计两个数，就产生了一个进位脉冲。因此，高位触发器的发器的CP端应接低位的端应接低位的Q端。计数前，先在各触发器的端。计数前，先在各触发器的D端端加一置加一置“0负脉冲，使一切的触发器负脉冲，使一切的触发器F0F3全部处于全部处于“0形形状，即状，即Q0 = Q1 = Q2 = Q3 = 0 ，这种情况称计数器清，这种情况称计数器清“0。 已清已清“0的一切计数器初始形状为的一切计数器初始形状为“0，即计数器为，即计数器为“0000形状。形状。图图 10.17 二进制加法计数器的任务波形图二进制加法计数器的任务波形图输入脉冲序号输入脉冲序号Q3Q2Q1Q000000100

28、012001030011401005010160110701118100091001101010111011121100131101141110151111表表 10.8 加法计数器形状表加法计数器形状表10.7 译码与显示电路译码与显示电路 译码是编码的逆过程，是将输入代码的译码是编码的逆过程，是将输入代码的含义含义“翻译成一组高低电平信号。实现译翻译成一组高低电平信号。实现译码的组合逻辑电路称为译码器。码的组合逻辑电路称为译码器。译码器译码器N2nn N2n 线译码器线译码器24 线线译码器译码器38 线线416 线线10.7.1 二进制译码器二进制译码器以3位二进制代码进展译码为例，阐明

29、二进制译码器的组成原理。A2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1真值表真值表3个输入端个输入端 A0，A1，A2。8个输出端个输出端Y0Y701270126012501240123012201210120AAAYAAAYAAAYAAAYAAAYAAAYAAA

30、YAAAY&111 A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0逻辑表达式逻辑表达式逻辑图逻辑图电路特点：与门组成的阵列电路特点：与门组成的阵列3 线-8 线译码器abcdefgh a b c d a f b e f g h g e c d(a) 外形图(b) 共阴极(c) 共阳极+VCCabcdefgh10.7.3 显示译码器显示译码器数数码码显显示示器器用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的方式直观地显示出来的电路，称为显示译码器。下面引见下面引见74LS48七段显示译码器。七段显示译码器。 74LS48七段显示译码器是共阴极显示器，输出高电平来驱动显示器的。七段显示译码器是共阴极显示器，输出高电平来驱动显示