集成电路课程设计一阶温度补偿带隙基准

1、一、 功能描述设计一个一阶补偿的带隙基准电路，参数要求如下：1. 全温度特性温度漂移系数小于30ppm/2. 输出电压大约为1.2±0.1V二、 电路设计1. 带隙基准的基本原理带隙基准的基本原理是将两个拥有温度系数相反的电压以合适的权重相加，最终获得具有零温度系数的基准电压。双极性晶体管具有以下两种特性：双极性晶体管的基极-发射极电压（）电压与绝对温度成正比；在不同的集电极电流下，两个双极性晶体管的基极-发射极电压的差值与绝对温度成正比。因此，双极性晶体管可以构成带隙电压基准的核心。1) 负温度系数电压对于一个双极型晶体管，其集电极电流与基极-发射极电压的关系为其中， 是双极型晶体

2、管的把螯合电流； ，k为玻尔兹曼偿还苏，q为电子电荷。进一步利用饱和电流的计算公式，可以得到的温度系数为从上式可见，电压的文帝系数与温度本身有关，因此如果正温度系数是一个固定值，与温度无关，那么在带隙电压基准的温度补偿中就会出现误差。2) 正温度系数电压如果两个同样的晶体管偏置的集电极电流分别为 与 ，并且忽略他们的基极电流，那么它们的基极-发射极电压差值为因此，的差值就表现出正温度系数，这个温度系数与温度本身以及集电极电流无关。3) 实现零温度系数的基准电压利用上面的正、负温度系数的电压，可以设计一个零温度系数的基准电压，有以下关系： 通过设置合适的参数可以获得零温度系数电压。2. 带隙基准

3、的电路图1) 整体电路的设计带隙电压基准的基本电路图有两种，一种是利用PTAT电流产生电压基准，另外一种是采用运算放大器输出端产生基准电压，本次设计最终采用拉扎维cmos模拟集成电路设计书上采用的电路图1：图 1 整体电路图2) 放大器电路的设计图 2 放大器电路图带隙基准所需要的放大器需要高增益，但是对频率响应要求不高，所以选择在简单的差分放大电路后面加一级共源放大电路获得所需要的高增益放大，如图所示，管子的尺寸做的与差分放大电路基本一样，可以获得相同的放大增益，如图为放大器电路图2：如图为放大器偏置电压电路图3图 3 偏置电路3. 电路参数的计算1) 电路所需参数的获取通过读取TMIC0.

4、35um提供的spice仿真库，以老师实际建模的能够正常工作的一级差分放大电路为模型，测量计算得到以下参数：pmos_3p3 VTH=0.8Vnmos_3p3 VTH=0.85V对于本电路最重要的一个参数是pnp管的温度漂移系数，对于这个系数通过实际搭建简单电路进行测量，测量结果如下，在27，vpnp2*2尺寸的温漂系数为1.35mv/2) 电路参数的计算由电路原理得为了得到零温度系数输出则：由于 ， ，所以可以计算得到 ，取=4，即取R2=8K，R1=2K，则得到=3.1，则mn=24.5，取m=3，n=9，通过放大器的反馈作用，可以将如图x，y两点的电压钳制为相同值，则R1电阻两端的电压为

5、计算可以知道进一步可以得到 ，显然M0与M1管为放大器两边提供电流源，放大器的输出通过两个支路的电流互相反馈钳制在一个固定值，由于电源电压为3.3V，大约为0.75V，所以取放大器的输出钳制在2V，然后可以得到M0管与M1管的宽长比。利用公式代入各自的电流，得到M0的宽长比为9，M1的宽长比为15.按照这个结果可以求的 4. 电路的spice前仿图 4 幅频特性与相频特性1) 放大电路的前仿，放大器采用了差分放大电路+共源放大电路的两级运放，最后获得的放大增益与相频特性如图：如图4放大增益可以达到80dB。2) 电路的仿真优化a) PNP管个数的优化理论设计pnp管的个数为9，即n=9，但实际

6、可能存在误差，所以通过仿真可以具体确定所需pnp管的个数，通过仿真发现只有当pnp管的个数达到11个时才能够表现出较好的温度特性曲线，所以最终电路图中采用11管pnpb) M0管参数优化图 5 M0管参数优化理论计算知道M0管宽长比为10时温度特性曲线最好，通过实际仿真优化发现理论与实际完全一致，如图所示，当M0管宽长比为10时，温度特性曲线最好c) M1管参数的优化通过理论计算得到M1的宽长比为15，但实际仿真的结果显示当宽长比为23时，温度特性曲线最好，如图6d) 电阻R图 6 M1管参数优化图1的优化图 7 电阻R1参数优化图选取的电阻两个一个为8K，一个为2K，通过仿真优化，发现当R2

7、=7.9K时电路特性最好，如图73) 负温度系数与正温度系数的测量结果图 8 负温度系数曲线通过以温度为扫描变量的直流扫描可以得到电路的负温度系数特性与正温度系数特性曲线分别如图所示，其中图8为负温度系数，温度实际为1.28mv/图9为正温度特性曲线，温漂系数为321uV/图 9 正温度特性曲线4) 温度特性曲线温度特性曲线作为带隙电压基准最重要的参数，其温度漂移系数决定电路的整体性能，因此我们测量了全温度特性曲线，如图10即从-40到125的电压变化，测量结果显示最大偏差为3.98mv，通过温度漂移系数的计算可以知道：图 10 温度特性曲线5) PSR特性曲线仿真电源抑制比是衡量电路对电源线

8、上噪声的抑制能力的参数，对于带隙电压基准定义为电源电压变化引起的输出增益的倒数，我们在电源电压上叠加一个小的交流信号，然后进行交流仿真，可以得到如下仿真图11：图 11 PSR6) 上电特性对于一般的带隙基准存在0偏执点，所以有时候需要启动电路，考虑到时间问题，采用了不外加启动电路的放大，同样仿真出了上电特性，上电特性是通过将电源改成脉冲波的形式进行仿真，结果如图：图 12 上电特性可见，改电路大约需要1us时间才能够稳定下来，正常工作。三、版图设计1. 版图设计思路本次课程设计采用0.35um工艺，考虑到不用实际流片，所以在电路参数设计时采用较大的沟道长度，提高器件的可靠性，为了减少设计周期

9、，采用台积电提供的PDK库来完成器件的设计，整体只需要考虑器件的布局与连线，为了减少错误率，先将放大器与偏置电路局部版图，然后连接到一起整体布局，2. 整体版图如图13版图面积为79*95um图 13版图四、版图验证1. DRC检查DRC检查是检查版图是否符合版图设计规则，通过不断差错，最终无DRC检查错误，检查结果如下图 14 DRC检查结果2. LVS检查LVS检查是检查版图是否与电路图一致，最终检查结果显示只有一个与电阻相关的错误，经过检查发现是软件在自己提取电阻的网表时忽略掉了衬底电极导致，检查结果如图15图 15 LVS检查结果3. PEX参数提取结果通过对电学参数的提取，可以进行相

10、应的版图后仿，PEX提取部分结果如图16：图 16 版图电学参数提取结果五、 结果分析及性能评估：1. 网表数据* auCdl Netlist:* * Library Name: bandgap* Top Cell Name: bandgap* View Name: schematic* Netlisted on: Sep 20 10:54:30 2014*.EQUATION*.SCALE METER*.MEGA*.GLOBAL gnd!+ vdd!*.PIN gnd!*+ vdd!* Library Name: bandgap* Cell Name: comp_amp* View Name:

11、 schematic*.SUBCKT comp_amp in ip vcn vout*.PININFO in:I ip:I vcn:I vout:OMNM0 vout vcn gnd! gnd! nmos_3p3 W=30u L=1u M=1MM4 net50 vcn gnd! gnd! nmos_3p3 W=30u L=1u M=1MM3 net060 ip net50 gnd! nmos_3p3 W=40u L=1u M=1MM0 net033 in net50 gnd! nmos_3p3 W=40u L=1u M=1MPM0 vout net033 vdd! vdd! pmos_3p3

12、W=20u L=1u M=1MM2 net060 net060 vdd! vdd! pmos_3p3 W=20u L=1.5u M=1MM1 net033 net060 vdd! vdd! pmos_3p3 W=20u L=1.5u M=1.ENDS* Library Name: bandgap* Cell Name: Ibias* View Name: schematic*.SUBCKT Ibias vn*.PININFO vn:ORR0 net20 gnd! 1.99887K $nplus_uMNM3 vn vn gnd! gnd! nmos_3p3 W=10u L=1u M=1MNM1

13、vdd! net020 vn gnd! nmos_3p3 W=8u L=500n M=1MNM0 net020 net020 gnd! gnd! nmos_3p3 W=100u L=350n M=1MNM2 net038 vn net20 gnd! nmos_3p3 W=10u L=1u M=1MPM0 net020 net020 vdd! vdd! pmos_3p3 W=100u L=350n M=1MPM2 vn net038 vdd! vdd! pmos_3p3 W=10u L=1u M=1MPM1 net038 net038 vdd! vdd! pmos_3p3 W=10u L=1u

14、M=1.ENDS* Library Name: bandgap* Cell Name: amp_Idias* View Name: schematic*.SUBCKT amp_Idias in ip vout*.PININFO in:I ip:I vout:OXI1 in ip net8 vout / comp_ampXI0 net8 / Ibias.ENDS* Library Name: bandgap* Cell Name: bandgap* View Name: schematic*.SUBCKT bandgap Vout*.PININFO Vout:ORR1 net15 net6 1.

15、99887K $nplus_uRR0 Vout net15 7.9008K $nwellQQ2 gnd! gnd! net6 vpnp_2x2 M=1 $EA=4e-12QQ3 gnd! gnd! net6 vpnp_2x2 M=1 $EA=4e-12QQ4 gnd! gnd! net6 vpnp_2x2 M=1 $EA=4e-12QQ5 gnd! gnd! net6 vpnp_2x2 M=1 $EA=4e-12QQ6 gnd! gnd! net6 vpnp_2x2 M=1 $EA=4e-12QQ7 gnd! gnd! net6 vpnp_2x2 M=1 $EA=4e-12QQ8 gnd! g

16、nd! net6 vpnp_2x2 M=1 $EA=4e-12QQ9 gnd! gnd! net6 vpnp_2x2 M=1 $EA=4e-12QQ10 gnd! gnd! net6 vpnp_2x2 M=1 $EA=4e-12QQ11 gnd! gnd! net6 vpnp_2x2 M=1 $EA=4e-12QQ1 gnd! gnd! net6 vpnp_2x2 M=1 $EA=4e-12QQ0 gnd! gnd! net11 vpnp_2x2 M=1 $EA=4e-12MPM1 Vout net9 vdd! vdd! pmos_3p3 W=46u L=1u M=1MPM0 net11 net9 vdd! vdd! pmos_3p3 W=40u L=1u M=1XI0 net11 net15 net9 / amp_Idias.ENDS2. 仿真结