第四章 存储器

1、本章主要内容本章主要内容半导体存储器半导体存储器半导体存储器接口的基本技术半导体存储器接口的基本技术16位和位和32位系统中的内存储器位系统中的内存储器接口接口1、概述、概述 微机系统中，整个存储器体系采用层次化结构。微机系统中，整个存储器体系采用层次化结构。l CPUl寄存器组寄存器组l Cachel内部存储器内部存储器(DRAM SRAM)(DRAM SRAM)l辅助存储器辅助存储器( (软盘、硬盘、光盘）软盘、硬盘、光盘）片内片内片外片外CPU芯片中芯片中主机系统中主机系统中外部设备外部设备一、半导体存储器一、半导体存储器（1）、三个主要参数）、三个主要参数容量容量： l一定容量的存储器

2、由多块芯片构成一定容量的存储器由多块芯片构成 l为适应不同字长计算机的需要，存储芯片的单元宽为适应不同字长计算机的需要，存储芯片的单元宽度可能不同，通常表示为：度可能不同，通常表示为： 芯片容量芯片容量=单元数单元数单元宽度单元宽度 l尽管微机字长已达尽管微机字长已达64位，但所有存储器仍以位，但所有存储器仍以字节字节为为组织单位组织单位 例如：例如：Intel 2114容量为容量为1k 4位位/片片一、半导体存储器一、半导体存储器速度速度： 从从CPUCPU给出有效的存储器地址到存储器给给出有效的存储器地址到存储器给出有效数据所需要的时间出有效数据所需要的时间 芯片的存取速度最好与芯片的存取

3、速度最好与CPUCPU时序相匹配。时序相匹配。可靠性可靠性用平均故障间隔时间用平均故障间隔时间MTBFMTBF来衡量来衡量存取速度存取速度超高速存储器超高速存储器 300ns1 1、概述、概述（1 1）、三个主要参数）、三个主要参数一、半导体存储器一、半导体存储器（2 2）. .存储芯片的内部结构存储芯片的内部结构地地址址寄寄存存地地址址译译码码存储体存储体控制电路控制电路ABAB数数据据寄寄存存读读写写电电路路DBDBOEOE WEWE CSCS 存储体存储体l存储器芯片的主要部分，用来存储信息存储器芯片的主要部分，用来存储信息 地址译码电路地址译码电路l根据输入的地址编码来选中芯片内某个特

4、定的根据输入的地址编码来选中芯片内某个特定的存储单元存储单元 片选和读写控制逻辑片选和读写控制逻辑l选中存储芯片，控制读写操作选中存储芯片，控制读写操作一、半导体存储器一、半导体存储器 存储体存储体每个存储单元具有一个唯一的地址，可存每个存储单元具有一个唯一的地址，可存储储1位（位片结构）或多位（字片结构）二位（位片结构）或多位（字片结构）二进制数据进制数据存储容量与地址、数据线个数有关：存储容量与地址、数据线个数有关：芯片的存储容量芯片的存储容量2MN存储单元数存储单元数存储单元的位数存储单元的位数 M：芯片的：芯片的地址线根数地址线根数 N：芯片的：芯片的数据线根数数据线根数 一、概述一、

5、概述 地址译码电路地址译码电路译译码码器器A A5 5A A4 4A A3 3A A2 2A A1 1A A0 063630 01 1存储单元存储单元6464个单元个单元行行译译码码A A2 2A A1 1A A0 07 71 10 0列译码列译码A A3 3A A4 4A A5 50 01 17 76464个单元个单元单译码单译码双译码双译码单译码结构单译码结构双译码结构双译码结构l双译码可简化芯片设计双译码可简化芯片设计l主要采用的译码结构主要采用的译码结构一、半导体存储器一、半导体存储器 片选和读写控制逻辑片选和读写控制逻辑片选端片选端CSCS* *或或CECE* *l有效时，可以对该芯

6、片进行读写操作有效时，可以对该芯片进行读写操作输出输出OEOE* *l控制读操作。有效时，芯片内数据输出控制读操作。有效时，芯片内数据输出l该控制端对应系统的读控制线该控制端对应系统的读控制线写写WEWE* *l控制写操作。有效时，数据进入芯片中控制写操作。有效时，数据进入芯片中l该控制端对应系统的写控制线该控制端对应系统的写控制线一、半导体存储器一、半导体存储器3 3、存储器基本分类、存储器基本分类 按使用方式按使用方式：内存内存：由：由CPUCPU通过通过ABAB直接寻址直接寻址 容量小、速度快容量小、速度快 常用于存储工作程序及数据常用于存储工作程序及数据 一般所讲的存储器即指内存一般所

7、讲的存储器即指内存 l外存外存：由：由CPUCPU当作当作外设外设处理处理 容量大、速度慢容量大、速度慢 常用于存储备用程序及数据，如硬、光盘等常用于存储备用程序及数据，如硬、光盘等 l高速缓存高速缓存：CACHE CACHE 容量很小、速度很快容量很小、速度很快 常用于存储频繁使用的程序或数据常用于存储频繁使用的程序或数据 一、半导体存储器一、半导体存储器按使用功能按使用功能：lRAM：Random Access Memory 可读写、易失性可读写、易失性 用于存放经常变化的数据及动态加载的程序，如用于存放经常变化的数据及动态加载的程序，如PC机的内存机的内存条条 又分静态又分静态SRAM、

8、动态、动态DRAM二类二类 lROM：Read Only Memory 只读、非易失性只读、非易失性 用于存放固定不变的信息，如用于存放固定不变的信息，如BIOS、监控程序等、监控程序等 又分掩膜又分掩膜ROM、PROM、EPROM、EEPROM、FLASH等等多种类型多种类型 一、半导体存储器一、半导体存储器按构成存储器的器件和存储介质分按构成存储器的器件和存储介质分：磁芯存储器磁芯存储器半导体存储器半导体存储器光电存储器光电存储器磁表面存储器磁表面存储器光盘存储器光盘存储器双极型双极型：由：由TTL电路制成的存储电路制成的存储器器单极型单极型：用：用MOS电路制成的存储器电路制成的存储器一

9、、半导体存储器一、半导体存储器2 2、随机存取存储器、随机存取存储器静态静态RAMSRAM 2114SRAM 6264动态动态RAMDRAM 4116DRAM 2164一、半导体存储器一、半导体存储器1、静态、静态RAMSRAM的基本存储单元是触发器电路的基本存储单元是触发器电路每个基本存储单元存储二进制数一位每个基本存储单元存储二进制数一位许多个基本存储单元形成行列存储矩阵许多个基本存储单元形成行列存储矩阵SRAM一般采用一般采用“字结构字结构”存储矩阵：存储矩阵：l每个存储单元存放多位（每个存储单元存放多位（4、8、16等）等）l每个存储单元具有一个地址每个存储单元具有一个地址一、半导体存

10、储器一、半导体存储器静态基本存储电路静态基本存储电路：以以触发器触发器为基础为基础 l状态稳定，只要不掉电，就能保持信息状态稳定，只要不掉电，就能保持信息 l由由6个半导体管构成，个半导体管构成，1. 双稳态触发器双稳态触发器2. 写数据写数据T5、T6：控制管控制管(1)选择线高电平选择线高电平(2)I/O=1，I/O=0则则A= B=10则则T5、T6： 导通导通六管静态六管静态RAM存储电路存储电路2 2、随机存取存储器、随机存取存储器静态基本存储电路静态基本存储电路：以以触发器触发器为基础为基础 l状态稳定，只要不掉电，就能保持信息状态稳定，只要不掉电，就能保持信息 l由由6个半导体管

11、构成，个半导体管构成，六管静态六管静态RAM存储电路存储电路1. 双稳态触发器双稳态触发器2. 写数据写数据3. 读数据读数据(1)选择线高电平选择线高电平则则T5、T6： 导通导通(2)I/O A，I/O B2 2、随机存取存储器、随机存取存储器SRAM芯片2114存储容量为存储容量为1024418个引脚：个引脚：l10根地址线根地址线A9A0l4根数据线根数据线I/O4I/O1l片选片选CS*l读写读写WE*123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GNDRAM典型产品介绍典型产品介绍2

12、2、随机存取存储器、随机存取存储器SRAM 2114的读周期的读周期数据数据地址地址TCXTODTTOHATRCTATCODOUTWECSTA读取时间读取时间从读取命令发出到数据稳定出现的时间从读取命令发出到数据稳定出现的时间给出地址到数据出现在外部总线上给出地址到数据出现在外部总线上TRC读取周期读取周期两次读取存储器所允许的最小时间间隔两次读取存储器所允许的最小时间间隔有效地址维持的时间有效地址维持的时间2 2、随机存取存储器、随机存取存储器SRAM 2114的写周期的写周期TWCTWRTAW数据数据地址地址TDTWTWDOUT DINTDWTDHWECSTW写入时间写入时间从写入命令发出

13、到数据进入存储单元的时从写入命令发出到数据进入存储单元的时间间写信号有效时间写信号有效时间TWC写入周期写入周期两次写入存储器所允许的最小时间间隔两次写入存储器所允许的最小时间间隔有效地址维持的时间有效地址维持的时间2 2、随机存取存储器、随机存取存储器SRAM芯片芯片6264存储容量为存储容量为8K828个引脚：个引脚：l13根地址线根地址线A12A0l8根数据线根数据线D7D0l片选片选CS1*、CS2l读写读写WE*、OE*+5VWE*CS2A8A9A11OE*A10CS1*D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND12345678910111213

14、1428272625242322212019181716152 2、随机存取存储器、随机存取存储器2、动态、动态RAMDRAM的基本存储单元是单个场效应管及其极间的基本存储单元是单个场效应管及其极间电容电容必须配备必须配备“读出再生放大电路读出再生放大电路”进行刷新进行刷新每次同时对一行的存储单元进行刷新每次同时对一行的存储单元进行刷新每个基本存储单元存储二进制数一位每个基本存储单元存储二进制数一位许多个基本存储单元形成行列存储矩阵许多个基本存储单元形成行列存储矩阵DRAM一般采用一般采用“位结构位结构”存储体：存储体：l每个存储单元存放一位每个存储单元存放一位l需要需要8个存储芯片构成一个字

15、节单元个存储芯片构成一个字节单元l每个字节存储单元具有一个地址每个字节存储单元具有一个地址2 2、随机存取存储器、随机存取存储器动态基本存储电路动态基本存储电路：以：以电容电容为基础为基础 l因电容漏电因电容漏电,为保持信息不变，需为保持信息不变，需定时刷新定时刷新 l可由可由1个半导体管构成个半导体管构成单管动态存储电路单管动态存储电路2.电容漏电现象：电容漏电现象：刷新刷新3. 写数据写数据(1)行、列选择线高电平行、列选择线高电平(2)数据输入数据输入/输出线高电平输出线高电平电容电容C充电，为高电平。充电，为高电平。(3)数据输入数据输入/输出线低电平输出线低电平电容电容C放电，为低电

16、平。放电，为低电平。1.信息存放：电容信息存放：电容C2 2、随机存取存储器、随机存取存储器动态基本存储电路动态基本存储电路：以：以电容电容为基础为基础 l因电容漏电因电容漏电, ,为保持信息不变，需为保持信息不变，需定时刷新定时刷新 l可由可由1 1个半导体管构成个半导体管构成单管动态存储电路单管动态存储电路1.1.信息存放：电容信息存放：电容C C2.2.电容漏电现象：电容漏电现象：刷新刷新3. 3. 写数据写数据4. 4. 读数据读数据(1)(1)行、列选择线高电平行、列选择线高电平(2)(2)电容电容C C上的信息输出至上的信息输出至数据输入数据输入/ /输出线。输出线。2 2、随机存

17、取存储器、随机存取存储器DRAM芯片芯片4116存储容量为存储容量为16K116个引脚：个引脚：l7根地址线根地址线A6A0l1根数据输入线根数据输入线DINl1根数据输出线根数据输出线DOUTl行地址选通行地址选通RAS*l列地址选通列地址选通CAS*l读写控制读写控制WE*VBBDINWE*RAS*A0A2A1VDDVSSCAS*DOUTA6A3A4A5VCC123456781615141312111092 2、随机存取存储器、随机存取存储器DRAM 4116的读周期的读周期DOUT地址地址TCACTRACTCAHTASCTASRTRAHTCASTRCDTRASTRC行地址行地址列地址列地

18、址WECASRAS存储地址需要分两批传送存储地址需要分两批传送l行地址选通信号行地址选通信号RAS*有效，开始有效，开始传送行地址传送行地址l随后，列地址选通信号随后，列地址选通信号CAS*有效，有效，传送列地址，传送列地址，CAS*相当于片选信相当于片选信号号l读写信号读写信号WE*读有效读有效l数据从数据从DOUT引脚输出引脚输出2 2、随机存取存储器、随机存取存储器DRAM 4116的写周期的写周期TWCSTDS列地址列地址行地址行地址地址地址 TDHTWRTCAHTASCTASRTRAHTCASTRCDTRCTRASDINWECASRAS存储地址需要分两批传送存储地址需要分两批传送l行

19、地址选通信号行地址选通信号RAS*有效，开始有效，开始传送行地址传送行地址l随后，列地址选通信号随后，列地址选通信号CAS*有效，有效，传送列地址传送列地址l读写信号读写信号WE*写有效写有效l数据从数据从DIN引脚进入存储单元引脚进入存储单元2 2、随机存取存储器、随机存取存储器DRAM 4116的刷新的刷新TRCTCRPTRAS高阻高阻TASRTRAH行地址行地址地址地址DINCASRAS采用采用“仅行地址有效仅行地址有效”方法刷新方法刷新l行地址选通行地址选通RAS*有效，传送行地址有效，传送行地址l列地址选通列地址选通CAS*无效，没有列地址无效，没有列地址l芯片内部实现一行存储单元的

20、刷新芯片内部实现一行存储单元的刷新l没有数据输入输出没有数据输入输出l存储系统中所有芯片同时进行刷新存储系统中所有芯片同时进行刷新lDRAM必须每隔固定时间就刷新必须每隔固定时间就刷新2 2、随机存取存储器、随机存取存储器DRAM芯片芯片2164存储容量为存储容量为64K116个引脚：个引脚：l8根地址线根地址线A7A0l1根数据输入线根数据输入线DINl1根数据输出线根数据输出线DOUTl行地址选通行地址选通RAS*l列地址选通列地址选通CAS*l读写控制读写控制WE*NCDINWE*RAS*A0A2A1GNDVSSCAS*DOUTA6A3A4A5A712345678161514131211

21、1092 2、随机存取存储器、随机存取存储器nSRAM与与DRAM的比较的比较： l容量、速度：容量、速度： l成本、功耗：成本、功耗： l用途：用途： SRAM常用作常用作缓存缓存 DRAM则用作则用作主存主存 l使用：使用： SRAM较简单较简单 DRAM较复杂：必须处理刷新的问题较复杂：必须处理刷新的问题 2 2、随机存取存储器、随机存取存储器EPROMEPROM 2716EPROM 2764EEPROMEEPROM 2717AEEPROM 2864A3 3、只读存储器、只读存储器一、半导体存储器一、半导体存储器1、EPROM顶部开有一个圆形的石英窗口，用于顶部开有一个圆形的石英窗口，用

22、于紫外线透过擦除原有信息紫外线透过擦除原有信息一般使用专门的编程器（烧写器）进一般使用专门的编程器（烧写器）进行编程行编程编程后，应该贴上不透光封条编程后，应该贴上不透光封条出厂未编程前，每个基本存储单元都出厂未编程前，每个基本存储单元都是信息是信息1编程就是将某些单元写入信息编程就是将某些单元写入信息03 3、只读存储器、只读存储器EPROM芯片芯片2716存储容量为存储容量为2K2K8 82424个引脚：个引脚：l1111根地址线根地址线A A1010A A0 0l8 8根数据线根数据线DODO7 7DODO0 0l片选片选/ /编程编程CECE* */PGM/PGMl读写读写OEOE*

23、*l编程电压编程电压V VPPPPV VDDDDA A8 8A A9 9V VPPPPOEOE* *A A1010CECE* */PGM/PGMDODO7 7DODO6 6DODO5 5DODO4 4DODO3 31 12 23 34 45 56 67 78 89 9101011111212242423232222212120201919181817171616151514141313A A7 7A A6 6A A5 5A A4 4A A3 3A A2 2A A1 1A A0 0DODO0 0DODO1 1DODO2 2VssVss3 3、只读存储器、只读存储器EPROM芯片芯片2764存储容

24、量为存储容量为8K8K8 82828个引脚：个引脚：l1313根地址线根地址线A A1212A A0 0l8 8根数据线根数据线D D7 7D D0 0l片选片选CECE* *l编程编程PGMPGM* *l读写读写OEOE* *l编程电压编程电压V VPPPPVppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D3123456789101112131428272625242322212019181716153 3、只读存储器、只读存储器EPROM芯片芯片272561 12 23 34 45 56 67 78 89 91

25、010111112121313141415151616171718181919202021212222232324242525262627272828VppVppA12A12A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0D0D0D1D1D2D2GNDGNDD3D3D4D4D5D5D6D6D7D7CECEA10A10OEOEA11A11A9A9A8A8A13A13A14A14VccVcc2725627256引脚图引脚图A14A14A13A13A12A12A11A11A10A10A9A9A8A8A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0CECEOEOED7D

26、7D6D6D5D5D4D4D3D3D2D2D1D1D0D02725627256逻辑图逻辑图3 3、只读存储器、只读存储器2、 EEPROM用加电方法，进行在线（无需拔下，直接用加电方法，进行在线（无需拔下，直接在电路中）擦写（擦除和编程一次完成）在电路中）擦写（擦除和编程一次完成）有字节擦写、块擦写和整片擦写方法有字节擦写、块擦写和整片擦写方法并行并行EEPROM：多位同时进行：多位同时进行串行串行EEPROM：只有一位数据线：只有一位数据线3 3、只读存储器、只读存储器EEPROM芯片2817A存储容量为2K828个引脚：l11根地址线A10A0l8根数据线I/O7I/O0l片选CE*l读写

27、OE*、WE*l状态输出RDY/BUSY*NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GNDVccWE*NCA8A9NCOE*A10CE*I/O7I/O6I/O5I/O4I/O3123456789101112131428272625242322212019181716153 3、只读存储器、只读存储器EEPROM芯片芯片2864A存储容量为存储容量为8K828个引脚：个引脚：l13根地址线根地址线A12A0l8根数据线根数据线I/O7I/O0l片选片选CE*l读写读写OE*、WE*VccWE*NCA8A9A11OE*A10CE*I/O7I/O6I/O5I/O4I/O3NC

28、A12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND123456789101112131428272625242322212019181716153 3、只读存储器、只读存储器二、半导体存储器接口的基本技术二、半导体存储器接口的基本技术这是本章的重点内容这是本章的重点内容SRAMSRAM、EPROMEPROM与与CPUCPU的连接的连接译码方法同样适合译码方法同样适合I/OI/O端口端口（一）、存储芯片与（一）、存储芯片与CPU的连接的连接存储芯片的数据线存储芯片的数据线 存储芯片的地址线存储芯片的地址线 存储芯片的片选端存储芯片的片选端 存储芯片的读写控制线存储芯片的读写控制

29、线二、半导体存储器接口的基本技术二、半导体存储器接口的基本技术1、存储芯片数据线的处理、存储芯片数据线的处理若芯片的数据线正好若芯片的数据线正好8根：根：l一次可从芯片中访问到一次可从芯片中访问到8位数据位数据l全部数据线与系统的全部数据线与系统的8位数据总线相连位数据总线相连若芯片的数据线不足若芯片的数据线不足8根：根：l一次不能从一个芯片中访问到一次不能从一个芯片中访问到8位数据位数据l利用多个芯片扩充数据位利用多个芯片扩充数据位l这个扩充方式简称这个扩充方式简称“位扩充位扩充”二、半导体存储器接口的基本技术二、半导体存储器接口的基本技术位扩充位扩充2114（1）A9A0I/O4I/O1片

30、选片选D3D0D7D4A9A02114（2）A9A0I/O4I/O1CECE多个位扩充的存储芯片的数据线连接多个位扩充的存储芯片的数据线连接于系统数据总线的不同位数于系统数据总线的不同位数其它连接都一样其它连接都一样这些芯片应被看作是一个整体这些芯片应被看作是一个整体常被称为常被称为“芯片组芯片组”进行位扩展时，模块中所有芯片的进行位扩展时，模块中所有芯片的地址线和控制线互连地址线和控制线互连形成整个形成整个模块的地址线和控制线，而各芯片的模块的地址线和控制线，而各芯片的数据线并列（位线扩展）数据线并列（位线扩展）形形成整个模块的数据线（成整个模块的数据线（8bit宽度）。宽度）。 二、半导体

31、存储器接口的基本技术二、半导体存储器接口的基本技术2 2、存储芯片地址线的连接、存储芯片地址线的连接芯片的地址线通常应全部与系统的低芯片的地址线通常应全部与系统的低位地址总线相连位地址总线相连寻址时，这部分地址的译码是在存储寻址时，这部分地址的译码是在存储芯片内完成的，我们称为芯片内完成的，我们称为“片内译码片内译码”二、半导体存储器接口的基本技术二、半导体存储器接口的基本技术片内译码片内译码A9A0存储芯片存储芯片000H001H002H3FDH3FEH3FFH全0全1000000010010110111101111范围（16进制）A9A0二、半导体存储器接口的基本技术二、半导体存储器接口的

32、基本技术3、存储芯片片选端的译码、存储芯片片选端的译码存储系统常需利用多个存储芯片扩充容量存储系统常需利用多个存储芯片扩充容量也就是扩充了存储器地址范围也就是扩充了存储器地址范围进行进行“地址扩充地址扩充”，需要利用存储芯片的片，需要利用存储芯片的片选端对多个存储芯片（组）进行寻址选端对多个存储芯片（组）进行寻址这个寻址方法，主要通过将存储芯片的片选这个寻址方法，主要通过将存储芯片的片选端与系统的高位地址线相关联来实现端与系统的高位地址线相关联来实现这种扩充简称为这种扩充简称为“地址扩充地址扩充”或或“字扩充字扩充”二、半导体存储器接口的基本技术二、半导体存储器接口的基本技术地址扩充（字扩充）

33、地址扩充（字扩充）片选端片选端D7D0A19A10A9A0（2）A9A0D7D0CE（1）A9A0D7D0CE译码器译码器00000000010000000000 进行字扩展时，模块中所有芯片的进行字扩展时，模块中所有芯片的地址线、控制线和数据线互地址线、控制线和数据线互连连形成整个模块的低位地址线、控制线和数据线形成整个模块的低位地址线、控制线和数据线 ， CPU的高位的高位地址线（扩展的字线）被用来译码以形成对各个芯片的选择地址线（扩展的字线）被用来译码以形成对各个芯片的选择线线 片选线片选线 。 二、半导体存储器接口的基本技术二、半导体存储器接口的基本技术片选端常有效片选端常有效A19A

34、15A14A0 全全0全全1D7D027256EPROMA14A0CEn令芯片（组）的片选端常有效令芯片（组）的片选端常有效n不与系统的高位地址线发生联系不与系统的高位地址线发生联系n芯片（组）总处在被选中的状态芯片（组）总处在被选中的状态n虽简单易行、但无法再进行地址扩虽简单易行、但无法再进行地址扩充，会出现充，会出现“地址重复地址重复”二、半导体存储器接口的基本技术二、半导体存储器接口的基本技术地址重复地址重复一个存储单元具有多个存储地址的现象一个存储单元具有多个存储地址的现象原因：有些高位地址线没有用、可任意原因：有些高位地址线没有用、可任意使用地址：出现地址重复时，常选取其中既使用地址

35、：出现地址重复时，常选取其中既好用、又不冲突的一个好用、又不冲突的一个“可用地址可用地址”例如：例如：00000H07FFFH选取的原则：高位地址全为选取的原则：高位地址全为0的地址的地址高位地址译码才更好高位地址译码才更好二、半导体存储器接口的基本技术二、半导体存储器接口的基本技术 译码和译码器译码和译码器译码：将某个特定的译码：将某个特定的“编码输入编码输入”翻译为唯一翻译为唯一“有效输出有效输出”的过程的过程译码电路可以使用译码电路可以使用门电路组合逻辑门电路组合逻辑译码电路更多的是采用集成译码电路更多的是采用集成译码器译码器l常用的常用的2:4译码器：译码器：74LS139l常用的常用

36、的3:8译码器：译码器：74LS138l常用的常用的4:16译码器：译码器：74LS154二、半导体存储器接口的基本技术二、半导体存储器接口的基本技术 全译码全译码所有的系统地址线均参与对存储单元的所有的系统地址线均参与对存储单元的译码寻址译码寻址包括低位地址线对芯片内各存储单元的包括低位地址线对芯片内各存储单元的译码寻址（片内译码），高位地址线对译码寻址（片内译码），高位地址线对存储芯片的译码寻址（片选译码）存储芯片的译码寻址（片选译码）采用全译码，采用全译码，每个存储单元的地址都是每个存储单元的地址都是唯一的，唯一的，不存在地址重复不存在地址重复译码电路可能比较复杂、连线也较多译码电路可能

37、比较复杂、连线也较多二、半导体存储器接口的基本技术二、半导体存储器接口的基本技术全译码示例全译码示例A15 A14A13A16CBAE3138 2764A19A18A17A12A0CEY6E2E1IO/M1C000H1DFFFH全0全10 0 0 1 1 1 00 0 0 1 1 1 0地址范围A12A0A19A18A17A16A15A14 A13 部分译码部分译码只有部分（高位）地址线参与对存储只有部分（高位）地址线参与对存储芯片的译码芯片的译码每个存储单元将对应多个地址每个存储单元将对应多个地址（地址（地址重复），需要选取一个可用地址重复），需要选取一个可用地址可简化译码电路的设计可简化译

38、码电路的设计但系统的部分地址空间将被浪费但系统的部分地址空间将被浪费二、半导体存储器接口的基本技术二、半导体存储器接口的基本技术部分译码示例部分译码示例138138A A1717 A A1616A A1111A A0 0A A1414 A A1313A A1212(4)(4)(3)(3)(2)(2)(1)(1)27322732273227322732273227322732CCB BA AE3E3E2E2E1E1IO/MIO/MCECECECECECECECEY0Y0Y1Y1Y2Y2Y3Y3A19 A15A14 A12A11A0一个可用地址123410101010000001010011全0全

39、1全0全1全0全1全0全120000H20FFFH21000H21FFFH22000H22FFFH23000H23FFFH二、半导体存储器接口的基本技术二、半导体存储器接口的基本技术 线选译码线选译码只用少数几根高位地址线进行芯片的译只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组）码，且每根负责选中一个芯片（组）虽构成简单，但地址空间严重浪费虽构成简单，但地址空间严重浪费必然会出现地址重复必然会出现地址重复一个存储地址会对应多个存储单元一个存储地址会对应多个存储单元多个存储单元共用的存储地址不应使用多个存储单元共用的存储地址不应使用二、半导体存储器接口的基本技术二、半导体存储

40、器接口的基本技术线选译码示例线选译码示例A A1414A A1212A A0 0A A1313(1)(1)27642764(2)(2)27642764 CECECECEA19 A15A14 A13A12A0一个可用地址121 00 1全0全1全0全104000H05FFFH02000H03FFFH切记：切记： A A14 14 A A13130000的情况不能出现的情况不能出现00000H00000H01FFFH01FFFH的地址不可使用的地址不可使用二、半导体存储器接口的基本技术二、半导体存储器接口的基本技术u片选端译码小结片选端译码小结存储芯片的片选控制端可以被看作是一根最存储芯片的片选控

41、制端可以被看作是一根最高位地址线高位地址线在系统中，主要与地址发生联系：包括在系统中，主要与地址发生联系：包括地址地址空间的选择空间的选择（接系统的（接系统的IO/M*信号）和信号）和高位高位地址的译码选择地址的译码选择（与系统的高位地址线相关（与系统的高位地址线相关联）联）对一些存储芯片通过片选无效可关闭内部的对一些存储芯片通过片选无效可关闭内部的输出驱动机制，起到降低功耗的作用输出驱动机制，起到降低功耗的作用二、半导体存储器接口的基本技术二、半导体存储器接口的基本技术4 4、存储芯片的读写控制、存储芯片的读写控制芯片芯片OEOE* *与系统的读命令线相连与系统的读命令线相连l当芯片被选中、

42、且读命令有效时，存储芯当芯片被选中、且读命令有效时，存储芯片将开放并驱动数据到总线片将开放并驱动数据到总线芯片芯片WEWE* *与系统的写命令线相连与系统的写命令线相连l当芯片被选中、且写命令有效时，允许总当芯片被选中、且写命令有效时，允许总线数据写入存储芯片线数据写入存储芯片二、半导体存储器接口的基本技术二、半导体存储器接口的基本技术（二）、存储芯片与（二）、存储芯片与CPU的配合的配合存储芯片与存储芯片与CPU总线的连接，还有总线的连接，还有两个很重要的问题：两个很重要的问题：CPU的总线负载能力的总线负载能力lCPU能否带动总线上包括存储器在内能否带动总线上包括存储器在内的连接器件的连接

43、器件存储芯片与存储芯片与CPU总线时序的配合总线时序的配合lCPU能否与存储器的存取速度相配合能否与存储器的存取速度相配合二、半导体存储器接口的基本技术二、半导体存储器接口的基本技术1.总线驱动总线驱动CPU的总线驱动能力有限的总线驱动能力有限单向传送的地址和控制总线，可采用单向传送的地址和控制总线，可采用三态锁存器和三态单向驱动器等来加三态锁存器和三态单向驱动器等来加以锁存和驱动以锁存和驱动双向传送的数据总线，可以采用三态双向传送的数据总线，可以采用三态双向驱动器来加以驱动双向驱动器来加以驱动二、半导体存储器接口的基本技术二、半导体存储器接口的基本技术2.2.时序配合时序配合分析存储器的存取

44、速度是否满分析存储器的存取速度是否满足足CPUCPU总线时序的要求总线时序的要求如果不能满足：如果不能满足：l考虑更换芯片考虑更换芯片l总线周期中插入等待状态总线周期中插入等待状态T TWW切记：时序配合是连接中的难点二、半导体存储器接口的基本技术二、半导体存储器接口的基本技术1、8086的的16位存储器接口位存储器接口两种译码方法两种译码方法l独立的存储体译码器独立的存储体译码器每个存储体用一个译码器；每个存储体用一个译码器；缺点：电路复杂，使用器件多。缺点：电路复杂，使用器件多。l独立的存储体写选通独立的存储体写选通译码器共用，但为每个存储体产生独立的写控制信号译码器共用，但为每个存储体产

45、生独立的写控制信号-但无需为每个存储体产生独立的读信号，因为但无需为每个存储体产生独立的读信号，因为8086每次仅读每次仅读1个字节。个字节。对于字，对于字，8086会连续读会连续读2次。次。电路简单，节省器件。电路简单，节省器件。三、三、16位和位和32位系统中的内存储器接口位系统中的内存储器接口 （1 1）独立的存储体译码器）独立的存储体译码器D15-D8D7-D0高位存储体(奇数地址)低位存储体(偶数地址)A16-A1A15-A0A15-A0D7-D0D7-D064KB8片64KB8片CS#Y0#Y7#Y0#Y7#CBAA19A18A17CBAA19A18A17CS#G1G2A#G2B#

46、G1G2A#G2B#OE#WE#OE#WE#MEMR#MEMW#BHE#A0VccVcc注注意意这这些些信信号号线线的的连连接接方方法法MEMW#信号同时有效，但只有一个存储体被选中信号同时有效，但只有一个存储体被选中三、三、16位和位和32位系统中的内存储器接口位系统中的内存储器接口 （2 2）独立的存储体写选通）独立的存储体写选通D15-D8D7-D0D7-D0高位存储体(奇数地址)低位存储体(偶数地址)A16-A1A15-A0A15-A0A15-A0D7-D0D7-D0D7-D064KB8片64KB8片片CS#CS#Y0#Y0#Y7#Y7#C CB BA AA19A19A18A18A17

47、A17CS#CS#G1G1G2A#G2A#G2B#G2B#OE#OE#WE#WE#OE#OE#WE#WE#MEMR#MEMR#BHE#BHE#A0A0VccVccGNDGNDMEMW#MEMW#1111每个存储体用不同的写控制信号每个存储体用不同的写控制信号三、三、16位和位和32位系统中的内存储器接口位系统中的内存储器接口 80868086读写读写1616位数据的特点：位数据的特点：l读读1616位数据时会读两次，每次位数据时会读两次，每次8 8位。位。读高字节时读高字节时BHE=0BHE=0，A0=1A0=1；读低字节时读低字节时BHE=1BHE=1，A0=0A0=0每次只使用数据线的一半

48、：每次只使用数据线的一半：D15-D8 D15-D8 或或 D7-D0D7-D0l写写1616位数据时一次写入。位数据时一次写入。BHEBHE和和A0A0同时为同时为0 0同时使用全部数据线同时使用全部数据线D15D15D0D080486CPU有有32位数据线位数据线4个个8位的存体位的存体 486四个存储体的选择信号：四个存储体的选择信号：BE0 BE3 Pentium有有8个存储体的体选信号：个存储体的体选信号： BE0BE7三、三、16位和位和32位系统中的内存储器接口位系统中的内存储器接口 u3232位微机系统中的内存储器接口位微机系统中的内存储器接口32位地址总线可寻址位地址总线可寻

49、址4GB物理地址空间，范围为物理地址空间，范围为0FFFFFFFFH， 有有4个存储体个存储体,每个存储体为每个存储体为1GB.FFFFFFFFFFFFFFFBFFFFFFFEFFFFFFFAFFFFFFFDFFFFFFF9FFFFFFFCFFFFFFF8存储体存储体3(最高最高 字节）字节）存储体存储体2(次高次高 字节）字节）存储体存储体1(次低次低 字节）字节）存储体存储体0(最低最低 字节）字节）01234567BE3BE2BE1BE0D31D24D23D16D15D8D7D0A31A2SRAM 2114的功能工作方式CS*WE*I/O4I/O1未选中读操作写操作10010高阻输出输入SRAM 6264的功能工作方式CS1*CS2WE*OE*D7D0未选中未选中读操作写操作1000111001高阻高阻输出输入EPROM 2716的功能工作方式CE*/PGMOE*VCCVPPDO7DO0待用1