微型计算机原理及接口_chap02_zengchen_第1页
微型计算机原理及接口_chap02_zengchen_第2页
微型计算机原理及接口_chap02_zengchen_第3页
微型计算机原理及接口_chap02_zengchen_第4页
微型计算机原理及接口_chap02_zengchen_第5页
已阅读5页,还剩45页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、1微机原理及接口技术第2章 16/32位微处理器22.1 8086/8088 CPU 2.1.1 8086/8088 CPU的特点的特点3 32.1.1 8086 CPU特点4n1978年,年,8086第一代第一代16位位微处理器。微处理器。n第一次将第一次将流水线流水线思想引进微处理器:指令级思想引进微处理器:指令级流水。流水。n存储器存储器分段分段管理机制引入处理器,扩大寻址管理机制引入处理器,扩大寻址能力。能力。n只有整数运算指令。可配套只有整数运算指令。可配套协处理器协处理器8087、I/O处理器处理器8089,具备较强大,具备较强大计算能力计算能力和和I/O处理能力处理能力。n197

2、9年推出年推出8088,8位外部数据总线,兼容丰位外部数据总线,兼容丰富的富的8位配套器件,位配套器件, 8088内部结构与内部结构与8086基基本相同。本相同。2.1 8086/8088 CPU 2.1.1 8086/8088 CPU的特点的特点5 2.1.1 8086 CPU 的内部结构的内部结构n 工作原理:取指令,执行指令工作原理:取指令,执行指令 BIU EU 相互独立,相互配合相互独立,相互配合n 指令队列有空字节,指令队列有空字节,BIU自动取指自动取指 队列队列n EU总是从队列前部取指令去执行总是从队列前部取指令去执行n 指令需要访问指令需要访问M或或I/O,EU会请求会请求

3、BIU去完成去完成6 2.1.1 8086 CPU 的内部结构的内部结构由于有指令队列,由于有指令队列,BIU和和EU可并行工作:可并行工作:BIUEU时间时间MOV AL , 10ADD AL , 20ADD AL , SI NOP转移转移调用调用 队列清空队列清空返回返回7 72.1.2 8086 CPU引线以及功能 请先看教材请先看教材Page20-218n 电源引脚电源引脚n 地址、数据线地址、数据线n 时钟、复位时钟、复位n 中断中断n 最小模式最小模式/最大模式最大模式2.1 8086/8088 CPU 2.1.2 8086 CPU引线及其功能引线及其功能9n 电源引脚电源引脚n

4、地址、数据线地址、数据线n 时钟、复位时钟、复位n 中断中断n 最小模式最小模式/最大模式最大模式2.1 8086/8088 CPU 2.1.2 8086 CPU引线及其功能引线及其功能4个复用的个复用的端口端口Page20,除了输出,除了输出地址以外地址以外显示段寄显示段寄存器使用存器使用情况情况10最小最小/最大模式下功能相同的其最大模式下功能相同的其它引脚:它引脚:n 读信号读信号n 高字节数据选择高字节数据选择n 准备好信号准备好信号 测试信号测试信号2.1 8086/8088 CPU 2.1.2 8086 CPU引线及其功能引线及其功能(配合配合Wait命令使用命令使用)11最小模式

5、最小模式下的引脚:下的引脚:n 总线读写控制总线读写控制n 中断应答中断应答 总线请求总线请求2.1 8086/8088 CPU 2.1.2 8086 CPU引线及其功能引线及其功能12最大模式最大模式下的引脚:下的引脚:n 总线读写控制总线读写控制(8288译码输入)译码输入)n 总线请求总线请求n 总线封锁总线封锁 指令预取队列状态指令预取队列状态2.1 8086/8088 CPU 2.1.2 8086 CPU引线及其功能引线及其功能Page 22Page23(输出输出CPU内部指令队列内部指令队列状态状态)132.1 8086/8088 CPU 2.1.3 8088 CPU的引线的引线n

6、 电源引脚电源引脚n 地址、数据线地址、数据线n 时钟、复位时钟、复位n 中断中断n 最小模式最小模式/最大模式最大模式最大模式最大模式下的引脚:下的引脚:1414主要引线最小模式下的最小模式下的8088引引线线n地址线和数据线:AD0AD7:低8位地址和低8位数据信号分时复用。在传送地址信号时为单向,传送数据信号时为双向。A16-A19:高4位地址信号,与状态信号分时复用。A8A15 :8位地址信号1515主要的控制和状态信号nWR: 写信号;nRD: 读信号;nIO/M:为“0”表示访问内存, 为“1”表示访问接口;nDEN: 低电平有效时,允许进行读/写操作;nDT/R:数据收发器的传送

7、方向控制; nALE:地址锁存信号;nRESET:复位信号。1616例:n当WR=1,RD=0,IO/M=0时, 表示CPU当前正在进行读存储器操作1717总线保持信号nHOLD:总线保持请求信号输入端。当CPU 以外的其他设备要求占用总线时, 通过该引脚向CPU发出请求。nHLDA:总线保持响应信号输出端。CPU对 HOLD信号的响应信号。18182.1.4 8086CPU内部结构19 2.1.4 8086 CPU 的内部结构的内部结构n 总线接口单元总线接口单元BIU(Bus Interface Unit)负责与存储器、负责与存储器、I/O接口传递数据,具体完成:接口传递数据,具体完成:n

8、 从内存取指令,送到指令队列从内存取指令,送到指令队列n 配合配合EU从指定的内存单元或从指定的内存单元或IO端口取数据端口取数据n 将将EU的操作结果送到指定的内存单元或的操作结果送到指定的内存单元或IO端口端口n 执行单元执行单元EU(Execute Unit)负责指令的执行(算术、逻辑运算、控制命负责指令的执行(算术、逻辑运算、控制命令、令、)20 2.1.4 8086 CPU 的内部结构的内部结构212.1.4 8086 CPU 的内部结构的内部结构内部寄存器:内部寄存器:请先看教材请先看教材Page26-272222内部寄存器的类型n含14个16位寄存器,按功能可分为三类 8个通用寄

9、存器 4个段寄存器 2个控制寄存器深入理解:每个寄存器中数据的含义深入理解:每个寄存器中数据的含义 数据寄存器(AX,BX,CX,DX) 地址指针寄存器(SP,BP) 变址寄存器(SI,DI)23231.数据寄存器n8088/8086含4个16位数据寄存器,它们又可分为8个8位寄存器,即:nAXnBXnCXnDXAH,ALCH,CLBH,BLDH,DL2424数据寄存器特有的习惯用法nAX:累加器。所有I/O指令都通过AX与接口传送 信息,中间运算结果也多放于AX中;nBX:基址寄存器。在间接寻址中用于存放基地址;nCX:计数寄存器。用于在循环或串操作指令 中存放计数值;nDX:数据寄存器。在

10、间接寻址的I/O指令中存放 I/O端口地址;在32位乘除法运算时,存放 高16位数。25252.地址指针寄存器nSP:堆栈指针寄存器,其内容为栈顶的偏移地址;nBP:基址指针寄存器,常用于在访问内存时存放内存单元的偏移地址。2626BX与BP在应用上的区别n作为通用寄存器,二者均可用于存放数据;n作为基址寄存器,用BX表示所寻找的数据在数据段;用BP则表示数据在堆栈段。27273.变址寄存器nSI:源变址寄存器nDI:目标变址寄存器n变址寄存器在指令中常用于存放数据在内存中的地址。284.控制寄存器n控制寄存器包含两个:1.IP(指令指针寄存器) 与代码寄存器CS一起确定当前所要取的指令的内存

11、地址(CS*16+IP),顺序执行的时候,每次执行完一条指令,则自动加12.PSW(程序状态字) 存放CPU的状态2929PSW状态标志位(1)nCF(Carry Flag) 进位标志位。加(减)法运算时,若最高位有进(借)位则CF=1 nPF(Parity Flag)奇偶标志位。运算结果的低8位中“1”的个数为偶数时PF=l nAF(Auxiliary Carry Flag)辅助进位标志位。加(减)操作中,若Bit3向Bit4有进位(借位),AF=1 3030状态标志位(2)nZF(Zero Flag)零标志位。当运算结果为零时ZF=1 nSF(Sign Flag)符号标志位。当运算结果的最

12、高位为1时,SF=l nOF(Overflow Flag)溢出标志位。当算术运算的结果超出了有符号数的可表达范围时,OF=l 31CFAFZFSFOFPF【例【例2】8位二进制加法如下,给出各状态标志位的值。位二进制加法如下,给出各状态标志位的值。 1 0 1 1 0 1 0 1 被加数被加数8位位 1 0 0 0 1 1 1 1 加数加数8位位 进位进位 1 1 1 1 1 1 1 0 1 0 0 0 1 0 0 和和8位位l最高位最高位D7产生进位:产生进位:CF=1; D3产生进位:产生进位:AF=1l结果不为结果不为0:ZF=0;l结果最高位为结果最高位为0:SF=0;l两负数相加结果

13、为正,溢出:两负数相加结果为正,溢出:OF=1l结果中有结果中有2个个“1”,偶数个,偶数个“1” :PF=13232控制标志位nTF(Trap Flag)陷井标志位,也叫跟踪标志位。TF=1时,使CPU处于单步执行指令的工作方式。通常用于程序调试nIF(Interrupt Enable Flag)中断允许标志位。IF=1使CPU可以响应可屏蔽中断请求。nDF(Direction Flag)方向标志位。在数据串操作时确定操作的方向。为1的时候,从高地址到低地址处理,为0时处理顺序 相反33335.段寄存器nCS代码段寄存器,存放代码段的段基地址。nDS数据段寄存器,存放数据段的段基地址。nES

14、附加段寄存器,存放数据段的段基地址。nSS堆栈段寄存器, 存放堆栈段的段基地址段寄存器的值表明相应逻辑段在内存中的位置段寄存器的值表明相应逻辑段在内存中的位置代码段代码段数据段数据段附加段附加段堆栈段堆栈段 34342.1.5存储器寻址35351. 内存单元的编址(1)n每个内存单元在整个内存空间中都具有惟一的地址n每个内存单元的地址码都由两部分组成:段(基)地址n16位段内地址n16位相对地址相对地址/ /偏移地址偏移地址物理地址(物理地址(2020位位) )80888088为为1616位结构,所以段地址和偏移地址均为位结构,所以段地址和偏移地址均为1616位位3636存储器的编址(2)n段

15、基地址:决定存储单元在内存中的位置n相对地址(偏移地址)决定该存储单元相对段内第一个单元的距离n逻辑段的起始地址称为段首每个逻辑段内的第一个单元段首的偏移地址段首的偏移地址=0=03737n内存物理地址由段基地址(16位)和偏移地址(16位)组成0 0 0 0段首地址段首地址 1904 偏移地址偏移地址+物物理理地地址址物理地址物理地址=段基地址段基地址16+偏移地址偏移地址段基地址段基地址16:相当于所有相当于所有2进制位不变,进制位不变,全部向左移动全部向左移动4位位3838存储器的编址(4)n例:段基地址 =6000H段首地址偏移地址=0009H物理地址数数据据段段60009H00H12

16、H60000H9n物理地址:物理地址:n内存单元在整个内存空间中的惟一地址内存单元在整个内存空间中的惟一地址3939例:n已知 CS=1055H, DS=250AH ES=2EF0H SS=8FF0Hn画出各段在内存中的分布。4040例:nCS=1055H段首地址=10550HnDS=250AH段首地址=250A0HnES=2EF0HnSS=8FF0H10550H250A0H2EF00H8FF00H代码段代码段数据段数据段附加段附加段堆栈段堆栈段 段基地址段基地址16:相当于所有相当于所有2进制位不变,全部向左移进制位不变,全部向左移动动4位,对于位,对于16进制表示的话也就是末进制表示的话也

17、就是末尾再加一个尾再加一个04141例子:n设某操作数存放在数据段,DS=250AH,数据所在单元的偏移地址=0204H。则该操作数所在单元的物理地址为:?n250AH 16+0204H = 252A4H422.1 8086/8088 CPU 2.1.5 存储器寻址存储器寻址n代码、数据量不大代码、数据量不大 使其处于同一段内(使其处于同一段内(64KB范范围内)围内) 可减少指令长度、提高运行速度。可减少指令长度、提高运行速度。n内存分段为程序的浮动分配创造了条件。内存分段为程序的浮动分配创造了条件。n形式地址形式地址6832H:1280H 物理地址?物理地址?n各个分段之间可以重叠。各个分

18、段之间可以重叠。 68320H+ 1280H 695A0H物理地址的形成物理地址的形成 432.1 8086/8088 CPU 2.1.5 存储器寻址存储器寻址n代码、数据量不大代码、数据量不大 使其处于同一段内(使其处于同一段内(64KB范范围内)围内) 可减少指令长度、提高运行速度。可减少指令长度、提高运行速度。n内存分段为程序的浮动分配创造了条件。内存分段为程序的浮动分配创造了条件。n形式地址形式地址6832H:1280H 物理地址?物理地址?n各个分段之间可以重叠。各个分段之间可以重叠。 68320H+ 1280H 695A0H段寄存器的使用情况段寄存器的使用情况 44442.1.6

19、8086CPU的工作时序45n 基本概念基本概念n 指令周期指令周期:取指执行:取指执行n 总线周期总线周期:CPU通过总线对接口或者存储器进通过总线对接口或者存储器进行一次访问所需要的时间。例如:存储器读写、行一次访问所需要的时间。例如:存储器读写、I/O读写、中断响应读写、中断响应n 时钟周期时钟周期:CPU处理动作的最小单位处理动作的最小单位n 为什么要研究时序为什么要研究时序n 了解了解CPU工作时各引脚信号的相对时间关系工作时各引脚信号的相对时间关系n 深入了解指令的执行过程深入了解指令的执行过程n CPU与存储器、与存储器、I/O等的时序配合等的时序配合n 实时控制:精确计算程序运

20、行时间实时控制:精确计算程序运行时间n 典型典型8086/8088时序分析时序分析2.1.6 典型时序分析典型时序分析请先看教材请先看教材Page20-2146 2.1.6 典型时序分析:内存典型时序分析:内存写写时序时序T1T2T3T4CLKA19/S6A16/S3A15A8AD7AD0ALEWDDT/RDENReady地址输出地址输出状态输出状态输出地地 址址 输输 出出地址输出地址输出数据输入数据输入获得数据获得数据XBHE/S7AD15AD0M/IOT1周期里周期里:从地址信号线上读取信号,并且将其锁存在锁存器中(ALE=1)T2周期里周期里:将数据送入总线并发出写的控制信号T3周期里周期里:进行写的操作T4周期里周期里:完成写操作确定数据传送方向总线上数据有

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论