电工电子技术课程触发器和时序逻辑电路ppt课件

1、 触发器和时序逻辑电路教学根本要求教学根本要求 掌握掌握RSRS触发器、触发器、JKJK触发器、触发器、D D触发器的逻辑功能。触发器的逻辑功能。 了解存放和移位存放器的任务原理了解存放和移位存放器的任务原理 了解二进制计数器、二了解二进制计数器、二十进制计数器的任务原理。十进制计数器的任务原理。 了解集成定时器的任务原理。了解用集成定时器组了解集成定时器的任务原理。了解用集成定时器组成的单稳触发器、多谐振荡器的任务原理成的单稳触发器、多谐振荡器的任务原理 普通了解可编程逻辑阵列普通了解可编程逻辑阵列 本章讲授学时本章讲授学时6 6学时，课外学时学时，课外学时1818学时学时主要内容主要内容

2、双稳态触发器 时序逻辑电路 集成555定时器 可编程逻辑器件 本章小结双稳态触发器 概述概述 根本根本R-SR-S触发器触发器 同步同步R-SR-S触发器触发器 J-K J-K触发器触发器 D D触发器触发器 T T触发器和触发器和T T触发器触发器 触发器逻辑功能的转换触发器逻辑功能的转换概述概述1 1 什么是双稳态触发器？什么是双稳态触发器？ 双稳态触发器是具有两个稳定形状双稳态触发器是具有两个稳定形状(1(1形状形状和和0 0形状形状) )的电路。的电路。 在外加输入信号的作用下，该电路可以由在外加输入信号的作用下，该电路可以由一种稳定形状翻转转换为另一种稳定形状一种稳定形状翻转转换为另

3、一种稳定形状; ; 当外加输入信号消逝后，电路能坚持翻转当外加输入信号消逝后，电路能坚持翻转后的形状不变后的形状不变; ; 称为双稳态触发器，简称触发器。称为双稳态触发器，简称触发器。概述概述2 2 双稳态触发器的类型双稳态触发器的类型 根本根本R-SR-S触发器触发器(1)(1) 根本根本RSRS触发器由两个与非门组成。两个与非触发器由两个与非门组成。两个与非门各有一个输出端和输入端交叉衔接，构成反响门各有一个输出端和输入端交叉衔接，构成反响. .DDRS输入端输入端QQ输出端输出端&QQDSDRBA根本根本R-SR-S触发器触发器(2)(2)&QQDSDRBA* 输入端输入

4、端01DDRS此时输出端能够此时输出端能够Q=1，也能够，也能够Q=010QQ以后即使输入全变为以后即使输入全变为1，输出也不改动，输出也不改动* 输入端输入端10DDRS01QQ以后即使输入全变为以后即使输入全变为1，输出也不改动，输出也不改动此时输出端能够此时输出端能够Q=1，也能够，也能够Q=0DSDRQQ10100110* 输出端输出端* 输出端输出端101101 10010101010111根本根本R-SR-S触发器触发器(3)(3)&QQDSDRBA* 输入端输入端11DDRS结果结果01QQ坚持不变坚持不变此时输出端假设此时输出端假设DSDRQQ1010011011坚持坚

5、持1 10 11 001QQRQQQSQDD1 0此时输出端假设此时输出端假设10QQ10QQRQQQSQDD0 1根本根本R-SR-S触发器触发器(4)(4)&QQDSDRBADSDRQQ10100110* 输入端输入端0DDRS这时，假设两个输入端同时变为这时，假设两个输入端同时变为1即即11QQ 此时与门此时与门A A、B B均有一个输入端均有一个输入端为为0 0，故。它们均封锁，输出，故。它们均封锁，输出00两个与门都将由封锁转为开通两个与门都将由封锁转为开通, ,并使输并使输出由出由1 1向向0 0转换，假设转换，假设A A门的速度快，那门的速度快，那么么Q=1Q=1，反之，

6、那么，反之，那么Q=0Q=0。触发器的输。触发器的输出形状不确定。出形状不确定。1DDRS0DDRS所以所以的输入形状是不允许的，运用时，必需留意防止的输入形状是不允许的，运用时，必需留意防止11不定不定坚持坚持根本根本R-SR-S触发器触发器(5)(5) 逻辑形状表逻辑形状表&QQDSDRBADSDRQQ101001101100不定不定坚持坚持根本根本R-SR-S触发器触发器(6)(6)&QQDSDRBA1 1触发器的形状：触发器的形状： 触发器的输出有两个稳定形状触发器的输出有两个稳定形状01QQ触发器处于触发器处于1 1形状。形状。10QQ触发器处于触发器处于0 0形状。

7、形状。2 2触发器的置位：触发器的置位：1001QQRSDD置置0 00110QQRSDD置置1 1根本根本R-SR-S触发器触发器(7)(7)&QQDSDRBA3 3触发器的记忆触发器的记忆4 4触发器的翻转条件触发器的翻转条件 用形状表表示输入和输出间的逻辑关系时，必需思用形状表表示输入和输出间的逻辑关系时，必需思索触发器原来的输出形状。由这样得出的形状表称为逻索触发器原来的输出形状。由这样得出的形状表称为逻辑形状转换表。表中用辑形状转换表。表中用QnQn表示原来的输出形状，称为原表示原来的输出形状，称为原态，用态，用Qn+1Qn+1表示触发器的下一个输出形状，称为次态。表示触发器

8、的下一个输出形状，称为次态。 触发器在外加输入信号的作用下，输触发器在外加输入信号的作用下，输出形状发生变化。以后，假设输入信号除出形状发生变化。以后，假设输入信号除去，触发器能坚持翻转后的形状不变。去，触发器能坚持翻转后的形状不变。根本根本R-SR-S触发器触发器(8)(8)&QQDSDRBA根本根本RSRS触发器的形状表触发器的形状表不定100不定000111100111110101001010001DSDRnQ1nQ不定0011110001DSDR1nQnQ形状简表形状简表 RS RS触发器也可由触发器也可由或非门组成，除非特或非门组成，除非特别指出，本书都采用别指出，本书都采用

9、与非门构成与非门构成QQDSDR同步同步R-SR-S触发器触发器(1)(1) 根本根本RSRS触发器的缺陷：输入端的信号一触发器的缺陷：输入端的信号一旦发生变化，输出随之发生变化，而无法在旦发生变化，输出随之发生变化，而无法在时间上加以控制。时间上加以控制。同步同步R-SR-S触发器触发器(1)(1)把两个起控制造用的把两个起控制造用的与非门与非门C C和和D D按图示方按图示方式与根本式与根本RSRS触发器相触发器相连，构成同步连，构成同步RSRS触发触发器。器。&QABCDDSQDRCPRS同步同步RS触发器触发器R R、SS数据输入端数据输入端 CPCP时钟脉冲输入端时钟脉冲输入

10、端 同步同步R-SR-S触发器触发器(2)(2)&QABCDDSQDRCPRS同步同步RS触发器触发器同同步步RS触触发发器器QQDRSDSRCP 所谓同步，就是指触发所谓同步，就是指触发器形状的改动只发生在时钟器形状的改动只发生在时钟脉冲脉冲CPCP出现的时辰，即数字出现的时辰，即数字系统中的各个触发器受同一系统中的各个触发器受同一个时钟脉冲的控制而步伐一个时钟脉冲的控制而步伐一致的任务。致的任务。 同步同步R-SR-S触发器触发器(3)(3)&QABCDDSQDRCPRS同步同步RS触发器触发器DR直接置直接置0 0输入端输入端DS直接置直接置1 1输入端输入端不受时钟脉冲

11、的同步控制，不受时钟脉冲的同步控制，所以也称为异步输入端。所以也称为异步输入端。在不需求对触发器直接置在不需求对触发器直接置0 0或置或置1 1时，应使它们处于时，应使它们处于高电位。高电位。同步同步R-SR-S触发器触发器(4)(4)&QABCDDSQDRCPRS同步同步RS触发器触发器设：触发器的初始形状为：设：触发器的初始形状为：01,0 nQQQCP=0时时触发器坚持原态触发器坚持原态0111RSCP=1时时 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1C P Q n R S Qn+111111111010110 Qn01 nQ

12、0nQ同步同步R-SR-S触发器触发器(5)(5)&QABCDDSQDRCPRS同步同步RS触发器触发器CP1tRSQ2t4t3t5tS Sn nR Rn nQ Qn+1n+11 10 01 10 01 10 00 00 0Q Qn n1 11 1不定不定逻辑形状表为逻辑形状表为: 同步同步R-SR-S触发器触发器(6)(6)&QABCDDSQDRCPRS逻辑关系表达式逻辑关系表达式: :01nnnnnnRSQRSQ 假设在时钟脉冲的上升沿时，假设在时钟脉冲的上升沿时，R=S=1R=S=1，将会使，将会使C C、D D门同时输出门同时输出0 0，导致上面的根本导致上面的根本RS

13、RS触发器出现触发器出现RD RD SDSD同时为同时为0 0的情况，这时，触发的情况，这时，触发器的输出形状将为不定。所以，器的输出形状将为不定。所以，运用时，不允许出现运用时，不允许出现R=S=1R=S=1的情的情况。况。同步同步R-SR-S触发器触发器(7)(7) 同步同步R-SR-S触发器存在的问题触发器存在的问题空翻景象空翻景象 触发器的主要用途之一就触发器的主要用途之一就是计数，处于计数形状的触发是计数，处于计数形状的触发器，每来一个计数脉冲，其形器，每来一个计数脉冲，其形状就应该改动一次。状就应该改动一次。 任务情况分析任务情况分析 设每个与非门的平均传输延迟时间为设每个与非门的

14、平均传输延迟时间为tpdtpd。且设触发器的如。且设触发器的如今形状为今形状为0 0形状即：形状即：Q=0Q=0，Q=1Q=1，经技术鉴定，当，经技术鉴定，当CP=1CP=1时，经时，经2tpd2tpd以后，以后，Q Q由由0 0变成变成1 1，再经过，再经过1tpd1tpd以后，以后，Q Q由由1 1变成变成0 0。即。即Qn+1=1Qn+1=1。也就是说，要同步。也就是说，要同步RSRS出发器能可靠的翻转，时钟脉冲的出发器能可靠的翻转，时钟脉冲的宽度必需大于宽度必需大于3tpd3tpd。Q01Q,Q&QABCDDSQDRCPRS&同步同步R-SR-S触发器触发器(8)(8)

15、 但是，当但是，当CPCP脉冲的宽度大脉冲的宽度大于于3tpd3tpd后，再经过后，再经过3tpd3tpd触发器触发器又会翻转回到原来的又会翻转回到原来的0 0形状。形状。显然，当显然，当CPCP脉冲的继续时间较脉冲的继续时间较长，触发器就会不停的多次翻长，触发器就会不停的多次翻转，达不到计数的目的，这就转，达不到计数的目的，这就是所谓的是所谓的“空翻景象。空翻景象。改良措施改良措施构成主从构造和边沿触发构造的构成主从构造和边沿触发构造的触发器，以提高电路的抗干扰才触发器，以提高电路的抗干扰才干和抑制空翻的产生。干和抑制空翻的产生。&QABCDDSQDRCPRS&J-KJ-K触

16、发器触发器(1)(1)QCPQDSDRSRQQCPDSDRSRCP1KJQQDRJDSKCP JK JK触发器由两个根本触发器由两个根本R-SR-S组成，两个触发器的组成，两个触发器的时钟脉冲经过一个非门联时钟脉冲经过一个非门联络起来。任务时，时钟脉络起来。任务时，时钟脉冲的上升沿先使下面的触冲的上升沿先使下面的触发器主触发器翻转，发器主触发器翻转，而后其下降沿使上面的触而后其下降沿使上面的触发器从触发器翻转，发器从触发器翻转，这种任务方式的触发器称这种任务方式的触发器称为主从型构造为主从型构造JKJK触发器。触发器。逻辑符号逻辑符号J-KJ-K触发器触发器(2)(2)QCPQDSDRSRQQ

17、CPDSDRSRCP1KJQQDRJDSKCPCP=1CP=1时，时，从触发器的输出不变；从触发器的输出不变； 主触发器的输出取决于主触发器的输出取决于S S和和R R的的取值：取值：KQRQJS,J-KJ-K触发器触发器(3)(3)QCPQDSDRSRQQCPDSDRSRCP1KJ 当当CPCP从从“1 1变为变为“0 0时：时：主触发器的形状不变；主触发器的形状不变；主触发器的输出信号送到从主触发器的输出信号送到从触发器，使从触发器的输出触发器，使从触发器的输出与主触发器一样。与主触发器一样。J-KJ-K触发器触发器(4)(4)QCPQDSDRSRQQCPDSDRSRCP1KJ 设在设在C

18、PCP脉冲到来之前脉冲到来之前1, 0QQ*当当J=1，K=1时：时：0, 1KQRQJS由于由于CP脉冲到来后，即脉冲到来后，即CP=1时，主触发时，主触发器的器的S=1，R=0故，主触发器翻转为故，主触发器翻转为1形状。形状。当当CP脉冲由脉冲由“1变为变为“0时，从触时，从触发器也翻转为发器也翻转为1形状。形状。0, 1 QQJ-KJ-K触发器触发器(5)(5)QCPQDSDRSRQQCPDSDRSRCP1KJ设触发器的初始形状为设触发器的初始形状为“1 1态态*当当J=1，K=1时：时：1, 0 KQRQJS由于由于CP脉冲到来后，即脉冲到来后，即CP=1时，主触发时，主触发器的器的S

19、=0，R=1故，主触发器翻转为故，主触发器翻转为0形状。形状。 当当CP脉冲由脉冲由“1变为变为“0时，从触时，从触发器也翻转为发器也翻转为1形状。形状。0, 1 QQ1, 0 QQJ=K=1J=K=1，来一个脉冲，触发器形，来一个脉冲，触发器形状翻转一次，具有计数的功能。状翻转一次，具有计数的功能。J-KJ-K触发器触发器(6)(6)QCPQDSDRSRQQCPDSDRSRCP1KJ设触发器的初始形状为设触发器的初始形状为“0 0态态*当当J=0，K=0时：时：0, 0 KQRQJS由于由于1, 0 QQ 在在CPCP脉冲到来时，主触发器脉冲到来时，主触发器的形状不变，故在的形状不变，故在C

20、PCP的下降沿的下降沿到来时，从触发器也坚持不变。到来时，从触发器也坚持不变。反之亦然。反之亦然。在在J=K=0J=K=0时，时钟脉冲过后，触时，时钟脉冲过后，触发器坚持原来形状不变。发器坚持原来形状不变。J-KJ-K触发器触发器(7)(7)设触发器的初始形状为设触发器的初始形状为“0 0态态*当当J=1，K=0时：时：0, 1 KQRQJS由于由于1, 0 QQn 主触发器输出为主触发器输出为1 1，时钟脉冲，时钟脉冲过后，从触发器输出为过后，从触发器输出为1 1。设触发器的初始形状为设触发器的初始形状为“1 1态态0, 0 KQRQJS由于由于0, 1 QQ主触发器和从触发器坚持主触发器和

21、从触发器坚持1 1 QCPQDSDRSRQQCPDSDRSRCP1KJ在在J=1J=1，K=0K=0时，时钟脉冲过后，时，时钟脉冲过后，触发器置触发器置1 1。J-KJ-K触发器触发器(8)(8)设触发器的初始形状为设触发器的初始形状为“0 0态态*当当J=0，K=1时：时：0, 0 KQRQJS由于由于1, 0 QQn 主触发器和从触发器输出为主触发器和从触发器输出为0 0。设触发器的初始形状为设触发器的初始形状为“1 1态态1, 0 KQRQJS由于由于0, 1 QQ主触发器输出为主触发器输出为0 0，从触发器也输出，从触发器也输出0 0 QCPQDSDRSRQQCPDSDRSRCP1KJ

22、在在J=0J=0，K=1K=1时，时钟脉冲过后，时，时钟脉冲过后，触发器置触发器置0 0。J-KJ-K触发器触发器(9)(9)n 主从触发器是在主从触发器是在CP=1CP=1时，时，将输入信号暂存在主触发将输入信号暂存在主触发器中；器中；n 到到CPCP脉冲的下降沿到来脉冲的下降沿到来时，从触发器动作。时，从触发器动作。n 它具有在时钟脉冲的后它具有在时钟脉冲的后沿翻转的特点。我们称其沿翻转的特点。我们称其为后沿触发，并在逻辑符为后沿触发，并在逻辑符号中用小圆圈表示。号中用小圆圈表示。QCPQDSDRSRQQCPDSDRSRCP1KJJ-KJ-K触发器触发器(10)(10)QQDRJDSKCP

23、11101010Qn00Qn+1KnJnnQJKJK触发器的逻辑关系为：触发器的逻辑关系为：nnnQKQJQ1J-KJ-K触发器触发器(11)(11)QQDRJDSKCP11101010Qn00Qn+1KnJnnQ知知JKJK触发器的触发器的CPCP和和J KJ K的波形如图，划的波形如图，划出输出出输出Q Q的波形。的波形。nnnQKQJQ1CPKJ2t4t3t5t1tQD D触发器触发器1 1 假设在同步假设在同步RSRS触发触发器中将与非门器中将与非门D D的输入端的输入端和与非门和与非门C C的输出端的输出端c c相相连，那么在同步连，那么在同步RSRS触发触发器中也能防止出现器中也能

24、防止出现S=R=1S=R=1的情况。这时，我们把的情况。这时，我们把与非门与非门C C的输入端称为的输入端称为D D，并称该触发器为同步并称该触发器为同步D D触触发器。发器。&QABCDDSQDRCPDcdQQDRDSDCPD D触发器触发器2 2当当CPCP脉冲未出现时，输出脉冲未出现时，输出c=d=1c=d=1。当时钟脉冲上升沿。当时钟脉冲上升沿出现时出现时CP=1CP=1， 假设假设D=1D=1，那么，那么c=0c=0，d=1d=1。触发器的输出为：触发器的输出为：&QABCDDSQDRCPDcdQQDRDSDCP0, 1QQn 假设假设D=0D=0，那么，那么c=1c

25、=1，d=0d=0。触发器。触发器的输出为：的输出为：1, 0QQD D触发器触发器3 3QQDRDSDCP 可见：不论输入端可见：不论输入端D D的的形状如何，时钟脉冲的上形状如何，时钟脉冲的上升沿出现后，触发器输出升沿出现后，触发器输出端的形状总是和输入端端的形状总是和输入端D D 的形状一样。的形状一样。逻辑形状表为：逻辑形状表为：DnQn+10011D D触发器触发器4 4QQDRDSDCPDnQn+10011 在同步在同步D D触发器中，假设在触发器中，假设在CPCP坚持高电平期间，坚持高电平期间，D D的形状发生变的形状发生变化，那么输出也将发生变化，但化，那么输出也将发生变化，但

26、在实践运用中，往往要求在一个在实践运用中，往往要求在一个CPCP脉冲期间，触发器形状只能翻脉冲期间，触发器形状只能翻转一次。为此，通常将转一次。为此，通常将D D触发器改触发器改为维持阻塞型构造，称为维持阻为维持阻塞型构造，称为维持阻塞塞D D触发器。触发器。D D触发器触发器5 5QQDRDSDCPDnQn+10011 维持阻塞维持阻塞D D触发器的特点触发器的特点: :对对应每一个时钟脉冲，维持阻塞应每一个时钟脉冲，维持阻塞D D触触发器的输出形状，只在时钟脉冲发器的输出形状，只在时钟脉冲的上升沿出现时变化一次。的上升沿出现时变化一次。维持阻塞维持阻塞D D触发器的逻辑关系为：触发器的逻辑

27、关系为： Qn+1=DnQn+1=DnD D触发器触发器6 6QQDRDSDCPDnQn+10011 知知CPCP脉冲和脉冲和D D输入的波形如下，试输入的波形如下，试画出输出画出输出Q Q的波形。的波形。CP2t4t3t5t1tDQnnDQ1T T触发器和触发器和T T触发器触发器(1)(1) 假设把假设把JKJK触发器的触发器的JKJK端接在一同，端接在一同，就构成所谓的就构成所谓的T T触发器。触发器。QQDRTDSKCPJT T触发器得逻辑形状表如下：触发器得逻辑形状表如下：1Qn0Qn+1TnnQnnnQTQTQ1后沿翻转后沿翻转 可见，当可见，当T=1T=1时，只需有时钟脉冲的下降

28、沿，触发时，只需有时钟脉冲的下降沿，触发器就翻转，所以，有时也把任务在器就翻转，所以，有时也把任务在T=1T=1形状的触发器称形状的触发器称为为T T触发器。触发器。触发器逻辑的转换触发器逻辑的转换(1)(1) 1.1.将将JKJK触发器转换为触发器转换为D D触发器触发器D D触发器的逻辑关系为触发器的逻辑关系为QQDRDSKCPJ后沿翻转后沿翻转QQDRDDSKCPJ1JnKnDnQn+101001011转换形状表转换形状表nnDQ1CP2t4t3t5t1tDQT T触发器和触发器和T T触发器触发器(3)(3) 2.2.将将D D触发器转换为触发器转换为T T触发器触发器QQDCP假设将

29、维持阻塞假设将维持阻塞D D触发器的触发器的D D端端和和 相连，就构成相连，就构成T T触发器，触发器，它的逻辑功能是每来一个脉冲它的逻辑功能是每来一个脉冲就翻转一次。就翻转一次。QnnQQ1具有计数的功能。具有计数的功能。时序逻辑电路时序逻辑电路时序逻辑电路概述时序逻辑电路概述计数器计数器存放器存放器时序逻辑电路的特点时序逻辑电路的特点 任一时辰的稳定输出不仅决议于该时辰的输入，而且还和任一时辰的稳定输出不仅决议于该时辰的输入，而且还和电路原来的输出形状有关。电路原来的输出形状有关。 具备这种逻辑功能特点的电路，叫做时序逻辑电路，具备这种逻辑功能特点的电路，叫做时序逻辑电路，简称时序电路。

30、简称时序电路。 1. 1.通常时序电路由组合电路和存储电路两部分组成。因时序通常时序电路由组合电路和存储电路两部分组成。因时序电路必然具有记忆功能，所以存储电路必不可少。而触发器电路必然具有记忆功能，所以存储电路必不可少。而触发器是构成存储电路的根本单元。是构成存储电路的根本单元。 2.2.存储电路的输出必然反响到到组合逻辑电路的输入端，与存储电路的输出必然反响到到组合逻辑电路的输入端，与输入信号一同，共同决议组合逻辑电路的输出。输入信号一同，共同决议组合逻辑电路的输出。时序逻辑电路的组成时序逻辑电路的组成 时序逻辑电路的构造框图组合逻辑电路x1y1z1q1存储电路xiyjzkql 用输入信用

31、输入信号和电路形号和电路形状形状变状形状变量的逻辑量的逻辑函数来描画函数来描画时序电路逻时序电路逻辑功能的方辑功能的方法叫时序机。法叫时序机。以向量函数表示，那么Y=FX，QZ=GX，QQn+1=HZ，Qn输出方程输出方程驱动方程或鼓励方程驱动方程或鼓励方程形状方程形状方程时序逻辑电路的分析时序逻辑电路的分析1.从给定的逻辑图中，分析每个触发器的任务形状和翻转条件。2. 分析电路的每一个形状方程，列出形状表。3. 根据时序逻辑电路的形状表写出电路的逻辑函数，从而分析电路的逻辑关系。知时序电路知时序电路找出逻辑功能找出逻辑功能分析分析时序逻辑电路的分析时序逻辑电路的分析 根据时钟脉冲能否同时加到

32、一切触发器电路根据时钟脉冲能否同时加到一切触发器电路,有同步时序电路和异步时序电路之分有同步时序电路和异步时序电路之分分析同步时序电路的普通步骤：从给定的逻辑图写出每个触发器的驱动方程存储电路中每个触发器输入信号的逻辑函数式。把所得的驱动方程代入相应触发器的特性方程，得出每个触发器的形状方程，从而得到由这些形状方程组成的整个时序电路的形状方程组。根据逻辑图写出电路的输出方程。时序逻辑电路的分析时序逻辑电路的分析 异步时序电路分析异步时序电路分析 在异步时序电路中，一切的触发器并非共用同一个时钟信号，所以每次电路形状发生转换时，并不是一切触发器都有时钟信号。因此分析时首先要找出哪些触发器有时钟信

33、号，哪些没有时钟。有时钟作用的触发器才可以按特性方程计算次态，而无时钟作用的触发器那么坚持原形状不变。时序逻辑电路的分析时序逻辑电路的分析例例1：时序电路见以下图。写出它的驱动方程、形状方程和输出方程，分析其逻：时序电路见以下图。写出它的驱动方程、形状方程和输出方程，分析其逻辑功能。辑功能。FF1FF3为主从为主从JK触发器、下降沿动作。输入端悬空时等同逻辑触发器、下降沿动作。输入端悬空时等同逻辑1.1J1K1Q1QC11J1K2Q2QC11J1K3Q3QC1CP1&Y&FF1FF2FF31KQQJ132131212QQKQJ23213QKQQJ驱动方程驱动方程输出方程输出方程

34、32QQ Yn 1nnQJQKQ代入JK触发器的特性方程形状方程形状方程nnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQ32321)1(313121)1(2132)1( 1时序逻辑电路的简单分析时序逻辑电路的简单分析 例例2 2：JKJK触发器衔接如图。触发器衔接如图。知知A A、B B信号波形，求输出端信号波形，求输出端Q Q的波形。设的波形。设Q Q初态为初态为0 0。1A1JQQC1CP1KB1234tQOtBOtCPOtAO5t1t2t3t4t5代入代入JK触发器特性方程，得：触发器特性方程，得：nnnnnnnnQBQAQBQ)QA(AQQKQJQ1n假设原假设原Q=0

35、，那么，那么CP作用后作用后Qn+1= ；假设原；假设原Q=1，那么，那么CP作作用后用后Qn+1= 。 AB解：QAAQQAJBK计数器计数器概述二进制计数器十进制计数器计数器计数器(1)(1)触发器的用途之一也就是组成各种类型的计数器触发器的用途之一也就是组成各种类型的计数器 计数器是电子计算机和数字逻辑系统中的计数器是电子计算机和数字逻辑系统中的根本部件之一，它能累计输入的脉冲数目，以根本部件之一，它能累计输入的脉冲数目，以进展求和或作为判别的根据。进展求和或作为判别的根据。计数器计数器(1)(1)计数器分类计数器分类按计数数值变化分：按计数数值变化分：按进制计数器的模数分按进制计数器的

36、模数分: : 按计数器各触发器形状变化先后次序分按计数器各触发器形状变化先后次序分: :加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器二进制、十进制、十六进制计数器等二进制、十进制、十六进制计数器等. .同步计数器、异步计数器。同步计数器、异步计数器。计数器计数器(3)(3) 四位二进制计数器四位二进制计数器需求四个触发器需求四个触发器 四位二进制数的加法计四位二进制数的加法计数规那么数规那么每来一个每来一个脉冲，最低位触发器翻脉冲，最低位触发器翻转一次转一次二二 进进 制制 数数Q3 Q2 Q1 Q0计数计数脉冲脉冲十进十进制数制数0 0 0 0 0 01 0 0 0 1 12

37、 0 0 1 0 23 0 0 1 1 34 0 1 0 0 45 0 1 0 1 56 0 1 1 0 67 0 1 1 1 78 1 0 0 0 89 1 0 0 1 910 1 0 1 0 1011 1 0 1 1 1112 1 1 0 0 1213 1 1 0 1 1314 1 1 1 0 1415 1 1 1 1 1516 0 0 0 0 0计数器计数器(4)(4) 四位二进制计数器四位二进制计数器四位异步二进制加法计数器四位异步二进制加法计数器二二 进进 制制 数数Q3 Q2 Q1 Q0计数计数脉冲脉冲十进十进制数制数0 0 0 0 0 01 0 0 0 1 12 0 0 1 0

38、23 0 0 1 1 34 0 1 0 0 45 0 1 0 1 56 0 1 1 0 67 0 1 1 1 78 1 0 0 0 89 1 0 0 1 910 1 0 1 0 1011 1 0 1 1 1112 1 1 0 0 1213 1 1 0 1 1314 1 1 1 0 1415 1 1 1 1 1516 0 0 0 0 0QQ一一JKCQQ一一JKC计数计数 脉冲脉冲清零清零Q3Q2Q1Q0四位异步二进制加法计数器四位异步二进制加法计数器J、K端悬空，相当于端悬空，相当于“1QQ一一JKCQQ一一JKC计数器计数器(5)(5) 四位二进制计数器四位二进制计数器电路特点电路特点 每个

39、触发器的每个触发器的JKJK端悬空，相当于端悬空，相当于J=1J=1，K=1K=1的形状。的形状。具有计数功能。具有计数功能。 高位触发器是在低位触发器由高位触发器是在低位触发器由1 1变为变为0 0时翻转下降时翻转下降沿触发沿触发 每个触发器的每个触发器的CPCP脉冲由低位的脉冲由低位的Q Q端提供，从而保证端提供，从而保证在脉冲的下降沿翻转在脉冲的下降沿翻转 如采用上升沿触发的如采用上升沿触发的J-KJ-K触发器，那么把低位的触发器，那么把低位的 Q Q 端接至高位的脉冲信号输入端，作为进位信号。端接至高位的脉冲信号输入端，作为进位信号。计数器计数器(6)(6)任务波形图任务波形图1 2

40、3 4 5 6 7 8 9 10 11 12 13 14 15 16CQ0Q1Q2Q3 二 分频 四 分频 八 分频十六分频010100010010001101000110011110001001101010111100110111101111 0000 由于每来一个计数脉冲，计数器的值加由于每来一个计数脉冲，计数器的值加1 1，所以，所以，称为加法计数器。称为加法计数器。 触发器输出形状变化有先有后，是异步的，所以触发器输出形状变化有先有后，是异步的，所以称为异步计数器。称为异步计数器。计数器计数器(7)(7)四位同步二进制加法计数器四位同步二进制加法计数器阐明：阐明：J J、K K输入端自

41、带与门输入端自带与门QQ一一JKCQQ一一JKCQQ一一JKCQQ一一JKC计数脉冲计数脉冲清零清零Q3Q2Q1Q0四位同步二进制加法计数器四位同步二进制加法计数器RD二二 进进 制制 数数Q3 Q2 Q1 Q0计数计数脉冲脉冲十进十进制数制数0 0 0 0 0 01 0 0 0 1 12 0 0 1 0 23 0 0 1 1 34 0 1 0 0 45 0 1 0 1 56 0 1 1 0 67 0 1 1 1 78 1 0 0 0 89 1 0 0 1 910 1 0 1 0 1011 1 0 1 1 1112 1 1 0 0 1213 1 1 0 1 1314 1 1 1 0 1415

42、1 1 1 1 1516 0 0 0 0 0对于主从型对于主从型J-KJ-K触发器：触发器：nnnQKQJQ1翻转的条件是翻转的条件是 J = K = 1 J = K = 1。对于第四位触发器来说对于第四位触发器来说只需当前三位均为只需当前三位均为“1 11012QQQ时才翻转，故时才翻转，故01233QQQKJ100 KJ011QKJ0122QQKJ特别阐明：特别阐明：J=K便由便由J-K触发器转换成触发器转换成了了T触发器！触发器！ 假设由假设由T T触发器附以门电路构成同步触发器附以门电路构成同步 n n 位加法计数器，那么第位加法计数器，那么第 i (1i n i (1i n位翻转的位

43、翻转的条件是：只需比第条件是：只需比第 i i 位低的一切位的形状都为位低的一切位的形状都为“1 1时，第时，第 i i 位才翻转，即位才翻转，即)1 (1121niTTTTTijjiiiQQ一一JKCQQ一一JKCQQ一一JKCQQ一一JKC计数脉冲计数脉冲清零清零Q3Q2Q1Q0四位同步二进制加法计数器四位同步二进制加法计数器RD计数器计数器(8)(8)计数器计数器(9)(9)例题：分析如图电路的逻辑功能，阐明其用途。例题：分析如图电路的逻辑功能，阐明其用途。( (设初设初态为态为“000000) )“计数脉冲(1)(1)写出时钟方程：写出时钟方程：0021120121111JQKJKJQ

44、QK(2)(2)写出驱动方程：写出驱动方程：0210cpcpCPcpQQQ一一J0K0CQQ一一J2K2CQQ一一J1K1CQ2Q1Q0一一“清零CPRDcp0cp1cp2计数器计数器(10)(10)QQ一一JKCQQ一一JKCQQ一一JKCQ2Q1Q0一一“清零“计数脉冲CRDQ0在在Q2为为0时，每个时，每个计数脉冲都翻转计数脉冲都翻转Q1在在Q0由由1变为变为0时翻转时翻转Q2在在Q0和和Q1都为都为1时，来计数脉冲那么时，来计数脉冲那么翻转翻转1(1)11111nnnnQJQKQQ2(1)2222012nnnnQJ QK QQQQ()nnnnQJ QK QQQ01000020(3)代入

45、特性方程代入特性方程(1)nnnnnQJ QK Q000000001101500111011141100101013100100111201000010110000000计数器计数器(11)(11)QQ一一JKCQQ一一JKCQQ一一JKCQ2Q1Q0一一“清零“计数脉冲CRDcp0cp1cp2Q0nQ1nQ2n时钟信号触发器的形状cp0的顺序Q2(n+1)Q1(n+1)Q0(n+1)触发器的输出形状转换表形状转换表1(1)1nnQQ2(1)012nnQQQQ()nnnQQ Q0120计数器计数器(12)(12) 阐明阐明设触发器设触发器Q0 Q2的时钟信号的时钟信号cp0cp2为为1时表示有

46、效的时钟边沿对上沿触发器是有上升沿，时表示有效的时钟边沿对上沿触发器是有上升沿，对下沿触发器那么是有下降沿到达，为对下沿触发器那么是有下降沿到达，为0那么表示那么表示无时钟到达。这里无时钟到达。这里cp1 =Q1，即只需在，即只需在Q1从从10时时Q2才干翻转。才干翻转。000000001101500111011141100101013100100111201000010110000000cp0cp1cp2Q0nQ1nQ2n时钟信号触发器的形状cp0的顺序Q2(n+1)Q1(n+1)Q0(n+1)触发器的输出形状转换表形状转换表计数器计数器(13)(13)QQ一一JKCQQ一一JKCQQ一一J

47、KCQ2Q1Q0一一“清零“计数脉冲CRDCQ2Q1Q0012345Q0在在Q2为为0时，每个计数脉冲都翻转时，每个计数脉冲都翻转Q1在在Q0由由1变为变为0时翻转时翻转Q2在在Q0和和Q1都为都为1时，来计数脉冲那么时，来计数脉冲那么翻转翻转0 0 001001011001000020QJ 10K11J11K102QQJ 12K1(1)11111nnnnQJ QK QQ2(1)2222012nnnnQJ QK QQ QQ0(1)000020nnnnQJ QK QQ Q计数器计数器(14)(14) 十进制计数器十进制计数器 十进制是十进制是“逢十进一。但构成计数器的每一位触发逢十进一。但构成计

48、数器的每一位触发器依然只需器依然只需“0 0、“1 1两个形状，不会出现两个形状，不会出现“2 29 9这样的数字。所以我们用四位二进制数的这样的数字。所以我们用四位二进制数的“84218421八八四二么码。来表示一位十进制的数。四二么码。来表示一位十进制的数。 关键点：如何使计数器的形状从关键点：如何使计数器的形状从10011001直接变回到直接变回到00000000。计数器计数器(15)(15)二二 进进 制制 数数Q3 Q2 Q1 Q0计数计数脉冲脉冲十进十进制数制数3 0 0 1 1 34 0 1 0 0 45 0 1 0 1 56 0 1 1 0 67 0 1 1 1 78 1 0

49、0 0 89 1 0 0 1 90 0 0 0 0 01 0 0 0 1 12 0 0 1 0 2 分析：对于前面引见的四位分析：对于前面引见的四位二进制计数器，当第十个计数脉二进制计数器，当第十个计数脉冲到来时，第二位由冲到来时，第二位由“0 0 翻转翻转为为“1 1，第四位坚持不变；而对，第四位坚持不变；而对于十进制计数器那么刚好相反。于十进制计数器那么刚好相反。 因此只需修正四位二进制同步计数器的第因此只需修正四位二进制同步计数器的第二、四位的翻转条件即可。二、四位的翻转条件即可。计数器计数器(16)(16)四位同步二进制四位同步二进制加法计数器加法计数器QQ一一JKCQQ一一JKCQQ

50、一一JKCQQ一一JKC计数脉冲计数脉冲清零清零Q3Q2Q1Q0RD同步十进制同步十进制加法计数器加法计数器QQ一一J1K1CQQ一一J0K0CQQ一一J3K3CQQ一一J2K2C计数脉冲计数脉冲清零清零Q3Q2Q1Q0RD计数器计数器(17)(17)同步十进制加法计数器同步十进制加法计数器QQ一一JKCQQ一一JKCQQ一一JKCQQ一一JKC计数脉冲计数脉冲清零清零Q3Q2Q1Q0RD3011QQKJ03120301233)(QQQQQQQQQKJ由于由于Q1Q1的第的第9 9个形状为个形状为0 0，而要坚持这个，而要坚持这个“0 0态不变，态不变，只需只需J1J1为为“0 0即可，所以第

51、二位的翻转条件可以改为：即可，所以第二位的翻转条件可以改为：01301,QKQQJ二二 进进 制制 数数Q3 Q2 Q1 Q0计数计数脉冲脉冲十进十进制数制数3 0 0 1 1 34 0 1 0 0 45 0 1 0 1 56 0 1 1 0 67 0 1 1 1 78 1 0 0 0 89 1 0 0 1 90 0 0 0 0 01 0 0 0 1 12 0 0 1 0 210 0 0 0 0 进位进位CJKQn+100Qn01010111QnnnnQKQJQ1计数器计数器(18)(18)同步十进制加法计数器同步十进制加法计数器CJKQn+100Qn01010111QnnnnQKQJQ 1Q

52、3 Q3 在前在前7 7个形状个形状, ,只需只需 J3=0,K3 J3=0,K3 可为恣意值；在第可为恣意值；在第8 8个形状，只需个形状，只需 J3 =1,K3 J3 =1,K3可为恣意值；可为恣意值； 第第9 9个形状，个形状， J3=K3=0 J3=K3=0即可；第即可；第1010个形状，只需个形状，只需K3=1K3=1，J3J3可恣意。可恣意。QQ一一JKCQQ一一JKCQQ一一JKCQQ一一JKC计数脉冲计数脉冲清零清零Q3Q2Q1Q0RDQQ一一JKCQQ一一JKCQQ一一JKCQQ一一JKC计数脉冲计数脉冲清零清零Q3Q2Q1Q0RD计数器计数器(19)(19)同步十进制加法计

53、数器同步十进制加法计数器CJKQn+100Qn01010111QnnnnQKQJQ 1030123,QKQQQJ要满足上面的条件，只须要满足上面的条件，只须充分条件充分条件这一结果是对照这一结果是对照J-KJ-K触发器和计数器的形状表，逐条思索得来触发器和计数器的形状表，逐条思索得来的。这种作法虽不是设计电路的常规方法，但却是最后简化电的。这种作法虽不是设计电路的常规方法，但却是最后简化电路的一个步骤。要掌握可以对这样的电路进展功能分析。路的一个步骤。要掌握可以对这样的电路进展功能分析。计数器计数器(20)(20)同步十进制加法计数器同步十进制加法计数器QQ一一JKCQQ一一JKCQQ一一JK

54、CQQ一一JKC计数脉冲计数脉冲清零清零Q3Q2Q1Q0RD01301,QKQQJ030123,QKQQQJQQ一一JKCQQ一一JKCQQ一一JKCQQ一一JKC计数脉冲计数脉冲清零清零Q3Q2Q1Q0RD计数器计数器(21)(21)异步十进制加法计数器异步十进制加法计数器CP二二 进进 制制 数数十十进进制制数数CA CB进位进位COQ3 Q2 Q1 Q000 0 0 000 1010 0 0 110 1020 0 1 020 1030 0 1 130 1040 1 0 040 1050 1 0 150 1060 1 1 060 1070 1 1 170 1081 0 0 080 1091

55、 0 0 191 00101 0 1 0100 11形状表：形状表：计数器计数器(22)(22)用用J JK K触发器构成的二触发器构成的二- -十进制计数器十进制计数器JKQ2F2QJKQ1F1Q&JKQ3F3Q1JKQ0F0Q1ACCOCPBC计数脉冲计数脉冲 为了使计数器能在第为了使计数器能在第9 9个触发脉冲到来后的个触发脉冲到来后的1001 1001 ，在第，在第1010个脉冲作用下，由个脉冲作用下，由10011001变为变为00000000，即，即Q3Q3和和Q0Q0变为变为0 0，而，而Q2Q2和和Q1Q1坚坚持持0 0不变。我们采用以下措施：不变。我们采用以下措施：计数

56、器计数器(23)(23)用用J JK K触发器构成的二触发器构成的二- -十进制计数器十进制计数器JKQ2F2QJKQ1F1Q&JKQ3F3Q1JKQ0F0Q1ACCOCPBC计数脉冲计数脉冲 选用一个控制信号选用一个控制信号CACA，在形状，在形状0 08 8时，令时，令CA=0CA=0，计数器按，计数器按二进制加法计数。当第二进制加法计数。当第9 9个脉冲来的时候，令个脉冲来的时候，令CA=1CA=1，由，由CACA信号控信号控制制F3F3能加进计数脉冲。能加进计数脉冲。计数器计数器(24)(24)用用J JK K触发器构成的二触发器构成的二- -十进制计数器十进制计数器JKQ2F

57、2QJKQ1F1Q&JKQ3F3Q1JKQ0F0Q1ACCOCPBC计数脉冲计数脉冲 由于由于F1F1直接和直接和CPCP脉冲相接，所以脉冲相接，所以CACA只需只需去控制去控制F3F3使其能加进第使其能加进第1010个脉冲即可。由此个脉冲即可。由此写出写出CACA为为1 1的逻辑关系为：的逻辑关系为：CPQQCA 13计数器计数器(25)(25)JKQ2F2QJKQ1F1Q&JKQ3F3Q1JKQ0F0Q1ACCOCPBC计数脉冲计数脉冲 同时同时, ,为了维持为了维持Q2Q1Q2Q1的形状坚持的形状坚持0 0形状不变，增设形状不变，增设CBCB去控制去控制F1F1的的J J

58、端端, ,在在0808个脉冲时个脉冲时, ,令令CB=1,CB=1,计数器按二进制加法计数计数器按二进制加法计数, ,当在形当在形状状9 9时时, ,令令CB=0,CB=0,使使Q Q在串行计数脉冲作用下的新形状维持在串行计数脉冲作用下的新形状维持0 0形状形状. .这这样样,F1,F1得不到触发得不到触发, ,也坚持也坚持0 0形状不变形状不变. .可见可见CBCB的逻辑关系为的逻辑关系为ABCQQC 13计数器计数器(26)(26)JKQ2F2QJKQ1F1Q&JKQ3F3Q1JKQ0F0Q1ACCOCPBC计数脉冲计数脉冲 当当Q3Q2Q1Q0Q3Q2Q1Q0全为全为0 0时，将

59、产生进位时，将产生进位COCO，所以，用一个或非门，所以，用一个或非门以产生进位。即：以产生进位。即：0123QQQQCO 存放器存放器 概述 数码存放器 移位存放器存放器存放器(1)(1) 存放器的功能是暂时存放参与运算的存放器的功能是暂时存放参与运算的数据和运算结果，一个触发器可以存放一数据和运算结果，一个触发器可以存放一位二进制数，要存放多位，就得用多个触位二进制数，要存放多位，就得用多个触发器发器 存放器的分类：根据数据存放的方式存放器的分类：根据数据存放的方式可分为串行和并行两种，根据功能分有数可分为串行和并行两种，根据功能分有数码存放器和移位存放器两种。码存放器和移位存放器两种。存

60、放器存放器(2)(2) 数码存放器数码存放器功能：功能： 存放数码和去除原有数码存放数码和去除原有数码存放器存放器(3)(3)任务原理任务原理QD3F&33QQD2F&22QQD1F&11QQD3F&00Q第三位第四位第二位第一位CP存放指令DR清零取出指令1001CP CP 到来到来1001取指脉冲取指脉冲到来后到来后1001存放器存放器(4)(4) 移位存放器移位存放器功能功能 不仅具有存放数码的功能还具有移位的功不仅具有存放数码的功能还具有移位的功能，也就是被存放的数码可在移位脉冲的作用能，也就是被存放的数码可在移位脉冲的作用下依次进展移位。下依次进展移位。存放器存放器(5)(5)JQQK3FJQQK2FJQQK1FJQQK0FDCPDR10Q3Q2Q1Q数码输入数码输入移位脉冲移位脉冲清零清零存放器存放器(6)(6)3QJQQK3FJQQK2FJQQK1FJQQK0FDCP