第6章S3C2440嵌入式系统(2016年3月15日)

1、第第6 6章章 S3C2440S3C2440嵌入式系统嵌入式系统 8 8学时学时本章主要内容本章主要内容1 1、S3C2440S3C2440综述；综述；2 2、S3C2440S3C2440的存储控制器；的存储控制器；3 3、NAND FlashNAND Flash控制器；控制器；4 4、时钟和功率管理；、时钟和功率管理；5 5、DMADMA；6 6、中断控制器。、中断控制器。共200页1本章教学要求本章教学要求理解：理解：S3C2440S3C2440的存储控制器，的存储控制器，NAND NAND FlashFlash控制器，控制器，时钟和功率管理，时钟和功率管理，DMADMA，中断控制器中断控

2、制器等的工作原理及应用等的工作原理及应用。共200页2掌握：掌握：S3C2440S3C2440的的组成及各部分主要完组成及各部分主要完成的功能成的功能。6.1 S3C24406.1 S3C2440综述综述 三星公司三星公司 推出的推出的 16/3216/32位位 RISC RISC 微微处理器处理器 S3C2440AS3C2440A，为手持设备和一般类，为手持设备和一般类型应用提供了型应用提供了 低价格低价格、低功耗、低功耗、高性能高性能 小型微控制器小型微控制器 的解决方案的解决方案。 S3C2440A S3C2440A 采用了采用了 ARM920T ARM920T 的内核，的内核，0.13

3、um0.13um 的的 CMOSCMOS 标准宏单元和存储器单标准宏单元和存储器单元。特别适合于对元。特别适合于对 成本成本 和和 功率功率 敏感型敏感型的应用。它采用了新的总线架构的应用。它采用了新的总线架构 AMBAAMBA。Advanced Micro controller Advanced Micro controller Bus ArchitectureBus Architecture共200页3 S3C2440AS3C2440A 的杰出的特点是：其核心处的杰出的特点是：其核心处理器理器(CPU)(CPU)是由是由 ARMARM公司公司 设计的设计的 16/32 16/32 位位 A

4、RM920T ARM920T 的的 RISCRISC 处理器。处理器。ARM920TARM920T 实现实现了了 MMUMMU，AMBA BUS AMBA BUS 和和 Harvard Harvard 高速缓冲高速缓冲体系结构构。这一结构具有独立的体系结构构。这一结构具有独立的 16KB16KB指指令令Cache Cache 和和 16KB16KB数据数据CacheCache。每个都是由。每个都是由具有具有 8 8字长字长 的行组成。通过提供一套完整的行组成。通过提供一套完整的通用系统外设，的通用系统外设，S3C2440AS3C2440A 减少减少 整体系整体系统成本统成本 和和 无需配置额外

5、的组件无需配置额外的组件。共200页4 S3C2440AS3C2440A 集成了以下片上功能：集成了以下片上功能：（1 1）1.2V1.2V 内核供电，内核供电，1.8V/2.5V/3.3V1.8V/2.5V/3.3V存储器供电，存储器供电，3.3V3.3V 外部外部I/OI/O供电，具备供电，具备 16KB16KB的的I-Cache I-Cache 和和 16KB16KB的的D-Cache/MMUD-Cache/MMU微处理器；微处理器；（2 2）外部存储控制器）外部存储控制器(SDRAM (SDRAM 控制和片选控制和片选逻辑逻辑) )；（3 3）LCD LCD 控制器（控制器（最大支持最

6、大支持 4K4K色色STN STN 和和 256K256K色色TFTTFT）提供）提供1 1通道通道LCD LCD 专用专用DMADMA；共200页5（5 5）3 3 通道通道UART(UART(IrDA1.0IrDA1.0，6464字节字节Tx Tx FIFOFIFO，6464字节字节Rx FIFORx FIFO) )；（6 6）2 2 通道通道SPISPI；（7 7）1 1 通道通道IIC-BUSIIC-BUS接口（多主支持）；接口（多主支持）；（8 8）1 1通道通道IIS-BUSIIS-BUS音频编解码器接口；音频编解码器接口；（9 9）AC97 AC97 解码器接口；解码器接口；（4

7、 4）通道）通道DMADMA并有外部请求引脚；并有外部请求引脚；共200页6（1111）2 2端口端口USBUSB主机主机/1/1端口端口USBUSB设备（设备（1.1 1.1 版）；版）；（1212）4 4通道通道PWMPWM定时器定时器 和和 1 1通道内部定通道内部定时器时器 / / 看门狗定时器；看门狗定时器；（1313）8 8通道通道1010比特比特ADC ADC 和和 触摸屏接口；触摸屏接口；（1414）具有日历功能的）具有日历功能的RTCRTC；（1010）兼容）兼容SDSD主接口协议主接口协议1.01.0版版 和和 MMC MMC 卡协议卡协议2.112.11兼容版；兼容版；共

8、200页7（1616）130130个通用个通用I/OI/O口口 和和 2424通道外部中通道外部中断源；断源；（1717）具有普通，慢速，空闲和掉电模式；）具有普通，慢速，空闲和掉电模式；（1818）具有）具有PLLPLL片上时钟发生器。片上时钟发生器。 下图为下图为S3C2440S3C2440的内部结构图：的内部结构图：（1515）相机接口（最大）相机接口（最大4096 4096 4096 4096像素像素的投入支持。的投入支持。2048 2048 2048 2048像素的投入，像素的投入，支持缩放）；支持缩放）；共200页8共200页96.1.16.1.1 S3C2440S3C2440信号

9、描述信号描述（1 1）管脚分配）管脚分配289289个引脚个引脚289289个引脚的个引脚的编号与功能编号与功能分配详见数分配详见数据手册。据手册。共200页10（2 2）总线控制信号）总线控制信号 S3C2440S3C2440 总线控制具体信号引脚如下总线控制具体信号引脚如下表所示：表所示：信号信号I/OI/O类型类型描述描述OM1:0OM1:0I IOM1:0OM1:0在产品制造时可以将在产品制造时可以将S3C2440S3C2440设置为测试模设置为测试模式；它还决定式；它还决定nGCS0nGCS0的总线的宽度；的总线的宽度；接在该引脚上接在该引脚上的的上拉或下拉电阻决定了其在复位期间的逻

10、辑电平。上拉或下拉电阻决定了其在复位期间的逻辑电平。0000：NandNand-boot-boot；01:1601:16位；位；10:3210:32位；位；1111：测试模式：测试模式ADDR26:0ADDR26:0O OADDR26:0ADDR26:0是地址总线是地址总线，输出对应，输出对应bankbank区内的要访区内的要访问的地址。问的地址。DATA31:0DATA31:0I/OI/ODATA31:0DATA31:0是是数据总线数据总线，在读取存储器时，从该总，在读取存储器时，从该总线输入数据，在写存储器时，在该总线上输出数据。线输入数据，在写存储器时，在该总线上输出数据。该总线的宽度可

11、通过编程设定为该总线的宽度可通过编程设定为 8/16/328/16/32位位。共200页11nGCSnGCS7:07:0O OnGCSnGCS7:07:0是通用片选，当要访问的存储器位于某个是通用片选，当要访问的存储器位于某个BANKBANK的地址区域时，那么该的地址区域时，那么该BANKBANK对应的片选就会被对应的片选就会被激活。操作周期的数量和激活。操作周期的数量和BANKBANK宽度的大小可以通过宽度的大小可以通过编程改变。编程改变。nWEnWEO OnWEnWE是写使能，表示当前总线周期是一个写周期是写使能，表示当前总线周期是一个写周期nOEnOEO OnOEnOE是输出使能，表示当

12、前总线周期是一个读周期是输出使能，表示当前总线周期是一个读周期nXBREQnXBREQI InXBREQnXBREQ总线占用请求，允许其他需要占用总线的总总线占用请求，允许其他需要占用总线的总线主控制器请求本地总线的控制权。线主控制器请求本地总线的控制权。BACKBACK信号被激信号被激活时表示总线控制请求被批准了。活时表示总线控制请求被批准了。nXBACKnXBACKO OnXBACKnXBACK是总线占用应答，表示是总线占用应答，表示S3C2440S3C2440同意交出当地同意交出当地总线的控制并转移到其他总线主控制器。总线的控制并转移到其他总线主控制器。nWAITnWAITI InWAI

13、TnWAIT是信号要求延长一个当前总线周期，只有是信号要求延长一个当前总线周期，只有nWAITnWAIT是低电平，当前总线周期就没有结束。如果是低电平，当前总线周期就没有结束。如果nWAITnWAIT信号没有在系统中使用，必须用一个上拉电阻信号没有在系统中使用，必须用一个上拉电阻接在接在nWAITnWAIT引脚上。引脚上。其它信号自学其它信号自学共200页126.1.26.1.2 S3C2440 S3C2440 专用寄存器专用寄存器 下面给出下面给出 S3C2440S3C2440 部分专用寄存器：部分专用寄存器：（1 1）存储器控制专用寄存器）存储器控制专用寄存器寄存器名寄存器名 地址（大端）

14、地址（大端）地址（小端）地址（小端） ACC.ACC.单元单元读读/ /写写功能功能BWSCONBWSCON0X480000000X48000000W WR/WR/W总线宽度和等待控制总线宽度和等待控制BANKCON0BANKCON00X480000040X48000004W WR/WR/WBoot ROMBoot ROM控制控制BANKCON1BANKCON10X480000080X48000008W WR/WR/WBANK1BANK1控制控制BANKCON2BANKCON20X4800000C0X4800000CW WR/WR/WBANK2BANK2控制控制BANKCON3BANKCON3

15、0X480000100X48000010W WR/WR/WBANK3BANK3控制控制共200页13寄存器名称寄存器名称 地址（大端）地址（大端）地址（小端）地址（小端） ACC.ACC.单元单元读读/ /写写功能功能BANKCON4BANKCON40X480000140X48000014W WR/WR/WBANK4BANK4控制控制BANKCON5BANKCON50X480000180X48000018W WR/WR/WBANK5BANK5控制控制BANKCON6BANKCON60X4800001C0X4800001CW WR/WR/WBANK6BANK6控制控制BANKCON7BANKCO

16、N70X480000200X48000020W WR/WR/WBANK7BANK7控制控制REFRESHREFRESH0X480000240X48000024W WR/WR/WDRAM/SDRAMDRAM/SDRAM刷新控制刷新控制BANKSIZEBANKSIZE0X480000280X48000028W WR/WR/W存储器大小存储器大小MRSRB6MRSRB60X4800002C0X4800002CW WR/WR/WSDRAMSDRAM的模式设置寄存器的模式设置寄存器MRSRB7MRSRB70X480000300X48000030W WR/WR/WSDRAMSDRAM的模式设置寄存器的模式

17、设置寄存器（2 2）其他专用寄存器）其他专用寄存器共200页14 USB USB主设备控制器、主设备控制器、中断控制器中断控制器、DMADMA、时钟与电源管理、时钟与电源管理、LCDLCD控制器控制器、NAND NAND FlashFlash、串行口串行口、PWMPWM定时器、定时器、USBUSB从设备从设备、看门狗定时器、看门狗定时器、IISIIS、I/OI/O端口、端口、RTCRTC、A/DA/D转换器、转换器、SPISPI、SDSD接口接口。 S3C2440A S3C2440A 专用寄存器注释：专用寄存器注释：在小端模式下，必须使用小端地址；大在小端模式下，必须使用小端地址；大端模式下，

18、必须使用大端地址；端模式下，必须使用大端地址；共200页15每个特殊寄存器必须按照推荐的方式进每个特殊寄存器必须按照推荐的方式进行操作；行操作；除了除了ADCADC寄存器，寄存器，RTCRTC寄存器和寄存器和UARTUART寄存寄存器外，其他寄存器都必须以字为单元（器外，其他寄存器都必须以字为单元（3232位）进行读写；位）进行读写；对对ADC,RTC,UARTADC,RTC,UART寄存器进行读寄存器进行读/ /写时，写时，必须仔细考虑使用的大必须仔细考虑使用的大/ /小端模式；小端模式；共200页16W W：3232位寄存器位寄存器，必须用，必须用 LDR/STRLDR/STR 指令指令或

19、或i i整型整型数型指针数型指针(int (int * *) )进行访问；进行访问；HWHW：1616位寄存器位寄存器，必须用，必须用 LDRH/STRHLDRH/STRH 或或短整型数指针短整型数指针(short int (short int * *) )访问；访问；B B：8 8位寄存器位寄存器，必须用，必须用 LDRB/STRBLDRB/STRB 或字或字符型指针符型指针(char int (char int * *) )访问。访问。共200页176.2 S3C24406.2 S3C2440的存储控制器的存储控制器6.2.1 S3C24406.2.1 S3C2440存储控制器特性存储控制

20、器特性 S3C2440S3C2440的存储控制器有以下特性：的存储控制器有以下特性：（1 1）小）小/ /大端（通过软件选择）；大端（通过软件选择）；（2 2）地址空间：每）地址空间：每BANKBANK有有128MB128MB（共有（共有1GB/8BANKS1GB/8BANKS）；）；（3 3）除）除BANK0BANK0（只能是（只能是16/3216/32位宽）之位宽）之外，其他外，其他BANKBANK都具有可编程的访问大小都具有可编程的访问大小（8/16/328/16/32位）；位）；共200页18（4 4）总共）总共8 8个存储器个存储器BANKBANK，6 6个是个是ROMROM、SRA

21、MSRAM等类型存储器等类型存储器BANKBANK，剩下的，剩下的2 2个可以个可以为为ROMROM、SRAMSRAM、SDRAMSDRAM等存储器等存储器BANKBANK；（5 5）7 7个固定的存储器个固定的存储器BANKBANK的起止地址；的起止地址；（6 6）最后一个）最后一个BANKBANK的起始地址是可调整的起始地址是可调整的；的；（7 7）最后）最后2 2个个BANKBANK的大小是可编程的；的大小是可编程的；（8 8）所有存储器）所有存储器BANKBANK的访问周期都是可的访问周期都是可编程的；编程的；共200页19（9 9）总线访问周期可以通过插入外部等）总线访问周期可以通过

22、插入外部等待来延长；待来延长；（1010）支持）支持SDRAMSDRAM的自刷新和掉电模式。的自刷新和掉电模式。 下图为下图为S3C2440S3C2440复位后的存储图。复位后的存储图。共200页20共200页216.2.2 S3C24406.2.2 S3C2440存储控制器功能存储控制器功能（1 1）BANK0BANK0总线宽度总线宽度 BANK0BANK0 的数据总线的数据总线（nGCS0nGCS0）必须首必须首先设置成先设置成 1616位或位或3232位的位的，因为，因为 BANK0BANK0 通通常作为常作为 引导引导ROMROM区区（映射到地址（映射到地址0X000000000X00

23、000000）。在复位时，系统将检测）。在复位时，系统将检测 OM1OM1：00 上的逻辑电平，并依据这个电上的逻辑电平，并依据这个电平来决定平来决定 BANK0BANK0 区存储器的总线宽度，区存储器的总线宽度，具体如下表所示：具体如下表所示：共200页22数据宽度选择数据宽度选择OM1(OM1(操作模式操作模式1)1) OM0(OM0(操作模式操作模式0)0)导入导入ROMROM数据宽度数据宽度0 00 0NandNand Flash Mode Flash Mode0 01 11616位位1 10 03232位位1 11 1测试模式测试模式（2 2）存储器（）存储器（SROM/SDRAMS

24、ROM/SDRAM）地址引脚的连接）地址引脚的连接 存储器（存储器（SROM/SDRAMSROM/SDRAM）地址引脚的连）地址引脚的连接方式由于数据宽度的设置不同而有所区接方式由于数据宽度的设置不同而有所区别。别。共200页23存储器地址连接存储器地址连接存储器地址引脚存储器地址引脚S3C2440地址地址/8位数位数据总线据总线S3C2440地址地址/16位位数据总线数据总线S3C2440地址地址/32位位数据总线数据总线A0A0A1A2A1A1A2A36.2.3 S3C24406.2.3 S3C2440存储控制器寄存器存储控制器寄存器（1 1）总线宽度）总线宽度/ /等待控制寄存器（等待控

25、制寄存器（BWSCONBWSCON） 总线宽度总线宽度/ /等待控制寄存器（等待控制寄存器（BWSCONBWSCON）的地址描述如下：的地址描述如下：共200页24总线宽度总线宽度/ /等待控制寄存器等待控制寄存器寄存器寄存器地址地址R/WR/W描述描述复位值复位值BWSCONBWSCON0X480000000X48000000R/WR/W总线宽度和等待状态控制器总线宽度和等待状态控制器0X000000000X00000000总线宽度总线宽度/ /等待控制寄存器各位描述等待控制寄存器各位描述BWSCONBWSCON位位描述描述初始状态初始状态ST7ST73131决定决定SRAMSRAM映射在映

26、射在BANK7BANK7时是否使用时是否使用UB/LBUB/LB；0 0：不使用：不使用UB/LBUB/LB（引脚（引脚PIN14PIN14：1111对应对应nWBEnWBE3:03:0）；）；1 1：使用：使用UB/LBUB/LB（引脚（引脚PIN14:11PIN14:11对应对应nBEnBE3:03:0）；）；0 0WS7WS73030决定决定BANK7BANK7中的中的SRAMSRAM存储器的等待状态，存储器的等待状态，0 0：等待禁止；：等待禁止；1 1：等待使能：等待使能0 0DW7DW729:2829:28决定决定BANK7BANK7数据总线宽度；数据总线宽度；00:800:8位；

27、位；01:1601:16位位;10:32;10:32位；位；1111：保留：保留0 0共200页25UB/LBUB/LB分别是存储器分别是存储器高高8 8位位, ,低低8 8位的数据位的数据线使能信号线使能信号写字节使能信号写字节使能信号BWSCONBWSCON位位描述描述初始状态初始状态ST6ST62727决定决定SRAMSRAM映射在映射在BANK6BANK6时是否使用时是否使用UB/LBUB/LB；0 0：不使用：不使用UB/LBUB/LB（引脚（引脚PIN14PIN14：1111对应对应nWBEnWBE3:03:0）；）；1 1：使用：使用UB/LBUB/LB（引脚（引脚PIN14:1

28、1PIN14:11对应对应nBEnBE3:03:0）；）；0 0WS6WS62626决定决定BANK6BANK6中的中的SRAMSRAM存储器的等待状态；存储器的等待状态；0 0：等待禁止；：等待禁止；1 1：等待使能：等待使能0 0DW6DW625:2425:24决定决定BANK6BANK6数据总线宽度；数据总线宽度；00:800:8位；位；01:1601:16位；位；10:3210:32位；位；1111：保留：保留0 0ST5ST52323决定决定SRAMSRAM映射在映射在BANK5BANK5时是否使用时是否使用UB/LBUB/LB；0 0：不使用：不使用UB/LBUB/LB（引脚（引脚

29、PIN14PIN14：1111对应对应nWBEnWBE3:03:0）；）；1 1：使用：使用UB/LBUB/LB（引脚（引脚PIN14:11PIN14:11对应对应nBEnBE3:03:0）；）；0 0WS5WS52222决定决定BANK5BANK5中的中的SRAMSRAM存储器的等待状态，存储器的等待状态，0 0：等待禁止；：等待禁止；1 1：等待使能：等待使能0 0DW5DW521:2021:20决定决定BANK5BANK5数据总线宽度；数据总线宽度；00:800:8位；位；01:1601:16位；位；10:3210:32位；位；1111：保留：保留0 0共200页26BWSCONBWSC

30、ON位位描述描述初始状态初始状态ST4ST41919决定决定SRAMSRAM映射在映射在BANK4BANK4时是否使用时是否使用UB/LBUB/LB；0 0：不使用：不使用UB/LBUB/LB（引脚（引脚PIN14PIN14：1111对应对应nWBEnWBE3:03:0）；）；1 1：使用：使用UB/LBUB/LB（引脚（引脚PIN14:11PIN14:11对应对应nBEnBE3:03:0）；）；0 0WS4WS41818决定决定BANK4BANK4中的中的SRAMSRAM存储器的等待状态，存储器的等待状态，0 0：等待禁止；：等待禁止；1 1：等待使能：等待使能0 0DW4DW417:161

31、7:16决定决定BANK4BANK4数据总线宽度；数据总线宽度；00:800:8位；位；01:1601:16位位;10:32;10:32位；位；1111：保留：保留0 0ST3ST31515决定决定SRAMSRAM映射在映射在BANK3BANK3时是否使用时是否使用UB/LBUB/LB；0 0：不使用：不使用UB/LBUB/LB（引脚（引脚PIN14PIN14：1111对应对应nWBEnWBE3:03:0）；）；1 1：使用：使用UB/LBUB/LB（引脚（引脚PIN14:11PIN14:11对应对应nBEnBE3:03:0）；）；0 0WS3WS31414决定决定BANK3BANK3中的中的

32、SRAMSRAM存储器的等待状态，存储器的等待状态，0 0：等待禁止；：等待禁止；1 1：等待使能：等待使能0 0DW3DW313:1213:12决定决定BANK3BANK3数据总线宽度；数据总线宽度；00:800:8位；位；01:1601:16位位;10:32;10:32位；位；1111：保留：保留0 0共200页27BWSCONBWSCON位位描述描述初始状态初始状态ST2ST21111决定决定SRAMSRAM映射在映射在BANK2BANK2时是否使用时是否使用UB/LBUB/LB；0 0：不使用：不使用UB/LBUB/LB（引脚（引脚PIN14PIN14：1111对应对应nWBEnWBE

33、3:03:0）；）；1 1：使用：使用UB/LBUB/LB（引脚（引脚PIN14:11PIN14:11对应对应nBEnBE3:03:0）；）；0 0WS2WS21010决定决定BANK2BANK2中的中的SRAMSRAM存储器的等待状态，存储器的等待状态，0 0：等待禁止；：等待禁止；1 1：等待使能：等待使能0 0DW2DW29:89:8决定决定BANK2BANK2数据总线宽度；数据总线宽度；00:800:8位；位；01:1601:16位位;10:32;10:32位；位；1111：保留：保留0 0ST1ST177决定决定SRAMSRAM映射在映射在BANK1BANK1时是否使用时是否使用UB

34、/LBUB/LB；0 0：不使用：不使用UB/LBUB/LB（引脚（引脚PIN14PIN14：1111对应对应nWBEnWBE3:03:0）；）；1 1：使用：使用UB/LBUB/LB（引脚（引脚PIN14:11PIN14:11对应对应nBEnBE3:03:0）；）；0 0WS1WS166决定决定BANK1BANK1中的中的SRAMSRAM存储器的等待状态，存储器的等待状态，0 0：等待禁止；：等待禁止；1 1：等待使能：等待使能0 0DW1DW15:45:4决定决定BANK1BANK1数据总线宽度；数据总线宽度；00:800:8位；位；01:1601:16位位;10:32;10:32位；位；

35、1111：保留：保留0 0共200页28BWSCONBWSCON位位描述描述初始状态初始状态DW0DW02:12:1显示显示BANK0BANK0的数据总线宽度（只读）的数据总线宽度（只读）- -ReservedReserved00不使用不使用- -注意：注意：在这个存储控制器里，所有类型的主时在这个存储控制器里，所有类型的主时钟都对应着总线时钟。例如：钟都对应着总线时钟。例如：SRAMSRAM的的HCLKHCLK就是总线时钟，就是总线时钟，SDRAMSDRAM的的SCLKSCLK也和总线时钟也和总线时钟相同；相同；nBE3:0nBE3:0相当于相当于nWBE3:0nWBE3:0和和nOEnOE

36、进行进行“与与”之后的信号。之后的信号。共200页29（2 2）总线控制寄存器（）总线控制寄存器（BANKCONn:nGCS0nGCS5BANKCONn:nGCS0nGCS5） 总线控制寄存器总线控制寄存器 BANKCON0BANKCON5BANKCON0BANKCON5 的地址信息如下：的地址信息如下：寄存器寄存器地址地址R/WR/W描述描述复位值复位值BANKCON0BANKCON00X480000040X48000004R/WR/WBANKCON0BANKCON0控制寄存器控制寄存器0X07000X0700BANKCON1BANKCON10X480000080X48000008R/WR/

37、WBANKCON1BANKCON1控制寄存器控制寄存器0X07000X0700BANKCON2BANKCON20X4800000C0X4800000CR/WR/WBANKCON2BANKCON2控制寄存器控制寄存器0X07000X0700BANKCON3BANKCON30X480000100X48000010R/WR/WBANKCON3BANKCON3控制寄存器控制寄存器0X07000X0700BANKCON4BANKCON40X480000140X48000014R/WR/WBANKCON4BANKCON4控制寄存器控制寄存器0X07000X0700BANKCON5BANKCON50X480

38、000180X48000018R/WR/WBANKCON5BANKCON5控制寄存器控制寄存器0X07000X0700共200页30 总线控制寄存器总线控制寄存器 BANKCON0BANKCON5BANKCON0BANKCON5的各位描述如下：的各位描述如下：BANKCONnBANKCONn位位描述描述起始地址起始地址TacsTacs14:1314:13在在nGCSnnGCSn起效前，地址信号的建立时间。起效前，地址信号的建立时间。00:0 clock00:0 clock；01:1 clock01:1 clock；10:210:2 clocksclocks；11:411:4 clocksclo

39、cks0000TcosTcos12:1112:11在在nOEnOE起效之前，片选的建立时间。起效之前，片选的建立时间。00:0 clock00:0 clock；01:1clock01:1clock；10:210:2 clocksclocks；11:411:4 clocksclocks0000TaccTacc10:810:8访问周期访问周期000:1 clock000:1 clock；001:2001:2 clocksclocks；010:3010:3 clocksclocks；011:4011:4 clocksclocks111111TcohTcoh7:67:6nOEnOE之后，片选的保持时间

40、。之后，片选的保持时间。00:0 clock00:0 clock；01:1clock01:1clock；10:210:2 clocksclocks；11:411:4 clocksclocks0000共200页31片选信号片选信号BANKCONnBANKCONn位位描述描述起始地址起始地址TcahTcah5:45:4nGCSnnGCSn之后，地址信号的保持时间。之后，地址信号的保持时间。00:0 clock00:0 clock；01:1 clock01:1 clock；10:210:2 clocksclocks；11:411:4 clocksclocks0000TacpTacp3:23:2Pag

41、ePage模式的访问周期（在模式的访问周期（在PagePage模式下）。模式下）。00:2 clocks00:2 clocks；01:3 clocks01:3 clocks；10:410:4 clocksclocks；11:611:6 clocksclocks0000PMCPMC1:01:0PagePage模式配置。模式配置。0000：正常（：正常（1 data1 data）;01:4;01:4 data; data;10:8 data;11:16 data10:8 data;11:16 data0000（3 3）BANKBANK控制寄存器（控制寄存器（BANKCONn:nGCS6nGCS7B

42、ANKCONn:nGCS6nGCS7）共200页32 BANKBANK 控制寄存器控制寄存器 BANKCON6BANKCON7BANKCON6BANKCON7的地址信息如下：的地址信息如下：寄存器寄存器地址地址R/WR/W描述描述复位值复位值BANKCON6BANKCON60X4800001C0X4800001CR/WR/WBANK6BANK6控制寄存器控制寄存器0X180080X18008BANKCON7BANKCON70X480000200X48000020R/WR/WBANK7BANK7控制寄存器控制寄存器0X180080X18008 各个位的具体描述如下：各个位的具体描述如下：BANK

43、CONnBANKCONn位位描述描述起始状态起始状态MTMT16:1516:15决定决定BANK6BANK6和和BANK7BANK7的存储器类型。的存储器类型。0000：ROMROM或或SRAMSRAM；0101：保留：保留1010：保留；：保留；1111：Sync.Sync.DRAMDRAM1111共200页33BANKCONnBANKCONn位位描述描述起始状态起始状态TacsTacs14:1314:13nGCSnnGCSn起效之前，地址信号的建立时间起效之前，地址信号的建立时间00:000:0 clock; clock; 01:101:1 clock clock10:210:2 cloc

44、ks; clocks; 11:4 11:4 clocks clocks 0000TcosTcos12:1112:11nOEnOE起效之前，地址信号的建立时间起效之前，地址信号的建立时间00:000:0 clock; clock; 01:101:1 clock clock10:210:2 clocks; clocks; 11:4 11:4 clocks clocks 0000TaccTacc10:810:8访问时间访问时间000:1000:1 clock; 0 clock; 001:201:2 clocks; clocks;010:3010:3 clocks; clocks; 011:4 011

45、:4 clocks clocks100:6100:6 clocks; clocks; 101:8 101:8 clocks clocks 111111TcohTcoh7:67:6nOEnOE之后，片选的保持时间之后，片选的保持时间00:000:0 clock; clock; 01:101:1 clock clock10:210:2 clocks; clocks; 11:4 11:4 clocks clocks 0000TcahTcah5:45:4nGCSnnGCSn之后，地址信号保持时间之后，地址信号保持时间00:000:0 clock; clock; 01:101:1 clock clock

46、10:210:2 clocks; clocks; 11:4 11:4 clocks clocks 0000存储器类型存储器类型=ROM=ROM或或SRAMMT=00SRAMMT=00（1515位）位）共200页34存储器类型存储器类型=ROM=ROM或或SRAMMT=00SRAMMT=00（1515位）位）BANKCONnBANKCONn位位描述描述起始状态起始状态TacpTacp3:23:2PagePage模式下的访问周期模式下的访问周期00:200:2 clocks; clocks; 01:301:3 clocks clocks10:410:4 clocks; clocks; 11:6 1

47、1:6 clocks clocks 0000PMCPMC1:01:0PagePage模式配置模式配置00:00:正常（正常（1 data1 data）; ; 01:401:4数据连续访问数据连续访问10:810:8数据连续访问数据连续访问; ; 11:16 11:16数据连续访问数据连续访问 0000存储器类型存储器类型=SDRAMMT=11=SDRAMMT=11（4 4位）位）BANKCONnBANKCONn位位描述描述起始状态起始状态TrcdTrcd3:23:2RASRAS到到CASCAS延迟延迟00:200:2 clocks; clocks; 01:301:3 clocks clocks

48、；10:410:4 clocks clocks1010SCANSCAN1:01:0列地址位数列地址位数00:800:8位位; ; 01:901:9位；位；10:1010:10位位 0000共200页35列地址选通信号列地址选通信号到到列地址选通信号列地址选通信号（4 4）SDRAMSDRAM刷新控制寄存器刷新控制寄存器 刷新控制寄存器的地址信息如下所示：刷新控制寄存器的地址信息如下所示：寄存器寄存器地址地址R/WR/W描述描述复位值复位值刷新刷新0X480000240X48000024R/WR/WSDRAMSDRAM刷新控制寄存器刷新控制寄存器0XAC00000XAC0000 它的设置决定了它

49、的设置决定了 SDRAMSDRAM的刷新的刷新 是否允是否允许、许、刷新模式刷新模式、RASRAS预充电的时间、预充电的时间、RASRAS和和CASCAS最短时间最短时间、CASCAS保持时间保持时间 以及以及 刷新计刷新计数值，数值，各位的描述如下所示：各位的描述如下所示：共200页36刷新刷新位位描述描述起始状态起始状态REFENREFEN2323SDRAMSDRAM刷新使能，刷新使能，0 0：停止；：停止；1 1：使能：使能1 1TREFMDTREFMD2222SDRAMSDRAM刷新模式刷新模式0 0：自动刷新；：自动刷新；1 1：自我刷新（在自我刷新模：自我刷新（在自我刷新模式下），

50、式下），SDRAMSDRAM控制信号被置于适当的电平控制信号被置于适当的电平0 0TrpTrp21:2021:20SDRAM RASSDRAM RAS预充电时间，预充电时间，0000：2 2 clocks clocks；01:3 01:3 clocksclocks；10:4 clocks10:4 clocks；11:11:不支持不支持1010TsrcTsrc19:1819:18SDRAMSDRAM半行周期时间。半行周期时间。00:4 clocks00:4 clocks；01:501:5 clocks clocks；10:6 clocks10:6 clocks；11:7 clocks11:7 c

51、locks；SDRAMsSDRAMs行周期时间（行周期时间（TrcTrc）= =Tsrc+TrpTsrc+Trp，如果，如果TrpTrp=3 clocks=3 clocks和和TsrcTsrc=7 =7 clocksclocks，TrcTrc=10 clocks=10 clocks1111ReservedReserved 17:1617:16不使用不使用0000ReservedReserved 15:1115:11不使用不使用00000000Refresh Refresh CounterCounter10:010:0SDRAMSDRAM刷新计数器值，刷新时间刷新计数器值，刷新时间= =（2 2

52、1111- -刷新刷新计数值计数值+1+1）/HCLK/HCLK。如果刷新时间是。如果刷新时间是15.6us15.6us，HCLKHCLK是是60MHZ60MHZ，刷新计数器值计算如下：，刷新计数器值计算如下：刷新计数值刷新计数值=2=21111+1-60X15.6+1-60X15.60 0共200页37（5 5）BANKSIZEBANKSIZE寄存器寄存器 BANKSIZEBANKSIZE 寄存器是控制寄存器是控制 BANKBANK 大大小的寄存器，主要是决定小的寄存器，主要是决定 BANK6/7 BANK6/7 的的存储区域的空间大小。存储区域的空间大小。BANKSIZEBANKSIZE

53、寄存寄存器的地址信息如下：器的地址信息如下：寄存器寄存器地址地址R/WR/W描述描述复位值复位值BANKSIZEBANKSIZE0X480000280X48000028R/WR/W可灵活设置的可灵活设置的BANKBANK尺寸寄存器尺寸寄存器0X00X0共200页38BANKSIZEBANKSIZE位位描述描述起始状态起始状态BURST_ENBURST_EN77ARMARM内核猝发操作使能内核猝发操作使能0 0：禁止；：禁止；1 1：使能：使能0 0ReservedReserved66不使用不使用0 0SCKE_ENSCKE_EN55SCKESCKE使能控制使能控制0 0：SDRAM SCKES

54、DRAM SCKE禁止；禁止；1 1：SDRAM SCKESDRAM SCKE使能使能0 0SCLK_ENSCLK_EN44只有在只有在SDRAMSDRAM访问周期期间，访问周期期间，SCLKSCLK才使能，才使能，这样做是可以减少功耗。当这样做是可以减少功耗。当SDRAMSDRAM不被访问不被访问时，时，SCLKSCLK变成低电平。变成低电平。0 0：SCLKSCLK总是激活；总是激活；1 1：SCLKSCLK只有在访问期间（推荐的）激活，只有在访问期间（推荐的）激活，推荐设置为推荐设置为1 10 0ReservedReserved33不使用不使用0 0BK76MAPBK76MAP2:02:

55、0BANK6/7BANK6/7的存储空间分布，的存储空间分布，010010：128MB/128MB128MB/128MB；001001：64MB/64MB64MB/64MB；000000：32MB32MB32MB32MB；111:16MB/16MB111:16MB/16MB；110:8MB/8MB110:8MB/8MB；101:4MB/4MB101:4MB/4MB；100:2MB/2MB100:2MB/2MB010010共200页39猝发写命令与猝发读命令类似，猝发写命令与猝发读命令类似，允许某个体中的一行被激活后，允许某个体中的一行被激活后，连续写入若干个数据。连续写入若干个数据。（6 6）

56、SDRAMSDRAM模式寄存器集寄存器（模式寄存器集寄存器（MRSRMRSR） SDRAMSDRAM模式寄存器集寄存器的地址信息模式寄存器集寄存器的地址信息描述如下：描述如下：寄存器寄存器地址地址R/WR/W描述描述复位值复位值MRSRB6MRSRB60X4800002C0X4800002CR/WR/W模式寄存器集模式寄存器集BANK6BANK6寄存器寄存器X XMRSRB7MRSRB70X480000300X48000030R/WR/W模式寄存器集模式寄存器集BANK7BANK7寄存器寄存器X X SDRAMSDRAM模式寄存器集寄存器各位的模式寄存器集寄存器各位的设置如下：设置如下：共20

57、0页40MRSRMRSR位位描述描述起始状态起始状态ReservedReserved11:1011:10不使用不使用- -WBLWBL99猝发写的长度猝发写的长度0 0：猝发（固定的）：猝发（固定的）1 1：保留：保留X XTMTM8:78:7测试模式测试模式0000：模式寄存器集（固定的）：模式寄存器集（固定的）0101、1010、1111：保留：保留X XCLCL6:46:4CASCAS反应时间反应时间000:1000:1 clock clock；010:2 clocks010:2 clocks011:3 clocks011:3 clocks；其他：保留；其他：保留X XBTBT33猝发类

58、型猝发类型0 0：连续的（固定）：连续的（固定）1 1：保留：保留X XBLBL2:02:0猝发时间猝发时间000:1000:1（固定的）（固定的）其他：保留其他：保留X X共200页41 注意：当代码在注意：当代码在 SDRAMSDRAM 中运行时，中运行时，绝不能够重新配置绝不能够重新配置 MRSRMRSR 寄存器。寄存器。 重要说明：重要说明：在掉电模式下在掉电模式下， SDRAM SDRAM 必须进入必须进入 SDRAMSDRAM 的自我刷新模式。的自我刷新模式。共200页426.3 NAND Flash6.3 NAND Flash控制器控制器 由于由于 NOR Flash NOR F

59、lash 价格较高，而价格较高，而 SDRAM SDRAM 和和 NAND Flash NAND Flash 存储器相对经济，这样促存储器相对经济，这样促使一些用户在使一些用户在 NAND Flash NAND Flash 上执行启动代上执行启动代码，在码，在 SDRAMSDRAM 上执行主程序。上执行主程序。 S3C2440AS3C2440A 的驱动代码可以在外部的的驱动代码可以在外部的NAND Flash NAND Flash 存储器上被执行。为了支持存储器上被执行。为了支持NAND Flash NAND Flash 的的 boot loaderboot loader，S3C2440AS3

60、C2440A 配备了一个内部的配备了一个内部的 SRAMSRAM 缓冲器名为缓冲器名为 “Steppingstone”Steppingstone”。共200页43 启动时，启动时，NAND Flash NAND Flash 上的前上的前 4KByte 4KByte 字节字节 将被装载到将被装载到 SteppingstoneSteppingstone 中，并中，并且装载到且装载到 SteppingstoneSteppingstone 上的启动代码上的启动代码会被执行。会被执行。 一般情况下，启动代码会拷贝一般情况下，启动代码会拷贝 NAND NAND FlashFlash 上的内容到上的内容到