第20章 门电路和组合逻辑电路

1、2022年5月3日星期二20.1 数制和脉冲信号数制和脉冲信号20.2 基本门电路及其组合基本门电路及其组合20.3 TTL门电路门电路20.4 CMOS门电路门电路20.5 逻辑代数逻辑代数20.6 组合逻辑电路的分析与设计组合逻辑电路的分析与设计20.7 加法器加法器20.8 编码器编码器20.9 译码器和数字显示译码器和数字显示20.10 数据分配器和数据选择器数据分配器和数据选择器20.11 应用举例应用举例第第20章章 门电路和组合逻辑电路门电路和组合逻辑电路2022年5月3日星期二本章要求：本章要求：第第20章章 门电路和组合逻辑电路门电路和组合逻辑电路1. 掌握基本门电路的逻辑功

2、能、逻辑符号、真值掌握基本门电路的逻辑功能、逻辑符号、真值表和逻辑表达式。了解表和逻辑表达式。了解 TTL门电路特点门电路特点;3. 会分析和设计简单的组合逻辑电路会分析和设计简单的组合逻辑电路;4. 理解加法器、编码器、译码器等常用组合逻辑理解加法器、编码器、译码器等常用组合逻辑 电路的工作原理和功能电路的工作原理和功能;5. 学会数字集成电路的使用方法。学会数字集成电路的使用方法。2. 会用逻辑代数的基本运算法则化简逻辑函数会用逻辑代数的基本运算法则化简逻辑函数;2022年5月3日星期二数字系统举例数字系统举例计程车计价器系统方框图计程车计价器系统方框图计数器计数器整形电路整形电路存储器存

3、储器数字显示器数字显示器译码器译码器计算器计算器车轴车轴脉冲脉冲信号信号脉冲脉冲序列序列第第20章章 门电路和组合逻辑电路门电路和组合逻辑电路2022年5月3日星期二模拟信号模拟信号数字信号数字信号电子电路中的信号电子电路中的信号模拟信号：模拟信号：在时间上或数值上连续变化的信号。在时间上或数值上连续变化的信号。 处理模拟信号的电路称为处理模拟信号的电路称为模拟电路模拟电路。如整流电如整流电路、放大电路等，注重研究的是输入和输出信号间路、放大电路等，注重研究的是输入和输出信号间的的大小及相位关系大小及相位关系。 在模拟电路中，晶体管三极管通常工作在在模拟电路中，晶体管三极管通常工作在放大区。放

4、大区。2022年5月3日星期二数字信号（也称脉冲信号）数字信号（也称脉冲信号） 在时间上和数值上都是不连续变化的，即在时间上和数值上都是不连续变化的，即是一种是一种跃变信号，并且持续时间短暂。跃变信号，并且持续时间短暂。 处理数字信号的电路称为处理数字信号的电路称为数字电路数字电路，它注重研究，它注重研究的是输入、输出信号之间的的是输入、输出信号之间的逻辑关系逻辑关系。 在数字电路中，晶体管一般工作在在数字电路中，晶体管一般工作在截止区截止区和和饱和饱和区区，起开关的作用。，起开关的作用。2022年5月3日星期二20.1.1 数制数制在数字体制中，常用的是十进制在数字体制中，常用的是十进制,

5、它有它有09十十个数码，计数规则个数码，计数规则 “逢十进一逢十进一” 。20.1 数制和脉冲信号数制和脉冲信号1. 常用数制常用数制 数制是数制是计数进位制计数进位制的简称。的简称。 (1) 十进制十进制 在数字电路中常用的数制有十进制、二进制、在数字电路中常用的数制有十进制、二进制、八进制和十六进制。八进制和十六进制。2022年5月3日星期二 各个数码处于十进制数的不同数位时各个数码处于十进制数的不同数位时, 所代表所代表的数值不同的数值不同, 即不同数位有不同数位的即不同数位有不同数位的位权值位权值。 如：如：(123.45) 10 =1 102+3 101+3 100+4 10-1+5

6、 10-2 整数部分从低位至高位每位的权依次为：整数部分从低位至高位每位的权依次为： 100、101 、102, ；小数部分从高位至低位每位的权依；小数部分从高位至低位每位的权依次为：次为： 10-1 、 10-2 、 10-3。十进制的基数十进制的基数( (底数底数) )是是 10 。2022年5月3日星期二(2) 二进制二进制 二进制有二进制有 0 和和 1 两个数码，基数是两个数码，基数是2，计数规则，计数规则 “逢二进一逢二进一” 。 (110101.01)2 = 1 25+1 24+0 23+1 22+0 21+1 20+ 0 2-1+1 2-2= (53.25)10(3) 八进制八

7、进制 八进制有八进制有 0 7八个数码，基数是八个数码，基数是8，计数规则，计数规则 “逢八进一逢八进一” 。 (32.4)8= 3 81 + 2 80 + 4 8-1 = (26.5)102022年5月3日星期二(4) 十六进制十六进制 十六进制有十六进制有 0 9, A(10) , A(10) , B(11) , C(12) ，D(13) ，E(14) ，F(15)十六个数码，基数是十六个数码，基数是16，计数，计数规则规则 “逢十六进一逢十六进一” 。 (3B.6)16 = 3 161+ B 160 + 6 16-1 (59.4)102. 十进制数转换为任意进制数十进制数转换为任意进制数

8、(1) 十十 二进制转换二进制转换十进制转换为二进制分十进制转换为二进制分整数整数和和净小数净小数两部分进行。两部分进行。整数部分的转换采取除整数部分的转换采取除2取余法，直到商为零为止。取余法，直到商为零为止。2022年5月3日星期二 余数余数 1 (d0) 余数余数 1 (d1) 余数余数 0 (d2) 余数余数 1 (d3) 余数余数 1 (d4)2 272 132 62 32 10整数部分的转换采取整数部分的转换采取除除 2 取余法，直到商为零为止取余法，直到商为零为止。 净小数部分的净小数部分的转换采取转换采取乘乘 2 取整取整法，直到满足规定法，直到满足规定的位数为止的位数为止。

9、0.35 2 = 0.7 整数整数0 (d-1) 0.7 2 = 1.4 整数整数1 (d-2) 0.4 2 = 0.8 整数整数0 (d-3) 0.8 2 = 1.6 整数整数1 (d-2) 0.6 2 = 1.2 整数整数1 (d-5) 0.2 2 = 0.4 整数整数0 (d-6) (27.35)10 =(d4d3 d2d1d0.d-1d-2d-3d-4d-5d-6 ) = (11011.010110)22022年5月3日星期二(2) 十十 八进制转换八进制转换十进制数十进制数二进制二进制将二进制数整数部分从低位开始将二进制数整数部分从低位开始每每3位位划为一组；划为一组；将小数部分从高

10、位开始将小数部分从高位开始每每3位位划为一组。划为一组。例：将十进制数例：将十进制数 27.35 转换成八进制数。转换成八进制数。 (27.35)10 = (33.26)8(0 1 1 0 1 1 . 0 1 0 1 1 0 )2( 3 3 . 2 6 )8(3) 十十 十六进制转换十六进制转换 (0 0 0 1 1 0 1 1 . 0 1 0 1 1 0 0 0)2( 1 B . 5 8 )16(27.35)10 = (1B.58)162022年5月3日星期二脉冲幅度脉冲幅度 A脉冲上升时间脉冲上升时间 tr 脉冲周期脉冲周期 T脉冲下降时间脉冲下降时间 tf脉冲宽度脉冲宽度 tp A0.9

11、A0.5A0.1AtptrtfT实际的矩形波实际的矩形波1. 脉冲信号的部分参数脉冲信号的部分参数脉冲频率脉冲频率 f20.1.2 脉冲信号脉冲信号2022年5月3日星期二脉冲信号脉冲信号正脉冲：正脉冲：脉冲跃变后的值比初始值高脉冲跃变后的值比初始值高负脉冲：负脉冲：脉冲跃变后的值比初始值低脉冲跃变后的值比初始值低如：如：0+3V0-3V正脉冲正脉冲0+3V0-3V负脉冲负脉冲2. 脉冲信号的分类脉冲信号的分类2022年5月3日星期二20.2 基本门电路及其组合基本门电路及其组合 * 逻辑门电路是数字电路中最基本的逻辑元件。逻辑门电路是数字电路中最基本的逻辑元件。 * 所谓所谓“门门”就是一种

12、开关，它能按照一定的就是一种开关，它能按照一定的条条 件控制信号的通过或不通过。件控制信号的通过或不通过。 * 门电路的输入信号和输出信号之间存在一定门电路的输入信号和输出信号之间存在一定 的逻辑关系（因果关系），所以门电路又称的逻辑关系（因果关系），所以门电路又称 为为逻辑门电路逻辑门电路。20.2.1 逻辑门电路的基本概念逻辑门电路的基本概念* 基本逻辑关系为基本逻辑关系为“与与”、“或或”、“非非”三种。三种。* 基本逻辑门有基本逻辑门有“与门与门”、“或门或门”、“非门非门”三种。三种。2022年5月3日星期二设：开关断开、灯不亮用逻辑设：开关断开、灯不亮用逻辑 0 表示表示, 开关闭

13、合、开关闭合、灯亮用逻辑灯亮用逻辑 1 表示。表示。逻辑表达式：逻辑表达式： Y = A B1. 与逻辑关系与逻辑关系与与逻辑关系是指当决定某事件的条件全部具备逻辑关系是指当决定某事件的条件全部具备时，该事件才发生。时，该事件才发生。000101110100ABYBYA状态表状态表2022年5月3日星期二2. 或逻辑关系或逻辑关系 或或逻辑关系是指当决定某事件的条件之一具备逻辑关系是指当决定某事件的条件之一具备时时,该事件就发生。该事件就发生。逻辑表达式：逻辑表达式： Y = A + B状态表状态表000111110110ABY2022年5月3日星期二3. 非逻辑关系非逻辑关系非非逻辑关系是否

14、定或相反的意思。逻辑关系是否定或相反的意思。逻辑表达式：逻辑表达式：Y = A状态表状态表101AY02022年5月3日星期二 电平的高低一般电平的高低一般用用“1”和和“0”两种状两种状态区别，若规定态区别，若规定高电平高电平为为“1”，低电平为，低电平为“0”则称为则称为正逻辑正逻辑。反之则。反之则称为称为负逻辑负逻辑。若无特殊。若无特殊说明，均采用正逻辑。说明，均采用正逻辑。100VUCC高电平高电平低电平低电平 本课采用正逻辑。本课采用正逻辑。正负逻辑正负逻辑 由电子电路实现逻辑运由电子电路实现逻辑运算时，它的输入和输出信号算时，它的输入和输出信号都是用电位都是用电位( (或称或称电平

15、电平) ) 的的高低表示的。高电平和低电高低表示的。高电平和低电平都不是一个固定的数值平都不是一个固定的数值, 而是有一定的变化范围。而是有一定的变化范围。2022年5月3日星期二20.2.2 分立元件基本逻辑门电路分立元件基本逻辑门电路门电路是用以实现逻辑关系的电子电路，与门电路是用以实现逻辑关系的电子电路，与前面所讲过的基本逻辑关系相对应。前面所讲过的基本逻辑关系相对应。基本门电路：基本门电路： 与门、或门、非门、与非门、或非门等。与门、或门、非门、与非门、或非门等。对于每种门电路要以掌握其逻辑符号、逻辑功对于每种门电路要以掌握其逻辑符号、逻辑功能、逻辑表达式、真值表为目标来学习这一部分内

16、能、逻辑表达式、真值表为目标来学习这一部分内容。容。2022年5月3日星期二1. 二极管二极管“与与” 门电路门电路（1） 电路电路（2） 工作原理工作原理输入输入A、B、C全为高电平全为高电平“1”，输出输出 Y 为高电平为高电平“1”输入输入A、B、C有低电平有低电平“0”，输出输出 Y 为低电平为低电平“0”0V0V0V0V0V3V +5VRDADCABYDBC3V3V3V0V00000010101011001000011001001111ABYC“与与” 门逻辑状态表门逻辑状态表0V3V2022年5月3日星期二（3） 逻辑关系：逻辑关系： “与与”逻辑逻辑口诀：有口诀：有“0”出出“0

17、” 全全“1”出出“1”逻辑表达式：逻辑表达式： Y=A B C逻辑符号：逻辑符号：&ABYC00000010101011001000011001001111ABYC“与与” 门逻辑状态表门逻辑状态表2022年5月3日星期二2. 二极管二极管“或或” 门电路门电路(1) 电路电路0V0V0V0V0V3V3V3V3V0V00000011101111011001011101011111ABYC“或或” 门逻辑状态表门逻辑状态表(2) 工作原理工作原理输入输入A、B、C全为全为“0”，输出输出 Y 为为“0”。输入输入A、B、C有一个为有一个为“1”，输出输出 Y 为为“1”。 0VRDAD

18、CABYDBC3V3V2022年5月3日星期二（3）逻辑关系：）逻辑关系：“或或”逻辑逻辑口诀：有口诀：有“1”出出“1” 全全“0”出出“0”Y=A+B+C逻辑表达式：逻辑表达式：逻辑符号：逻辑符号：ABYC100000011101111011001011101011111ABYC“或或” 门逻辑状态表门逻辑状态表2022年5月3日星期二例例1：根据输入波形画出输出波形：根据输入波形画出输出波形ABY1有有“0”出出“0”，全全“1”出出“1”&ABY1 1ABY2Y2有有“1”出出“1”，全全“0”出出“0”2022年5月3日星期二3. 晶体管晶体管“非非” 门电路门电路+UCC-

19、UBBARKRBRCYT 1 0截止截止饱和饱和逻辑表达式：逻辑表达式：Y=A“0”10“1”“0”“1”AY“非非” 门逻辑状态表门逻辑状态表逻辑符号：逻辑符号：1AY口诀：非口诀：非0则则1，非，非1则则0。2022年5月3日星期二有有“0”出出“1”，全，全“1”出出“0”“与与”门门&ABCY&ABC“与非与非”门门00010011101111011001011101011110ABYC“与非与非” 门门逻辑状态表逻辑状态表逻辑表达式：逻辑表达式：Y=A B C1Y“非非”门门20.2.3 基本逻辑门电路的组合基本逻辑门电路的组合1. “与非与非”门门2022年5月3日

20、星期二有有“1”出出“0”，全，全“0”出出“1”1Y“非非”门门00010010101011001000011001001110ABYC“或非或非” 门门逻辑状态表逻辑状态表“或或”门门ABC 1“或非或非”门门YABC 1Y=A+B+C逻辑表达式：逻辑表达式：2. “或非或非”门门2022年5月3日星期二“与或非与或非”门逻辑图门逻辑图Y=AB+CD逻辑表达式：逻辑表达式：“与或非与或非”门逻辑符号门逻辑符号&ABDC 1Y1&YAC 1DB3. “与或非与或非”门门2022年5月3日星期二例例2：A为信号端，为信号端，B为控制端，试画出输出端为控制端，试画出输出端Y的波形

21、。的波形。&ABY11&ABY300&ABY22022年5月3日星期二 上面讨论的门电路都是由二极管、晶体管组成的，上面讨论的门电路都是由二极管、晶体管组成的，它们称为它们称为分立元件门电路分立元件门电路。 TTL门电路属于门电路属于集成门电路集成门电路，它具有高可靠性和，它具有高可靠性和微型化等优点。应用得最为普遍的是微型化等优点。应用得最为普遍的是与非门电路与非门电路。 普通普通TTL与非门不允许直接驱动电压高于与非门不允许直接驱动电压高于5V的负的负载，也不允许输出端直接相连，否则与非门将被载，也不允许输出端直接相连，否则与非门将被损坏。损坏。20.3 TTL门电

22、路门电路2022年5月3日星期二 T5Y R3R5AB CR4R2R1 T3 T4T2+5V T1输入级输入级中间级中间级输出级输出级20.3.1 TTL“与非与非”门电路门电路1. 电路结构电路结构E2E3E1B等效电路等效电路C多发射极多发射极三极管三极管2022年5月3日星期二3. TTL与非门外引线排列图及逻辑符号与非门外引线排列图及逻辑符号74LS208910111213147654321C2B2Y2D2A1B1C1Y1A2GNDUCCD12个个4输入输入 “与非与非”门门Y1&A1B1C142651D1&1210813974LS20一片集成电路内的各个逻辑门互相独立

23、，可以一片集成电路内的各个逻辑门互相独立，可以单独使用，但是它们共用一根电源引线和一根地线。单独使用，但是它们共用一根电源引线和一根地线。2. 工作原理工作原理2022年5月3日星期二4个个2输入输入 “与非与非”门门74LS0074LS008910111213147654321A4B3Y3B4A1B1A2Y2A3GNDUCCB2Y1Y4A1B142Y1&3511210139&6&8&112022年5月3日星期二74LS00、74LS20管脚排列示意图管脚排列示意图&1211109814133456712&UCC4B 4A 4Y3B 3A3Y1B

24、1A1Y2B2A2Y GND(a)74LS001211109814133456712&UCC2D 3C 2BNC 2A2Y1B1ANC1D1C1Y GND74LS20(b)2022年5月3日星期二(1) 电压传输特性电压传输特性输出电压输出电压UO与与输入电压输入电压UI的关系。的关系。4. TTL“与非与非”门特性及参数门特性及参数电压传输特性电压传输特性O0.5 1.3 1.41234UO/V2022年5月3日星期二(2) TTL“与非与非”门的参数门的参数电压传输特性电压传输特性典型值典型值3.6V， 2.4V为合格为合格典型值典型值0.3V， 0.4V为合格为合格输出高电平电压

25、输出高电平电压UOH输出低电平电压输出低电平电压UOL 输出高电平电压输出高电平电压UOH和输出低电平电压和输出低电平电压UOL2022年5月3日星期二指一个指一个“与非与非”门能带同类门的最大数门能带同类门的最大数目，它表示带负载的能力。对于目，它表示带负载的能力。对于TTL“与非与非”门门 NO 8。 输入高电平电流输入高电平电流 IIH和输入低电平电流和输入低电平电流 IIL当某一输入端接当某一输入端接高电平高电平，其余输入端接低，其余输入端接低电电 平时，平时，流入该输入端的电流，流入该输入端的电流，称为高电平输入称为高电平输入电流电流 IIH（ A）。）。 当某一输入端接当某一输入端

26、接低电平低电平，其余输入端接高其余输入端接高电平时，电平时，流出该输入端的电流，流出该输入端的电流，称为低电平输入称为低电平输入电流电流 IIL（mA）。）。 扇出系数扇出系数NO2022年5月3日星期二 平均传输延迟时间平均传输延迟时间 tpd 50%50%tpd1tpd222pd1pdpdttt TTL的的 tpd 约在约在 10ns 40ns，此值愈小愈，此值愈小愈好。好。输入波形输入波形ui输出波形输出波形uO2022年5月3日星期二20.3.2 三态输出三态输出“与非与非”门电门电路路当控制端当控制端为高电平为高电平“1”时，时，实现正常实现正常的的“与非与非”逻辑关系逻辑关系 Y=

27、AB“1”控制端控制端 DE1. 电路结构电路结构 D截止截止 T5Y R3R5AB R4R2R1 T3 T4T2+5V T12022年5月3日星期二“0”控制端控制端 DE T5Y R3R5AB R4R2R1 T3 T4T2+5V T1导通导通1V1V当控制端当控制端为低电平为低电平“0”时，时，输出输出Y 处处于开路状于开路状态，也称态，也称为高阻状为高阻状态。态。2022年5月3日星期二 0 高阻高阻0 0 1 1 0 1 1 1 1 0 1 11 1 1 0（ 表示任意态）表示任意态）三态输出三态输出“与非与非”门状态门状态表表ABEY工作状态工作状态高阻状态高阻状态1E0EABY 功

28、能表功能表&YEBA逻辑符号逻辑符号EN控制端控制端(使能端使能端)2. 逻辑符号及功能表逻辑符号及功能表2022年5月3日星期二 由于电路结构的不同，例如在控制端串接一个非由于电路结构的不同，例如在控制端串接一个非门，则状态就会与上述相反，即当控制端为高电门，则状态就会与上述相反，即当控制端为高电平时出现高阻态，而在低电平时电路处于工作状平时出现高阻态，而在低电平时电路处于工作状态。这时的逻辑符号会如下图所示。态。这时的逻辑符号会如下图所示。&YEBA逻辑符号逻辑符号EN。2022年5月3日星期二 可实现用可实现用一条一条总线（母线）分时传送几个总线（母线）分时传送几个不同的

29、数据或控制信号。不同的数据或控制信号。3. 三态门的应用三态门的应用“1”“0”“0”A1 B1总总线线A1B1E1A2B2E2A3B3E3ENENEN2022年5月3日星期二门电路多余输入端的处理门电路多余输入端的处理 TTL与逻辑门电路（与逻辑门电路（与门与门、与非门与非门）：将多余输入端经）：将多余输入端经 大电阻（大电阻（13k）接地；直接）接地；直接接高电平接高电平；悬空；与使用；悬空；与使用 的输入端并接。的输入端并接。 TTL或逻辑门电路（或逻辑门电路（或门或门、或非门或非门）：将多余输入端通）：将多余输入端通 过小于过小于1k的电阻的电阻接接“地地”；直接接地；接低电平。与；直

30、接接地；接低电平。与使使 用的输入端并接。用的输入端并接。 如果前级（驱动级）有足够的驱动能力，也可以将多余如果前级（驱动级）有足够的驱动能力，也可以将多余 的输入端的输入端与信号输入端连在一起与信号输入端连在一起。 多余输入端的处理，应以不破坏门电路的输入多余输入端的处理，应以不破坏门电路的输入输出逻辑关系为前提。输出逻辑关系为前提。Y&A+UCCY1AY&A.Y1A.2022年5月3日星期二20.5 逻辑代逻辑代数数逻辑代数逻辑代数（又称布尔代数），（又称布尔代数），它是分它是分析设计逻辑电路的数学工具。虽然它和普通代析设计逻辑电路的数学工具。虽然它和普通代数一样也用字母表

31、示变量，数一样也用字母表示变量，但变量的取值只有但变量的取值只有“0”和和“1”两种，分别称为逻辑两种，分别称为逻辑“0”和逻辑和逻辑“1”。这里这里“0”和和“1”并不表示数量的大小，并不表示数量的大小，而是表示两种相互对立的逻辑状态。而是表示两种相互对立的逻辑状态。逻辑代数所表示的是逻辑代数所表示的是逻辑关系逻辑关系，而不是而不是数量关系数量关系。这是它与普通代数的本质区别。这是它与普通代数的本质区别。2022年5月3日星期二1. 基本运算法则：基本运算法则：自等律自等律 01AA AA0-1律律 1100AA重叠律重叠律AAAAAA还原律还原律AA 互补律互补律01AAAA2. 交换律：

32、交换律：ABBAABBA20.5.1 逻辑代数运算法则逻辑代数运算法则2022年5月3日星期二CBABCAAA3. 结合律：结合律：)()(CBACBA )()(CBACBA4. 分配律：分配律：CABACBA)()()()(CABACBA= () ()右式ABACBCBCAA)(BCBCA)(1BCAB+C+1=1 A A=A.2022年5月3日星期二5. 反演律：反演律：BABABABA6. 吸收律：吸收律：(1) A+AB = A (2) A(A+B) = ABABAA(3)ABBAA)(4)证明证明：A+AB = ABAABABAA BAAABA )(ABABA(5)ABABA)(6)

33、2022年5月3日星期二表示方法表示方法逻辑式逻辑式逻辑状态表逻辑状态表逻辑图逻辑图卡诺图卡诺图下面举例说明前下面举例说明前3种表示方法。种表示方法。例例1：有一有一T形走廊，在相会处有一路灯，在进入走廊形走廊，在相会处有一路灯，在进入走廊的的A、B、C三地各有控制开关，都能独立进行控制。三地各有控制开关，都能独立进行控制。任意闭合一个开关，灯亮；任意闭合两个开关，灯灭；任意闭合一个开关，灯亮；任意闭合两个开关，灯灭；三个开关同时闭合，灯亮。设三个开关同时闭合，灯亮。设A、B、C代表三个开关代表三个开关（输入变量）；（输入变量）；Y代表灯（输出变量）。代表灯（输出变量）。20.5.2 逻辑函数

34、的表示方法逻辑函数的表示方法2022年5月3日星期二 1. 逻辑状态表：逻辑状态表：设：开关闭合其状态为设：开关闭合其状态为“1”，断开为，断开为“0”灯亮状态为灯亮状态为“1”，灯灭为，灯灭为“0”用输入、输出变量用输入、输出变量的逻辑状态的逻辑状态(“1”或或“0”)以表格形式以表格形式来表示逻辑函数。来表示逻辑函数。三输入变量有八种组合状态；三输入变量有八种组合状态；n输入变量有输入变量有2n种组合状态。种组合状态。 0 0 00 0 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1 C 012022年5月3日星期二 2. 逻辑式：逻辑式：取取 Y=

35、“1”( 或或Y=“0” ) 列逻辑式列逻辑式用用“与与”“”“或或”“”“非非”等运算来表达逻辑函数的表达式。等运算来表达逻辑函数的表达式。(1)由逻辑状态表写出由逻辑状态表写出 一种组合中，输入变一种组合中，输入变量之间是量之间是“与与”关系，关系， 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1对应于对应于Y=1，若输入变量若输入变量为为“1”，则取输入变量本身，则取输入变量本身(如如 A )；若输入变量为若输入变量为“0”则取其反变量则取其反变量(如如 A )。各组合各组合之间是之间是“或或”逻辑关逻辑关系系202

36、2年5月3日星期二例：例：试列出如下逻辑式的逻辑状态表。试列出如下逻辑式的逻辑状态表。 0 0 0 0 C 0 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1YABBCCA2022年5月3日星期二 最小项中同时含有所有的变量，每个变量最小项中同时含有所有的变量，每个变量都是它的一个因子；都是它的一个因子； 最小项中的每个因子以原变量或是反变量最小项中的每个因子以原变量或是反变量的形式只出现一次；的形式只出现一次； n个变量共有个变量共有2n个最小项个最小项; 同一个逻辑函数可以用不同的逻辑式来表同一个逻辑函数可以用不同的逻辑式来表达，但达，但由最

37、小项组成的由最小项组成的与或与或逻辑式一定是逻辑式一定是唯一的唯一的，而逻辑状态表是用最小项表示的，而逻辑状态表是用最小项表示的，所以所以逻辑状态表是唯一的逻辑状态表是唯一的。 (2) 最小最小项项2022年5月3日星期二例例1中的逻辑表达式：中的逻辑表达式：是由是由4个最小项组成的个最小项组成的“与或与或”逻辑式。逻辑式。上式中显然不含有最小项，但是该式也可以用最上式中显然不含有最小项，但是该式也可以用最小项表示：小项表示：()()()YABBCCAAB CCBC AACA BBABCABCBCABCACABCABABCABCABCABC2022年5月3日星期二3. 逻辑图：逻辑图：Y&am

38、p;C1CB1BA1A1Y=A B C+A B C+A B C+A B C 由于逻辑式不是由于逻辑式不是唯一的，所以逻辑图唯一的，所以逻辑图也不是唯一的；也不是唯一的； 也可以由逻辑图也可以由逻辑图写出逻辑式。写出逻辑式。一般由逻辑式画出一般由逻辑式画出CBACBACBAABC2022年5月3日星期二20.5.3 逻辑函数的化简逻辑函数的化简由逻辑状态表直接写出的逻辑式及由此画由逻辑状态表直接写出的逻辑式及由此画出的逻辑图，一般比较复杂；若出的逻辑图，一般比较复杂；若经过简化，则可经过简化，则可使用较少的逻辑门实现同样的逻辑功能。使用较少的逻辑门实现同样的逻辑功能。从而从而可可节省器件，降低成

39、本，提高电路工作的可靠性。节省器件，降低成本，提高电路工作的可靠性。化简方法化简方法应用逻辑代数运算法则化简应用逻辑代数运算法则化简卡诺图法卡诺图法利用逻辑代数变换，可用不同的门电路实利用逻辑代数变换，可用不同的门电路实现相同的逻辑功能。现相同的逻辑功能。2022年5月3日星期二1. 用用 “与非与非”门构成基本门电门构成基本门电路路AY&B&BAY&由逻辑代数运算法则：由逻辑代数运算法则：ABABY由逻辑代数运算法则：由逻辑代数运算法则：BABABAY(1) 构成构成“与与”门电路门电路(2) 构成构成“或或”门电路门电路2022年5月3日星期二&YA(3)

40、构成构成“非非”门电门电路路(4) 构成构成“或非或非”门门YBA&AY 由逻辑代数运算法则：由逻辑代数运算法则：BABABAY2022年5月3日星期二（1）并项法）并项法例：例： 化简化简CABCBACBAABCY)()(BBCABBACCAAC A例：例： 化简化简CBCAABY（2）配项法）配项法)(AACBCAABCBACACABABCAAB2. 应用逻辑代数运算法则化简应用逻辑代数运算法则化简1 AA利用利用利用利用)(AABB 2022年5月3日星期二BABAA例：例： 化简化简CBACBAABCY（3）加项法）加项法ABCCBACBAABCACBC CBCBA )(CBC

41、BACBA（4）吸收）吸收法法吸收吸收BAABCBACBAY例：例： 化简化简利用利用A+A=A利用利用A+AB=ABABAA 2022年5月3日星期二例：例：化简化简DBCDCBADABABCYDBABCDCBAABCDBCDCBAABDBCDCBAB)(DCBCDABCDBCDAB)(DADBCDCBAABCBCDABCDB2022年5月3日星期二例：例：证明证明ABCDABDBCDABCBDBCB* 由此我们可以看出，采用代数法进行逻辑函数由此我们可以看出，采用代数法进行逻辑函数的化简时，要求有熟练的应用技巧，并且不易的化简时，要求有熟练的应用技巧，并且不易判断是否已经化简到最简形式。判

42、断是否已经化简到最简形式。* 当输入变量的个数少于当输入变量的个数少于5个时，采用个时，采用卡诺图化简卡诺图化简法法能较快地得出逻辑函数的最简表达式。能较快地得出逻辑函数的最简表达式。2022年5月3日星期二(1)卡诺图卡诺图 是与变量的最小项对应的按一定规则排是与变量的最小项对应的按一定规则排列的方格图，每一小方格填入一个最小项。列的方格图，每一小方格填入一个最小项。n个输入变量，有个输入变量，有2n种组合种组合, 则最小项就有则最小项就有2n个，个，卡诺图也相应有卡诺图也相应有2n个小方格。个小方格。如：三个变量，有如：三个变量，有8种组合，最小项就是种组合，最小项就是8个，卡个，卡诺图也

43、相应有诺图也相应有8个小方格。个小方格。在卡诺图的行和列分别标出在卡诺图的行和列分别标出变量变量及其及其状态状态。3. 应用卡诺图化简应用卡诺图化简2022年5月3日星期二BA0101BABABABA二变量二变量BCA00100m01 11 10三变量三变量1m3m2m4m5m7m6m二进制数对二进制数对应的十进制应的十进制数编号数编号AB000m01 11 101m3m2m4m5m7m6mCD00011110四变量四变量12m13m15m14m8m9m11m10m任意两任意两个相邻个相邻最小项最小项之间只之间只有一个有一个变量改变变量改变卡诺图卡诺图2022年5月3日星期二(a) 可以根据逻

44、辑状态表画出卡诺图可以根据逻辑状态表画出卡诺图如如:ABC001001 11 101111将输出变量为将输出变量为“1”的的最小项填入对应的方格，最小项填入对应的方格，为为“0”的可不填。的可不填。 0 0 0 0A B C Y0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1卡诺图卡诺图2022年5月3日星期二(b) 可以根据逻辑式画出卡诺图可以根据逻辑式画出卡诺图ABC001001 11 101111将逻辑式中的最小项分将逻辑式中的最小项分别用别用“1”填入对应的小填入对应的小方格。如果逻辑式中最方格。如果逻辑式中最小项不全，可不填。小项不全

45、，可不填。ABCCBACBACBAY注意：注意：如果逻辑式不是由最小项构成，一般应如果逻辑式不是由最小项构成，一般应先化为最小项，或按先化为最小项，或按例例20.5.6的方法填写。的方法填写。卡诺图卡诺图2022年5月3日星期二 注意：注意：2) 圈的个数应最少，圈内小方格的个数应尽可能的多。圈的个数应最少，圈内小方格的个数应尽可能的多。每圈每圈 一个新的圈时，必须包含至少一个未被圈过的一个新的圈时，必须包含至少一个未被圈过的 “1”。每个。每个 取值为取值为1的方格可以被圈多次，但不能遗漏。的方格可以被圈多次，但不能遗漏。3) 合并最小项合并最小项保留圈内相同的变量，除去相反的保留圈内相同的

46、变量，除去相反的变量。变量。步骤步骤1.画出卡诺图画出卡诺图2.合并最小项合并最小项3.写出写出最简最简“与或与或”逻辑式逻辑式(2) 应用卡诺图化简逻辑函数应用卡诺图化简逻辑函数 1) 将取值为将取值为“1”的相邻小方格圈成矩形或方形，相的相邻小方格圈成矩形或方形，相邻小方格包括最上行与最下行及最左列与最右列同邻小方格包括最上行与最下行及最左列与最右列同列或同行两端的两个小方格。列或同行两端的两个小方格。 所圈取值为所圈取值为“1”的相邻小方格的个数应为的相邻小方格的个数应为2n个个(n=0,1,2) ；2022年5月3日星期二ABC001001 11 101111例例20.5.3： ABC

47、CABCBABCAY用卡诺图表示并化简。用卡诺图表示并化简。解：解：(a) 将取值为将取值为“1”的的相邻小方格圈成圈；相邻小方格圈成圈；(b) 所圈取值为所圈取值为“1”的相邻小方格的个数的相邻小方格的个数应为应为2n(n=0,1,2)；(c) 保留圈内相同的变保留圈内相同的变量，除去相反的变量。量，除去相反的变量。于是可以得出化简后的逻辑式：于是可以得出化简后的逻辑式：YABBCCA如果卡诺图中如果卡诺图中0的方格较的方格较1的方格数少，则的方格数少，则圈圈0会更为简便。会更为简便。2022年5月3日星期二例例20.5.4：应用卡诺图化简逻辑函数应用卡诺图化简逻辑函数YABCABCABCA

48、BC00ABC1001 11 101111解：解：写出简化逻辑式写出简化逻辑式CACBY多余多余BACACBY 这是最简这是最简式吗？式吗？化简后为化简后为2022年5月3日星期二解：解：AB0001 11 10CD000111101111DBY 例例20.5.5：应用卡诺图化简逻辑函数应用卡诺图化简逻辑函数DCBADCBADCBADCBAY2022年5月3日星期二解：解：写出化简后的逻辑式：写出化简后的逻辑式：AB0001 11 10CD000111101例例20.5.6： 应用卡诺图化简逻辑函数应用卡诺图化简逻辑函数DBDBCBAAY111111111含含A均填均填“1”Y=A+B D20

49、22年5月3日星期二例例20.5.7：应用卡诺图化简逻辑函数应用卡诺图化简逻辑函数YABCABCABCABCABCABC00ABC1001 11 101111解：解：写出简化逻辑式写出简化逻辑式ACY11 如果卡诺图中如果卡诺图中0的小方格数较的小方格数较1的小方格数少的小方格数少得多时，圈得多时，圈0会更为简便。会更为简便。AC2022年5月3日星期二例例20.5.7：应用卡诺图化简逻辑函数应用卡诺图化简逻辑函数YABCABCABCABCABCABC00ABC1001 11 101111解：解：写出简化逻辑式写出简化逻辑式ACYACY11002022年5月3日星期二 逻辑状态表的唯一性：逻辑

50、状态表的唯一性：其中包含了所有输入变量其中包含了所有输入变量的全部取值组合和与其对应的输出变量的取值，的全部取值组合和与其对应的输出变量的取值，即反映了逻辑问题的全部因果关系，所以对于一即反映了逻辑问题的全部因果关系，所以对于一个逻辑问题来说，它的表达方式是唯一的。个逻辑问题来说，它的表达方式是唯一的。 卡诺图的唯一性：卡诺图的唯一性：它画出了所有变量组成的全部它画出了所有变量组成的全部最小项代表的小方格，这些小方格中取最小项代表的小方格，这些小方格中取1的部分恰的部分恰好是逻辑函数中取好是逻辑函数中取1的最小项，它同样也是反映出的最小项，它同样也是反映出了某一逻辑问题的全部因果关系，所以也具

51、有唯了某一逻辑问题的全部因果关系，所以也具有唯一性。一性。 用最小项表示的逻辑式也是唯一的用最小项表示的逻辑式也是唯一的。逻辑代数小结逻辑代数小结2022年5月3日星期二20.6 组合逻辑电路的分析与设计组合逻辑电路的分析与设计组合逻辑电路：组合逻辑电路：任何时刻电路的任何时刻电路的输出状态输出状态只只取决于取决于该时刻的输入状态该时刻的输入状态，而，而与该时刻以前与该时刻以前的电路状态无关的电路状态无关。组合逻辑电路框图组合逻辑电路框图X1XnX2Y2Y1Ym. . . . .组合逻辑电路组合逻辑电路输入输入输出输出2022年5月3日星期二20.6.1 组合逻辑电路的分析组合逻辑电路的分析(

52、1) 由由逻辑图逻辑图写出输出端的写出输出端的逻辑表达式逻辑表达式；(2) 运用逻辑代数运用逻辑代数化简化简或或变换变换；(3) 列列逻辑状态表逻辑状态表；(4) 分析分析逻辑功能逻辑功能。已知逻辑电路已知逻辑电路确定确定逻辑功能逻辑功能分析步骤：分析步骤：2022年5月3日星期二(1) 写出逻辑表达式写出逻辑表达式Y = Y2 Y3= A AB B AB.A B.A B.A. .A BBY1.AB&YY3Y2.例例1：分析下图的逻辑功能分析下图的逻辑功能解：解：2022年5月3日星期二(2) 应用逻辑代数化简应用逻辑代数化简Y = A AB B AB. = A AB +B AB.=

53、AB +AB = A (A+B) +B (A+B). = A AB +B AB. (3) 列逻辑状态表列逻辑状态表001 100111001ABY (4) 分析逻辑功能分析逻辑功能 输入输入相同，相同，输出为输出为“0”； 输入输入相异，相异，输出为输出为“1”。 称为称为“异或异或”逻辑关系逻辑关系，这种电路称，这种电路称“异或异或”门门。=A BY= AB +AB =1ABY逻辑符号逻辑符号2022年5月3日星期二(1) 写出逻辑式并化简写出逻辑式并化简.A B.Y = AB AB .AB化简化简&11.BAY&A B = AB +AB例例2：分析下图的逻辑功能分析下图的逻

54、辑功能解：解：2022年5月3日星期二 (2) 列逻辑状态表列逻辑状态表Y= AB +AB(3) 分析逻辑功能分析逻辑功能 输入输入相同相同，输出为，输出为“1”；输入相异，输出为；输入相异，输出为“0”。称为。称为“判一致电路判一致电路”(“同或同或”门门) ,可用于判断可用于判断两输入端的状态是否相同。两输入端的状态是否相同。=A B =1ABY逻辑符号逻辑符号=A B2022年5月3日星期二例例3：某组合逻辑电路如图所示，试分析其逻辑功能。某组合逻辑电路如图所示，试分析其逻辑功能。.BA&Y1&C.2022年5月3日星期二20.6.2 组合逻辑电路的设计组合逻辑电路的设计

55、根据逻辑功能要求根据逻辑功能要求逻辑电路逻辑电路设计设计 (1) 由逻辑要求，列出由逻辑要求，列出逻辑状态表逻辑状态表； (2) 由逻辑状态表写出由逻辑状态表写出逻辑表达式逻辑表达式； (3) 化简和变换化简和变换逻辑表达式；逻辑表达式； (4) 画出画出逻辑图逻辑图；设计步骤如下：设计步骤如下：2022年5月3日星期二例例4：试设计一逻辑电路供三人（试设计一逻辑电路供三人（A，B，C）表决使用。每人有一电键，如果赞成，就按表决使用。每人有一电键，如果赞成，就按电键，表示电键，表示1；如果不赞成，就不按电键，表；如果不赞成，就不按电键，表示示0。表决结果用指示灯。表决结果用指示灯Y来表示，如果

56、多数来表示，如果多数赞成，则指示灯亮，用赞成，则指示灯亮，用1表示；反之则不亮，表示；反之则不亮，用用0表示。表示。例例5：在集成电路中，在集成电路中，与非门与非门是基本元件之一，是基本元件之一，例如：例如：74LS20（二（二4输入与非门）、输入与非门）、74LS00（四（四2输入与非门）。试用输入与非门）。试用与非门与非门来构成上述来构成上述逻辑电路。逻辑电路。P262 例例20.6.5 P263 例例20.6.62022年5月3日星期二例例6：设计一个设计一个三变量奇偶检验器三变量奇偶检验器。要求要求: 当输入变量当输入变量A、B、C中有奇数个同时为中有奇数个同时为“1”时，时， 输出输

57、出Y为为“1”，否则为，否则为 “0”。用。用“与非与非”门实现。门实现。(1) 列逻辑状态表列逻辑状态表(2) 写出逻辑表达式写出逻辑表达式取取 Y=“1”( 或或Y=“0” ) 列逻辑式列逻辑式 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1CBACBACBACBAY解：解：2022年5月3日星期二CBACBACBACBAYABCCBACBACBAY BCACBACBACBA(3) 用用“与非与非”门构成逻辑电门构成逻辑电路路该函数不可化简。该函数不可化简。 0 0 0 0 C 0 0 1 10 1 0 10 1 1

58、01 0 0 11 0 1 01 1 0 01 1 1 12022年5月3日星期二(4) 画出逻辑图画出逻辑图YCBA01100111110&1010BCACBACBACBAY2022年5月3日星期二在数字电路中，常用的组合电路在数字电路中，常用的组合电路有加法器、编码器、译码器、数据分配有加法器、编码器、译码器、数据分配器和多路选择器等。下面几节分别介绍器和多路选择器等。下面几节分别介绍这几种典型组合逻辑电路的基本结构、这几种典型组合逻辑电路的基本结构、工作原理和使用方法。工作原理和使用方法。2022年5月3日星期二 要特别注意到的是：要特别注意到的是：二进制加法运算二进制加法运算同

59、同逻辑逻辑加法运算加法运算的含义是不同的。前者是数的运算，的含义是不同的。前者是数的运算，“逢二进一逢二进一”，而后者表示的是一种逻辑关系，而后者表示的是一种逻辑关系，是是“或或”运算，不存在进位问题。运算，不存在进位问题。二进制加法运算二进制加法运算1+1=101+1=21+1=1十进制加法运算十进制加法运算逻辑加法运算逻辑加法运算( (或运算）或运算）20.7 加法器加法器2022年5月3日星期二加法器加法器: 实现二进制加法运算的电路。实现二进制加法运算的电路。进位进位如：如：0 0 0 0 11+10101010不考虑低位不考虑低位来的进位来的进位半加器实现半加器实现要考虑低位要考虑低

60、位来的进位来的进位全加器实现全加器实现2022年5月3日星期二20.7.1 半加器半加器AB两个输入两个输入表示两个同位相加的数表示两个同位相加的数两个输出两个输出SC半加和数半加和数 向高位的进位向高位的进位半加：只求半加：只求本位和本位和，暂不考虑，暂不考虑来自低位的进位来自低位的进位， 适用于二进制加法中最低位的求和运算。适用于二进制加法中最低位的求和运算。逻辑符号：逻辑符号： COABSC2022年5月3日星期二(1) 半加器逻辑状态表半加器逻辑状态表(2) 逻辑表达式逻辑表达式BABABAS(3) 逻辑图逻辑图&=1.ABSCABC A B S C0 0 0 00 1 1 01 0 1 01 1 0 12022年5月3日星期二20.7.2 全加器全加器输入输入Ai两个同位相加的数两个同位相加的数BiCi-1低位来的进位低位来的进位输出输出本位和本位和向高位的进位向高位的进位CiSi全加：实现两个一位二进制数相加，且全加：实现两个一