第四章复习组合逻辑电路

1、第四章第四章 组合逻辑电路组合逻辑电路一、一、 概述概述二、二、 组合电路分析组合电路分析三三 利用小规模集成电路设计组合电路利用小规模集成电路设计组合电路四、四、 几种常用的中规模集成逻辑电路几种常用的中规模集成逻辑电路五、五、 利用中规模集成电路设计组合电路利用中规模集成电路设计组合电路逻辑电路逻辑电路组合逻辑电路组合逻辑电路时序逻辑电路时序逻辑电路现时的输出仅取现时的输出仅取决于现时的输入决于现时的输入除与现时输入有除与现时输入有关外还与原状态关外还与原状态 有关有关一、一、 概述概述1.由给定的逻辑图写出逻辑关系表达式。由给定的逻辑图写出逻辑关系表达式。分析步骤：分析步骤：2.用逻辑代

2、数或卡诺图对逻辑表达式用逻辑代数或卡诺图对逻辑表达式进行化简。进行化简。3.列出输入输出真值表列出输入输出真值表电路电路 结构结构输入输出之间输入输出之间的逻辑关系的逻辑关系二、二、 组合逻辑电路的分析组合逻辑电路的分析功能功能归纳归纳例：分析下图的逻辑功能。例：分析下图的逻辑功能。 &ABFABABBABABABABAFBABABABAA B F 0 0 1 0 1 0 1 0 0 1 1 1 真值表真值表相同为相同为“1”不同为不同为“0”同或门同或门=1BAF例：分析下图的逻辑功能。例：分析下图的逻辑功能。 &ABFBAABABBABBAABAFBBAABABBAABA）

3、（）（BABAA B F 0 0 0 0 1 1 1 0 1 1 1 0 真值表真值表相同为相同为“0”不同为不同为“1”异或门异或门=1BAF例：分析下图的逻辑功能。例：分析下图的逻辑功能。 &2&3&4AMB1F=101被封锁被封锁11M1, 选通选通A信号信号&2&3&4AMB1F=010被封锁被封锁1M1, 选通选通A信号信号M0, 选通选通B信号信号2选选1电子开关电子开关ABFMMAMB AMMB 任务任务要求要求最简单的最简单的逻辑电路逻辑电路1.指定实际问题的逻辑含义，列出真值指定实际问题的逻辑含义，列出真值表，进而写出逻辑表达式

4、。表，进而写出逻辑表达式。2.用逻辑代数或卡诺图对逻辑表达式进用逻辑代数或卡诺图对逻辑表达式进行化简。行化简。3. 用规定器件画出相应逻辑电路图。用规定器件画出相应逻辑电路图。分析步骤：分析步骤：三、三、 用门电路设计组合逻辑电路用门电路设计组合逻辑电路例：设计三人表决电路（例：设计三人表决电路（A、B、C）。每人）。每人一个按键，如果同意则按下，不同意则不按。一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，结果用指示灯表示，多数同意时指示灯亮，否则不亮。否则不亮。1.首先指明逻辑符号取首先指明逻辑符号取“0”、“1”的含义的含义。三。三个按键个按键A、B、C按下

5、时为按下时为“1”，不按时为，不按时为“0”。输出量为输出量为 F，多数赞成时是，多数赞成时是“1”，否则是，否则是“0”。2.根据题意列出逻辑真值表根据题意列出逻辑真值表A B C F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 真值表真值表3. 用卡诺图化简用卡诺图化简用卡诺图化简用卡诺图化简ABC000111100100100111ABACBCCABCABF4. 根据逻辑表达式画出逻辑图。根据逻辑表达式画出逻辑图。CABCABF& 1&AB BCFCABCABCABCAB&ABCF

6、CABCABF若限定全部用与非门实现若限定全部用与非门实现若限定全部用或非门实现若限定全部用或非门实现ABC000111100100100111CACBBAF合并合并0：CACBBACACBBAF 1 1 1 1ABCF1. 编码器编码器n个二进制代码（个二进制代码（n位二进制数）有位二进制数）有2n种不种不同的组合，可以表示同的组合，可以表示2n个信号。个信号。（1）二进制编码器）二进制编码器将一系列信号状态编制成二进制代码。将一系列信号状态编制成二进制代码。四、四、 几种常用的集成逻辑电路几种常用的集成逻辑电路对不同事件进行二进制编码的器件对不同事件进行二进制编码的器件普通编码器普通编码器

7、任何时刻只允许一个编码申请。任何时刻只允许一个编码申请。分类分类优先编码器优先编码器允许多个编码申请有效，但只允许多个编码申请有效，但只对优先级别最高的一个申请编码。对优先级别最高的一个申请编码。例：例：三位二进制编码器三位二进制编码器 - 八线八线 - 三线编码器三线编码器设八个输入端为设八个输入端为I0 I7，八种状态，与之对应的，八种状态，与之对应的输出设为输出设为Y1、Y2、Y3，共三位二进制数。，共三位二进制数。I0I1I7Y2Y0Y1高电平有效高电平有效器件图形符号或框图器件图形符号或框图某时刻只允许某时刻只允许一个申请有效一个申请有效I0I1I7Y0Y1Y21 0 0 0 0 0

8、 0 0100 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1I0I1I2I3I4I5I6I7Y2Y1Y0其余组合其余组合 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1(禁止出现）禁止出现）1 0 0 0 0 0 0 0100 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0

9、0 0 0 1I0I1I2I3I4I5I6I7Y2Y1Y0其余组合其余组合 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1(禁止出现）禁止出现）Y0= I1+ I3+ I5+ I7Y1= I2+ I3+ I6+ I7Y2= I4+ I5+ I6+ I7若直接由真值表若直接由真值表归纳最简式，为归纳最简式，为了减少归纳情况，了减少归纳情况，约束项不考虑约束项不考虑按按Y Y1 1归纳：归纳：2. 优先编码器优先编码器实例实例1：八线：八线 - 三线三线优先编码器优先编码器74LS148（74HC148）8个待编码个待编码申请申请 编码输出编码输出（低电平有效）（

10、低电平有效） （反码）（反码）选通选通（片选）端（片选）端Y0Y1Y2I7I0I1I2高高优先级优先级低低SSYEXY待机指示：待机指示：低电平表示低电平表示无申请无申请编码编码指示：指示：低电平表示低电平表示有申请有申请功能表功能表 S输出输出SYEXY2Y1Y0Y不工作不工作1 10 0工工作作无申请（待机）无申请（待机）有申请（编码）有申请（编码）1 1工作状态工作状态1 11 11 11 1 0 1 0 1 1 1 1 1 1 1 1 0 1 0编码输出编码输出Y0Y1Y2I7I0I1I2高高优先级优先级低低SSYEXY S输出输出SYEXY2Y1Y0Y不工作不工作1 10 0工工作作

11、无申请（待机）无申请（待机）有申请（编码）有申请（编码）1 1工作状态工作状态1 11 11 11 1 0 1 0 1 1 1 1 1 1 1 1 0 1 0编码输出编码输出芯片芯片工作工作有效2I低端任意高端没申请如要响应如要响应I2申请：申请：,）（0 1 1 0 X X 1 1 0 X X 0 1 0 0 1 0原码输出原码输出反码输出反码输出 1 0 1 1 0 10 01 1Y0Y1Y2I7I0I1I2高高优先级优先级低低SSYEXY X X X X X X X 0 X X X X X X 0 1 X X X X X 0 1 1 X X X X 0 1 1 1 X X X 0 1 1

12、 1 1 X X 0 1 1 1 1 1 X 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1输入输入输出输出2Y由合并由合并“0”0”得：得：7I67II 567III4567IIII7I67II 567III4567IIII7I6I56II 456III7 I6I5I4I编码表编码表0S（）S0I1I2I3I4I5I6I7I2Y1Y0Y各门关闭，编各门关闭，编码器不工作，码器不工作，输出全部为输出全部为1.74LS148逻辑图逻辑图I7I6I0SY2Y1Y0SYEXY74LS148框图

13、框图低电平低电平(选通）有效选通）有效SIIIIY)(76542电路图中见圈求反运算电路图中见圈求反运算1各门打开，各门打开，编码器工作编码器工作0引脚圈和反变量标示使用方法引脚圈和反变量标示使用方法低电平低电平(申请）申请）有效有效01低电平时无申请低电平时无申请低电平时低电平时有申请有申请反码输出反码输出用两片用两片148148扩展为扩展为1616线线4 4线优先编码器：线优先编码器：1片片始终始终工作工作2 片片级别低级别低于于1 片片2 片片才选通才选通工作工作 最高最高 优先级优先级 最低最低 只当只当1 片片无申请时无申请时0SY111100000123150依次编码为将ZZZZA

14、A有有效效9A,）（0 1 1高高级级别别输输入入端端没没申申请请低低级级别别输输入入端端申申请请任任意意 1 1 01片片忙时忙时为为00反码输出反码输出11 1 1总输出决定总输出决定1片的编码输出片的编码输出 0 0 10 X X X如要响应如要响应A9申请：申请：有有效效6A,）（0 1 1 1 1 1 1 1 11片片闲时闲时为为11反码输出反码输出0 0 0 1总输出决定总输出决定2片的编码输出片的编码输出 1 1 0 0 X X高高级级别别输输入入端端没没申申请请低低级级别别输输入入端端申申请请任任意意如要响应如要响应A6申请：申请：2. 译码器译码器译码是编码的逆过程，即将某个

15、二进制译码是编码的逆过程，即将某个二进制翻译成电路的某种状态。翻译成电路的某种状态。（1）二进制译码器）二进制译码器将将n种输入的组合译成种输入的组合译成2n种电路状态。种电路状态。也叫也叫n-2n线译码器。线译码器。译码器的输入：译码器的输入：一组二进制代码一组二进制代码译码器的输出：译码器的输出：一组高低电平信号一组高低电平信号实例实例: 二线二线- 四线译码器四线译码器00选中选中Y YO O0001对应对应4个个事件（输事件（输出管脚）出管脚）二位二进制二位二进制代码输入代码输入Y0Y1Y3A0A1Y2实例实例: 三线三线- 八线译码器八线译码器74LS138(74HC138)对应对应

16、8个事件个事件（输出管脚）（输出管脚）三位二进制三位二进制代码输入代码输入Y0Y1Y7A0A1A2S1S2S3（低电平有效，（低电平有效，即选中）即选中）选通控制端（片选端）选通控制端（片选端）:01321SSS,170YY 当全部有效（当全部有效（ ），译码器工作；），译码器工作；否则译码器不工作，输出全部没选中（否则译码器不工作，输出全部没选中（ ）74LS138的功能表（的功能表（ ）01321SSS, 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1

17、 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1A2 A1 A0输出输出输入输入7Y6Y5Y4Y3Y2Y1Y0Y最小项最小项译码器译码器0m1Y20122mAAAY70127mAAAY0Y012AAA1m012AAA74LS138（74HC138）逻辑图逻辑图Y0Y1Y7A0A1A2S1S2S3逻辑符号（框图）逻辑符号（框图）S1，电路选通工作，电路选通工作100011电路图中电路图中见圈求反见圈求反110 0高高电电平平有有效效低低电电平平有有效效引脚圈和反变量标示使用方法引脚

18、圈和反变量标示使用方法4D0D1D2D30 0 0 01 1 1 0低片工作低片工作 高片不工作高片不工作全为全为1从左向右从左向右依次选中依次选中对应管脚对应管脚07用两片用两片138138接成的接成的4 4线线1616线译码器线译码器输入输入D3 D2D1 D0=000000001111,1111, 输出依次选中输出依次选中Z0 Z15154D0D1D2D3低片不工作低片不工作 高片工作高片工作全为全为1从左向右从左向右依次选中依次选中对应管脚对应管脚8150 0 0 11 1 1 1输入输入D3 D2D1 D0=000000001111,1111, 输出依次选中输出依次选中Z0 Z151

19、53. 数据选择器数据选择器从一组数据中选择一路信号进行传输的电从一组数据中选择一路信号进行传输的电路，称为路，称为数据选择器数据选择器。A0A1D3D2D1D0W控制信号控制信号输入信号输入信号输出信号输出信号数据选择数据选择器类似一器类似一个多投开个多投开关。选择关。选择哪一路信哪一路信号由相应号由相应的一组控的一组控制信号控制信号控制。制。实例实例: 双四选一数据选择双四选一数据选择 器器74LS153（74HC153） D10 D11D12D13Y11SA1A0Y22S D20 D21D22D23片选控制端片选控制端有效时电路工作有效时电路工作实例实例: 四选一数据选择器四选一数据选择

20、器74LS153 （74HC153） D10 D11A1A0D12D13Y11S低电平低电平有效有效A 0 输入输入 输出输出A 1 Y1 1S功能表功能表100000D 10 D 1 11 D 1200011011D 13)()()()(01131120111010101AADAADAADAADSYD0D3SA0A1Y1D0D3A0A1Y1A0A1A2D4D7 D0D3 SZD0 D3=0用两片用两片153构成构成八选一数据选择器八选一数据选择器=0D0 D3不工作不工作1A2 A1 A0 Z 0 0 D00 1 1 D3 0 0 D4 1 1 D7 1 D0D3SA0A1Y1D0D3A0A

21、1Y1A0A1A2D4D7 D0D3 SD4 D7=1不工作不工作=0D4 D7用两片用两片153构成构成八选一数据选择器八选一数据选择器A2 A1 A0 Z 0 0 D00 1 1 D3 0 0 D4 1 1 D7 1 中规模组件都是为了实现专门的逻中规模组件都是为了实现专门的逻辑功能而设计，但是通过适当的连接，辑功能而设计，但是通过适当的连接，可以实现一般的逻辑功能。可以实现一般的逻辑功能。用中规模组件设计逻辑电路，可以减用中规模组件设计逻辑电路，可以减少连线、提高可靠性。少连线、提高可靠性。下面介绍用选择器和译码器设计组合下面介绍用选择器和译码器设计组合逻辑电路的方法。逻辑电路的方法。五

22、、五、 利用中规模集成电路设计组合电路利用中规模集成电路设计组合电路（1）用线译码器设计多输出逻辑电路）用线译码器设计多输出逻辑电路BCAABCCBAZ 令：令：A2 A1 A0 37mm 37YY 012012AAAAAA37YY 37mm例：用例：用3-8译码器产生函数：译码器产生函数：BCABCZiimY 已已知知译译码码器器函函数数：ABC 10 &Z方法：方法：求出求出Z Z中所包含的最小项中所包含的最小项，适当连接即可。适当连接即可。再挑出最小项对应的输出再挑出最小项对应的输出管脚后，管脚后，每脚取非后再每脚取非后再或：电路复杂或：电路复杂n-2n 线译码器，包含了线译码器

23、，包含了n变量所有的变量所有的最小项。加上或门或与非门，可以最小项。加上或门或与非门，可以组成任何形式的输入变量小于组成任何形式的输入变量小于n的组的组合逻辑函数。合逻辑函数。（2）用数据选择器设计逻辑电路）用数据选择器设计逻辑电路输入输入 输出输出 A1 A0 W 1 0 0 0 0 D0 0 1 0 D1 1 0 0 D2 1 1 0 D3 四选一选择器功能表四选一选择器功能表)()()()(013120100101AADAADAADAADW时：0S类似三变量函数的表达式！类似三变量函数的表达式！S利用四选一选择器实现利用四选一选择器实现AGGARGARGARY与四选一选择器输出的逻辑式比

24、较与四选一选择器输出的逻辑式比较)()()()(013120100101AADAADAADAADW令：令：0AA 1AG RDD10RD 2变换变换）（）（）（GAAGRAGRAGRY1)(13DD0D1D2D3A0A1WAG1RY“1”74LS153S用用n位输入的数据选择器，可以产生位输入的数据选择器，可以产生任何一种输入变量数不大于任何一种输入变量数不大于n+1的组的组合逻辑函数。合逻辑函数。设计时可以采用函数式比较法。控设计时可以采用函数式比较法。控制端作为输入端，数据输入端可以制端作为输入端，数据输入端可以综合为一个输入端。综合为一个输入端。 例：设计一个血型配对器，通过按键分别打入

25、输血者与例：设计一个血型配对器，通过按键分别打入输血者与受血者血型，以检查输血者与受血者血型是否满足图中受血者血型，以检查输血者与受血者血型是否满足图中用箭头所示的授受关系。用箭头所示的授受关系。 ABABOA AB BA AB BABABO输血者输血者受血者受血者血型配对图血型配对图M N5VAB AB O5VAB AB O血型血型配对电路配对电路输血者按键输血者按键编码电路编码电路受血者按键受血者按键编码电路编码电路P Q血型配对器血型配对器电路框图电路框图 输血者输血者血型血型记记MNO0O0输出：输出： 配对结果配对结果，记记F10 不配对不配对配对配对2. 2. 用卡诺图表示逻辑关系

26、用卡诺图表示逻辑关系受血者受血者血型血型记记PQO1O110101111血型配对图血型配对图输输入入1. 逻辑抽象逻辑抽象输血者输血者受血者受血者血型血型配对电路设计配对电路设计M N血型血型配对电路配对电路P QABABOA AB BA AB BABABO 110000000ABOABA B O ABABABOA AB BA AB BABABO记记MN输入输入输血者输血者血型，血型，受血者受血者血型，血型，记记PQ输出：输出：配对结果配对结果，记记F10不配对不配对配对配对O0O0O1O1101011113.3.写出逻辑式写出逻辑式输血者输血者受血者受血者 11987431mmmmmmmF11987431mmmmmmmMNPQ74LS154SA SBA3A2A1A0Y012345678910111213141511987431YYYYYYY&F方案方案1:1:函数比对法函数比对法用用4 4线线1616线译码器线译码器imYi110000000 QPNPQNQPNMNPQMQPNMA174LS152D0D1D2D3D4D5D6D7YA2A0方案方案2:2: