实用电工电子技术教程第08章

1、第第8 8章章 实用时序逻辑电路实用时序逻辑电路8. 48. 4、时序逻辑电路的分析、时序逻辑电路的分析 8. 28. 2、实用触发器、实用触发器 8. 8. 、 8. 18. 1、触发器基础知识、触发器基础知识8. 58. 5、异步时序电路的分析、异步时序电路的分析 8. 8. 、555555定时器的应用定时器的应用.、数模转换和数模转换、数模转换和数模转换8. 1、基础知识、基础知识 一一.触发器概述触发器概述 触发器（Flip Flop，简写为FF）是构成时序逻辑电路的基本单元电路。触发器具有记忆功能，能存储一位二进制数码。触发器有三个基本特性： （1）有两个稳态，可分别表示二进制数码0

2、和1，无外触发时可维持稳态； （2）外触发下，两个稳态可相互转换（称翻转）； （3）有两个互补输出端。二、二、 基本基本RSRS触发器触发器 图8-1与非门组成的基本RS触发器 （a） 逻辑电路 （b）逻辑符号 Reset为置0端（或复位端） Set为置1端（或置位端）非号“”：表示低电平有效表 示 低 电平有效1. 电路组成及逻辑符号 与非门实现的基本与非门实现的基本RS触发器触发器 1状态：Q1、 Q 0 0状态：Q0、 Q 1 约定Q端为状态端口三、触发器的逻辑功能描述三、触发器的逻辑功能描述nnQRSQ11 RS方法点拨方法点拨 1. 约定约定Qn为触发器的初态（或称为触发器的初态（或

3、称“原态原态”），），Qn+1为次态（为次态（“新态新态”） 2. 由于触发器的状态不仅取决于输入信号，而且与其原状态有关，所以把由于触发器的状态不仅取决于输入信号，而且与其原状态有关，所以把Qn也作为输入变量处理；因此输入变量按三变量列出，共有八种取值（也作为输入变量处理；因此输入变量按三变量列出，共有八种取值（000111） 3. 列出输入变量后，将各种输入取值置于电路输入端和列出输入变量后，将各种输入取值置于电路输入端和Qn端，其数值交叉反馈端，其数值交叉反馈后置于输入端口，然后根据电路的后置于输入端口，然后根据电路的“与非与非”特性决定特性决定Qn+1的值。的值。特性方程特性方程 二根

4、交叉反二根交叉反馈线是电路馈线是电路性质发生根性质发生根本变化的关本变化的关键。键。 2. 工作原理(仿真运行图81)表 8-1 与非门组成的基本RS触发器的功能表仿真仿真 3. 功能表 4状态转换表（特性表）现态：指触发器输入信号变化前的状态，用Qn表示；次态：指触发器输入信号变化后的状态，用Qn+1表示。特性表：次态Qn+1与输入信号和现态Qn之间关系的真值表。表 8-2 与非门组成的基本RS触发器的状态转换表 .状态转换图 图8- RS触发器的状态转换图 状态转换图：表示触发器状态转换的图形。它是触发器从一个状态变化到另一个状态或保持原状不变时，对输入信号（R、S）提出的要求。 两个圆圈

5、表示状态0和1 箭头表示状态转换的方向 在箭头旁边用文字或符号表示实现转换所必备的条件 1; 0RS10SR；1SR1SR通常用虚线或阴影表示触发器处于不定状态。 输入同时由1 1变为0时，输出不能确定触发器的不定状态有两种含义：一、Q= Q =1时，触发器既不是0状态，也不是1状态；二、R、S 同时从0回到1时，触发器的新状态不能预先确定。 6.应用举例应用举例 利用基本RS触发器的记忆功能消除机械开关振动引起的干扰脉冲。 图8- 机械开关的干扰脉冲干扰脉冲 （a）电路 (b)输出电压波形图8-利用基本RS触发器消除机械开关振动的影响（a）电路 （b）电压波形 触发器的分类： 按逻辑功能不同

6、：RS触发器、D触发器、JK触发器、T触发器和T触发器等。 按触发方式不同：电平触发器、边沿触发器和主从触发器等。 按电路结构不同：基本RS触发器，同步触发器、维持阻塞触发器、主从触发器和边沿触发器等。 四、触发器的四、触发器的分类分类 触发器的逻辑功能通常用功能表、时序图、状态转换表、特性方程和状态转换图表示。1 1 同步同步RS触发器触发器1）电路组成及逻辑符号图8-5 同步RS触发器 （a） 逻辑电路 （b）逻辑符号 在CP=0期间，G3、G4被封锁，触发器状态不变。在CP=1期间，由R和S端信号决定触发器的输出状态。结论：触发器的动作时间是由时钟脉冲CP控制的。 触发方式：电平触发方式

7、 只有CP=1时（高电平有效），触发器的状态才由输入信号R和S来决定。 2） 工作原理(仿真运行图84)3） 功能表（在CP=1期间有效）现态：CP脉冲作用前触发器的原状态，用Qn表示；次态：CP脉冲作用后触发器的新状态，用Qn+1表示。表8-4 同步RS触发器功能表R为高电平有效触发 S为高电平有效触发 R、S不允许同时有效5) 特性方程（又称为状态方程） 由状态转换表得到Qn+1的状态转换卡诺图。图8-6 RS触发器的Qn+1卡诺图 进一步可写出Qn+1的表达式。 S RQnQn+1000 00101010 10100101 001111 11 101约束条件，表示不允许将R、S同时取为1

8、 4） 工作波形（又称为时序图， ） 图8-7 同步RS触发器的时序图 时序图作法点拨（1）以）以CP信号为基准，从每一个电平变化时刻引一根垂直虚线至输信号为基准，从每一个电平变化时刻引一根垂直虚线至输入信号波形处，与入信号波形处，与S、R信号波线的交点可以取得信号波线的交点可以取得R和和S的值的值 。如：右。如：右边第一根虚线取得边第一根虚线取得R=0、S=1。 （2）根据特征方程决定）根据特征方程决定Qn+1的值。如：据的值。如：据R=0、S=1可以求得可以求得Qn+1=1（或直接用端口性质决定输出，如：（或直接用端口性质决定输出，如：S=1时，置位，即时，置位，即Qn+1=1）CPRSQ

9、Q1 1 1 1 00 0 0 01 1 1 10 0.v 上面介绍的上面介绍的RSRS触发器都有一个共同的缺陷，触发器都有一个共同的缺陷，即输入受到即输入受到“约束条件约束条件”的限制，使用上的限制，使用上很不方便；另外还有一个要考虑的问题是，很不方便；另外还有一个要考虑的问题是，在实际工作中，时钟信号在实际工作中，时钟信号CPCP是控制时序电是控制时序电路工作节奏的固定频率的脉冲信号，一般路工作节奏的固定频率的脉冲信号，一般是矩形波。同步触发器的状态更新时刻，是矩形波。同步触发器的状态更新时刻，受受CPCP输入控制。触发器更新为何种状态却输入控制。触发器更新为何种状态却由触发输入信号决定。

10、由触发输入信号决定。v 我们下面学习二种常用的改进型触发器，我们下面学习二种常用的改进型触发器，就是围绕着这二个中心进行讨论的。就是围绕着这二个中心进行讨论的。. .、实用触发器、实用触发器 基本RS触发器的触发方式（动作特点）：逻辑电平直接触发。（由输入信号直接控制） 在实际工作中，要求触发器按统一的节拍进行状态更新。措施： 同步触发器（时钟触发器或钟控触发器）：具有时钟脉冲CP控制的触发器。该触发器状态的改变与时钟脉冲同步。 CP：控制时序电路工作节奏的固定频率的脉冲信号，一般是矩形波。 同步触发器的状态更新时刻：受CP输入控制。 触发器更新为何种状态：由触发输入信号决定。1、 JK触发器

11、 &QSRQ&CPSDJKCPRDSDQQ(a)(b)KJ1)、图、图8-8 K触发器的电路图和逻辑符号触发器的电路图和逻辑符号 2)、电路结构和功能分析、电路结构和功能分析 &QSRQ&CPSDJKCPRDSDQQ(a )(b )KJRDnnKQQCPKR同步同步JK触发器的功能分析：当触发器的功能分析：当CP=0时，时，R=S=1，Qn+1=Qn触发器触发器的状态保持不变。的状态保持不变。 nnQJQCPJS当当CP=1时，时，代入代入 nnRQSQ1可得可得 nnnnnQKQJQKQQJQn14） 状态转换表 3） 功能表 表8-5 JK触发器功能表 表8

12、-6 JK触发器状态转换表 2、D和和触发器触发器1CPD S RQQ J KQQTCP(a)(b)图8-9 同步D触发器和T触发器 D触发器触发器 1）.状态转换表 表8-7 D触发器的状态转换表 DQnQn+10000101011112）特性方程 Qn+1=D 3）状态转换图 图8-10 D触发器的状态转换图 电位式触发器至命的缺点电位式触发器至命的缺点 -空翻现象空翻现象同步触发器在一个CP脉冲作用后，出现两次或两次以上翻转的现象称为空翻。图8-11 同步RS触发器的空翻现象 下面介绍几种能克服空翻的触发器。3、主从RS触发器： 1)、主从、主从RS触发器的电路图和逻辑符号触发器的电路图

13、和逻辑符号 2)主从主从RS触发器触发器 电路组成及逻辑符号图8-12 主从RS触发器 （a） 逻辑电路 （b）逻辑符号 仿真仿真 主触发器：同步RS触发器（FF2），其状态由输入信号决定 从触发器：同步RS触发器（FF1），其状态由主触发器的状态决定 表示触发器靠CP下降沿触发 表 示 主 从触发方式 、主从RS触发器工作原理&S2 Q2C2R2 Q2从触发器S1 Q1C1R1 Q1主触发器1 JCP K SD RDQQ 双拍工作原理：双拍工作原理：“第一拍第一拍”CP=1时，由于时，由于 CP =0，从触发器，从触发器FF1的输出的输出状态保持不变，主触发器状态保持不变，主触发器F

14、F2的输出状态由的输出状态由R和和S来决定。来决定。“第二拍第二拍” 当当CP由由1跳到跳到0时（或称时（或称CP脉冲下降沿到来时），主触发器脉冲下降沿到来时），主触发器FF2的输出状态保持不变，的输出状态保持不变，从触发器的输出状态由主触发器的状态决定。此时，由于从触发器的输出状态由主触发器的状态决定。此时，由于CP=0，输入信号，输入信号R和和S被封锁。被封锁。 主从触发器虽然解决了主从触发器虽然解决了CPCP期间的多次，但由于双拍工作方式的原因，发生在期间的多次，但由于双拍工作方式的原因，发生在CPCP下降沿时刻的状态变化并不一定反映当时的输入情况，对于有些数字系统而言，下降沿时刻的状态

15、变化并不一定反映当时的输入情况，对于有些数字系统而言，可能会导致工作不可靠。实际数字系统一般应用边沿型触发器。可能会导致工作不可靠。实际数字系统一般应用边沿型触发器。非门造成非门造成双拍工作双拍工作功能表（只在CP从1变为0时有效）表8-7 主从RS触发器功能表 S和R都为高电平有效触发 功能与同步RS触发器完全相同 。4 工作波形（又称为时序图，设初态为0 ） 图8-11主从RS触发器的时序图 Q主主从从前沿前沿采样采样后沿后沿定局定局8.3 边沿触发器边沿触发器v触发器仅在触发器仅在CP脉冲的某个规定的时刻（上升脉冲的某个规定的时刻（上升沿或下降沿）才接收输入信号，并根据该时沿或下降沿）才

16、接收输入信号，并根据该时刻的输入确定触发器的状态，这种触发器称刻的输入确定触发器的状态，这种触发器称为边沿触发器。为边沿触发器。 v边沿触发器有二种实现方案，一是利用内部边沿触发器有二种实现方案，一是利用内部电路时延的差异来实现；另一种是利用电路电路时延的差异来实现；另一种是利用电路内部维持一阻塞线的作用来实现，典型实例内部维持一阻塞线的作用来实现，典型实例是下降沿触发的是下降沿触发的JK触发器，上升沿触发的触发器，上升沿触发的D触发器。触发器。JK触发器的发展触发器的发展 图8-12 JK触发器的逻辑符号（a）下降沿触发 （b）上升沿触发 JK触发器是一种多功能触发器，在实际中应用很广。 J

17、K触发器是在RS触发器基础上改进而来，在使用中没有约束条件。 常见的JK触发器有主从结构的，也有边沿型的。 1、下降沿触发的JK触发器 1&A&B1&C&D&QSRQCPKJQ3Q4G1G2G4G3CPQQKJJKCP(a )(b ).1nnnnQKQJRQSQ（2）CP到来，到来，CP=0，由于，由于 tpd1 tpd2,则与或非门中的则与或非门中的A、D与门结果为与门结果为0，与或非门变为基本，与或非门变为基本RS触发器，输出为：触发器，输出为：.1nnnnQKQJRQSQ(3) CP=0期间，与非门期间，与非门G3、G4输出结果输出结果Q4 =Q3

18、=1，此时，此时触发器的输出触发器的输出Qn+1将保持状态不变。将保持状态不变。 (4) CP到来，到来，CP=1，则与或非门恢复正常，则与或非门恢复正常，Qn+1= Qn，保持状态不变。，保持状态不变。nnQQ=1+由上述分析得出此触发器是在CP脉冲下降沿 特征方程式进行状态转换，故称此触发器为负边沿触发器。其状态表、状态图与同步JK触发器相同，只是逻辑符号和时序图不同。 nnnQKQJQ1nnnnQSQQQ 11.工作工作原理原理（1）CP=1期间，期间，与或非与或非门输出门输出 ，所以，所以触发器触发器的状态的状态保保 持不持不变。此变。此时与非时与非门输门输出出 。)=,=(=+=34

19、1+QSQRQRQQQnnnnnKQQ4nQJQ3G3、G4的平均的平均延迟时间延迟时间tpd1比比 G1、G2的平均的平均延迟时间延迟时间tpd2要要长长 3） 特性方程4） 状态转换图 图8-13 JK触发器的状态转换图 5） 时序图（以CP下降沿触发的JK触发器为例）图8-14 JK触发器的时序图 边沿触发器：靠CP脉冲上升沿或下降沿进行触发。正边沿触发器：靠CP脉冲上升沿触发。负边沿触发器：靠CP脉冲下降沿触发。触发方式：边沿触发方式。可提高触发器工作的可靠性，增强抗干扰能力。 2 2、维持阻塞触发器边沿边沿D触发器触发器 图8-15、维持维持阻塞边沿阻塞边沿D D触发器触发器 （a）

20、 逻辑电路 （b）逻辑符号仿真仿真 表示触发器靠CP上升沿触发 表示CP为边 沿 触 发方式 1）电路组成及逻辑符号置置0维维持线持线置置1维维持线持线置置0阻阻塞塞线线置置1阻阻塞塞线线2） 工作原理当CP=0时，G3、G4被封锁，触发器的输出状态保持不变。当CP从0变为1时，G3、G4打开，它们的输出由G5、G6决定。此瞬间，若D=0，触发器被置为0状态；若D=1，触发器被置为1状态。当CP从0变为1之后，虽然CP=1，门G3、G4是打开的，但由于电路中几条反馈线的维持阻塞作用，输入信号D的变化不会影响触发器的置1和置0，使触发器能够可靠地置1和置0。因此，该触发器称为维持阻塞触发器。 可

21、见，该触发器的触发方式为：在CP脉冲上升沿到来之前接受D输入信号，当CP从0变为1时，触发器的输出状态将由CP上升沿到来之前一瞬间D的状态决定。 由于触发器接受输入信号及状态的翻转均是在CP脉冲上升沿前后完成的，故称为边沿触发器。 3） 时序图 图8-16维持阻塞边沿D触发器时序图 当CP从0变为1时，Q将由CP上升沿到来之前一瞬间D的状态决定。 4.4. 集成集成JK触发器触发器 图8-17 集成JK触发器74LS112(a) 外引脚图 (b) 逻辑符号 常用的有74LS112、CC4027等。 74LS112为负边沿触发的双JK触发器。SD、RD分别为异步置1端和异步置0端，均为低电平有效

22、。 1） 74LS112的外引脚图和逻辑符号 2） 逻辑功能 表8-8 74LS112的功能表 3） 时序图图8-18 74LS112的时序图5 5 集成集成D触发器触发器 图8-18 双D触发器74LS74(a) 外引脚图 (b)逻辑符号 1）双D触发器74LS74外引脚图和逻辑符号 2） 逻辑功能 表8-9 双D触发器74LS74的功能表 触 发 方 式为CP上升沿触发。 低电平有效的异步置0端和异步置1端 3） 时序图图8-19 74LS74的时序图 目前市场上出售的集成触发器产品通常为JK触发器和D触发器两种类型。 6 6 集成触发器及其应用集成触发器及其应用 表8-10 常用集成触发

23、器 1、定义：时序逻辑电路在任何时刻的输出不仅取决于该时刻的输入，而且还取决于电路的原来状态。 2、电路构成： 存储电路（主要是触发器，必不可少） 组合逻辑电路（可选）。 时序逻辑电路的状态是由存储电路来记忆和表示的。8.48.4、时序逻辑电路的分析、时序逻辑电路的分析图8-20 时序逻辑电路的结构框图 按各触发器接受时钟信号的不同分类：同步时序电路：各触发器状态的变化都在同一时钟信号作用下同时发生。 异步时序电路：各触发器状态的变化不是同步发生的，可能有一部分电路有公共的时钟信号，也可能完全没有公共的时钟信号。 同步时序电路的分析方法和组合逻辑电路的分析目的相同，分析时序电路的目的是确定已知

24、电路的逻辑功能和工作特点。具体步骤如下 (1) 写相关方程式。 (2) 求各个触发器的状态方程。将时钟方程和驱动方程代入相应触发器的特征方程式中，求出触发器的状态方程。 (3) 求出对应状态值(例题例题8.1 分析如图分析如图8.22所示的时序电路的逻辑功能所示的时序电路的逻辑功能 Q1J1F1CK1Q0J0F0CK0CP&Z图图8.218.21 例题例题8.1图图 (2) 求各个触发器的状态方程，J K触发器特性方程为：) (=+=+=10101011111+1CPQQQQQQQKQjQnnnnnnnnn)(1100010CPQQQQnnnn点拨点拨 将对应驱动将对应驱动方程分别代入

25、特性方程分别代入特性方程，进行化简变方程，进行化简变换可得状态方程。换可得状态方程。3、解:(1) 写相关方程式： 时钟方程 CP0=CP1=CP 驱动方程 J0= K0=1 K1=J1=Q0 输出方程:Z=Q1Q0根据信号根据信号来源列出来源列出J1=K1=Q0J0J0，K0K0空置？空置？相当于高电相当于高电平（置平（置1）(3) 求出对应状态值。 CPZ 0 00 10 0 11 00 1 1 1 0 0 nQ1noQ1noQ11nQnoQnQ11noQ11nQnoQnQ11noQ11nQnoQnQ11noQ11nQnoQ CPZ 0 00 10 0 11 00 1 1 1 0 0 nQ

26、11noQ11nQnoQ方法点拨方法点拨 状态表的列表原则是状态表的列表原则是“先易后难先易后难”，意思是先填入比较容易确定的，意思是先填入比较容易确定的项目，比如：上表填入的顺序是项目，比如：上表填入的顺序是“CP原态值原态值次态值次态值输出值输出值”。注意：初。注意：初学者最好加填输入驱动值，这样可以根据触发器的驱动条件（学者最好加填输入驱动值，这样可以根据触发器的驱动条件（CP下降沿条件，下降沿条件，J、K和原态的值），直接求得相应的触发器次态，输出值则根据输出方程决定和原态的值），直接求得相应的触发器次态，输出值则根据输出方程决定根据状态方程决定次态根据状态方程决定次态值：值：nnnn

27、nQQQQQ0101011(4) 画出状态图和时序图， Q1Q0(a)(b)CPQ0Q1Z0 01 10 11 0从状态图可知：从状态图可知： 随着随着CP脉冲的递增脉冲的递增, 不不论从电路输出的哪一个论从电路输出的哪一个状态开始，触发器输出状态开始，触发器输出Q1Q0的变化都会进入的变化都会进入同一个循环过程，而且同一个循环过程，而且此循环过程中包括四个此循环过程中包括四个状态，并且状态之间是状态，并且状态之间是递增变化的。递增变化的。在在Q1Q0变化一个变化一个循环过程中，循环过程中，Z = 1只出现一只出现一次，故次，故Z为进位为进位输出信号输出信号。此电路是带进位输出此电路是带进位输

28、出的同步四进制加法计的同步四进制加法计数器电路。所谓数器电路。所谓“同同步步”是指电路中各个是指电路中各个触发器的时钟信号是触发器的时钟信号是同一个同一个CP信号信号。0010011100 例题例题8.2分析图8.22所示电路的逻辑功能。设起始状态是Q3Q2Q1=000。C P&(1)JKQQ(2)JKQQ(3)JKQQ Z图图8.22 例题例题8.2图图解：解： （1）分析电路组成：该电路）分析电路组成：该电路 的存储器件是的存储器件是3个个JK触发器，组触发器，组 合器件是一个与门。无外输入信合器件是一个与门。无外输入信 号，输出信号为号，输出信号为Z，这是一个同，这是一个同 步时

29、序电路。步时序电路。 （2）写驱动方程和输出方程。）写驱动方程和输出方程。nnnnnnnQQQZKQQJQKJKQJ123312312213111；（3）求状态方程：将驱动方程代入）求状态方程：将驱动方程代入JK触发器触发器的特性方程的特性方程 nnnQKQJQ+=1+可得：可得： nnnnQQQQ1231+3=2121211+2=+=QQQQQQQn根据信号根据信号来源列出来源列出驱动方程驱动方程311+1=QQQn(4）将输入信号和现态的各种取值组合代入状态方程，得到状态表如表8.13所示。 Z 0 0 0 0 0 1 0 0 0 1 0 1 0 0 0 1 0 0 1 1 0 0 1 1

30、 1 0 0 0 1 0 0 0 0 0 1 1 0 1 0 1 0 0 1 1 0 0 1 0 0 1 1 1 0 0 0 0表表8.13 状态转换表状态转换表nQ2nQ3nQ113 nQ12 nQ11nQ1. 1.先填原始先填原始状态数值状态数值（最容易）（最容易）2. 2.根据根据FF1FF1的状的状态方程决定其态方程决定其次态数值次态数值311+1=QQQn3.根据根据FF2的的状态方程决定状态方程决定其次态数值其次态数值2112QQQn4.根据根据FF3的状态方程决定其次态数值的状态方程决定其次态数值.nnnnQQQQ1231+3=5.最后根据输出方最后根据输出方程决定程决定Z的数值

31、的数值nnnQQQZ1235.画状态图状态图例题例题8.2状态图Q3Q2Q1x/z011001010000100111/0/0/0/0/1/0/0/0由状态表作状态图，确定由状态表作状态图，确定电路的逻辑功能。电路是电路的逻辑功能。电路是一个模一个模5同步加法计数器。同步加法计数器。Z端为进位端，并且具有端为进位端，并且具有自启动功能。自启动功能。 101110所谓计数器所谓计数器的的“模模”，又称为计数又称为计数器的长度器的长度（或计数器（或计数器的容量）的容量） 自启动功能的意思是不自启动功能的意思是不论电路从哪一个状态开论电路从哪一个状态开始工作，在始工作，在CP脉冲作脉冲作用下，触发器

32、输出的状用下，触发器输出的状态都会进入有效循环圈态都会进入有效循环圈内。内。 自启动自启动 自启自启动动 仿真仿真电路图电路图时钟方程、时钟方程、驱动方程和驱动方程和输出方程输出方程状态方程状态方程状态图、状态图、状态表或状态表或时序图时序图判断电路判断电路逻辑功能逻辑功能1235时序电路的分析步骤：时序电路的分析步骤：计算计算4 时序逻辑电路的分析方法时序逻辑电路的分析方法18.5 异步计数器的分析异步计数器的分析异步计数器的特点异步计数器的特点：在异步计数器内部，有的：在异步计数器内部，有的触发器直接受输入计数脉冲控制，有的触发器触发器直接受输入计数脉冲控制，有的触发器则是把其它触发器的输

33、出信号作为自己的时钟则是把其它触发器的输出信号作为自己的时钟脉冲，因此各个触发器状态变换的时间先后不脉冲，因此各个触发器状态变换的时间先后不一，故被称为一，故被称为“ 异步计数器异步计数器 ”。异步计数器的分析异步计数器的分析QJCKRDQF2QJCKRDQF1QJCKRDQF0Q1Q0Q2 “1”CP 清 0 进 位)(+=1+CPQKQJQnnn) (=+=000001+0CPQQKQJQnnnn图图8.23 三位二进制异步加法计数器三位二进制异步加法计数器例例8.3、分析图、分析图8.23的逻的逻 辑功能辑功能分析步骤如下：分析步骤如下： (1) 写相关方程式写相关方程式 时钟方程时钟方

34、程 CP0=CP；CP1=Q0； CP2=Q1 驱动方程驱动方程 J0=1 ；K0=1 J1=1 ；K1=1 J2=1 ；K2=1 (2) 求各个触发器的状态方程。求各个触发器的状态方程。 根据：根据：将对应驱动方程式分别代入特性方程式将对应驱动方程式分别代入特性方程式 ，进行化简变换可得状态方程，进行化简变换可得状态方程: )(=+=0111111+1QQQKQJQnnnn) (=+=1222221+2QQQKQJQnnnnCP0=CPCP1=Q0CP2=Q1 输入全输入全部空部空置？置？注意注意 和同步和同步时序电路相比，时序电路相比，写各相应方程写各相应方程时，必须加入时，必须加入相应的

35、时钟信相应的时钟信号条件。号条件。(3) 求出对应状态值。 列状态表如表8.12所示。 CP Q2 Q1 Q0 1 0 0 0 0 0 1 2 0 0 1 0 1 0 3 0 1 0 0 1 1 4 0 1 1 1 0 0 5 1 0 0 1 0 1 6 1 0 1 1 1 0 7 1 1 0 1 1 1 8 1 1 1 0 0 012nQ11nQ10nQ标注标注八个八个填写八填写八种原始种原始状态值状态值按照状态按照状态方程决定方程决定各个触发各个触发器的次态器的次态12nQ11nQ10nQ图图8.30: 例题例题8.3计数器状态图和时序图计数器状态图和时序图Q2Q1Q00 0 01 1 1

36、0 0 10 1 00 1 1C PQ0Q1Q2(a )(b )1 1 01 0 11 0 0 0 0 0（a）状态图）状态图（b）时序图）时序图从状态图可知随着从状态图可知随着CP脉冲的递增脉冲的递增, 触发器输出触发器输出Q2Q1Q0值是递值是递增的增的, 经过八个经过八个CP脉冲完成一个循环过程。所以，此电路是异脉冲完成一个循环过程。所以，此电路是异步三位二进制（或一位八进制步三位二进制（或一位八进制“模八模八”）加法计数器。）加法计数器。Q2Q1Q0 QQ010 0 010101010100 010 1011 0 11 1000 0010 1思考题思考题：试画出三位二进试画出三位二进制

37、异步减法计数器的电路制异步减法计数器的电路图，并分析其工作过程。图，并分析其工作过程。异步计数器优点异步计数器优点：电路简单、可靠。电路简单、可靠。异步计数器缺点异步计数器缺点：速度慢。速度慢。Q0D0Q1D1Q2D2Q0Q1Q2CP计数脉计数脉冲冲图图8.24三位二进制异步加法计数器三位二进制异步加法计数器例例8.3：三位二进制：三位二进制异步异步加法计数器。加法计数器。简单的时序电路简单的时序电路,直接列真值表或直接列真值表或画时序波形图就能分析清楚其画时序波形图就能分析清楚其逻辑功能。逻辑功能。计数器：用以统计输入时钟脉冲CP个数的电路。计数器的分类： 1）按计数进制分 二进制计数器：按

38、二进制数运算规律进行计数的电路称作二进制计数器。 十进制计数器：按十进制数运算规律进行计数的电路称作十进制计数器。 任意进制计数器：二进制计数器和十进制计数器之外的其它进制计数器统称为任意进制计数器。二进制计数器是结构最简单的计数器，但应用很广。 2）按数字的变化规律 加法计数器：随着计数脉冲的输入作递增计数的电路称作加法计数器。 减法计数器：随着计数脉冲的输入作递减计数的电路称作减法计数器。 加/减计数器：在加/减控制信号作用下，可递增计数，也可递减计数的电路，称作加/减计数器，又称可逆计数器。 也有特殊情况，不作加/减，其状态可在外触发控制下循环进行特殊跳转，状态转换图中构成封闭的计数环。

39、 3）按计数器中触发器翻转是否同步分 异步计数器：计数脉冲只加到部分触发器的时钟脉冲输入端上，而其它触发器的触发信号则由电路内部提供，应翻转的触发器状态更新有先有后的计数器，称作异步计数器。同步计数器：计数脉冲同时加到所有触发器的时钟信号输入端，使应翻转的触发器同时翻转的计数器，称作同步计数器。 图8-25 同步计数器电路 *例8-4、试分析图8-23所示计数器的逻辑功能。 解 ： （1）根据给定的逻辑图写出驱动方程和输出方程 J=? K=? （驱动方程） Y=? （输出方程） 解 ： （1）根据给定的逻辑图写出驱动方程和输出方程 （2）将驱动方程代入JK触发器的特性方程，可以得到各触发器的状

40、态方程 （3）填Qn+1卡诺图及计数器的状态卡诺图 图8-26 计数器的状态卡诺图（a）Q2n+1卡诺图 （b）Q1n+1卡诺图（c）Q0n+1卡诺图 （d）计数器的状态卡诺图 （4）列出状态转换表 表8-13 例8-4电路的状态转换表Qn3 Qn2 Qn1Q2n+1 Q1n+1 Q0n+1Y0 0 00 0 100 0 10 1 000 1 00 1 100 1 11 0 001 0 01 0 101 0 11 1 001 1 00 0 011 1 10 0 010 0 00 0 10画状态转换图 图8-27 例8-4电路的状态转换图 画时序图（即工作波形图） 图8-28 例8-4电路的时序

41、图 （5）说明计数器的逻辑功能 是一个同步七进制加法计数器，Y为进位脉冲，能够自启动。 仿真仿真 1.同步四位二进制计数器同步四位二进制计数器74LS1612 .异步异步2510进制计数器进制计数器74LS290 1 1） 同步四位二进制计数器同步四位二进制计数器74LS161 74LS161的逻辑功能图8-29 74LS161的外引线图 状态输出图8-30 74LS161的逻辑符号 并行输入CP输入表8-14 74LS161的功能表 CO= Q3 Q2 Q1 Q0 CTT图8-30 74LS161的时序图 同步二进制加法计数 2）应用举例 实现四位二进制加法计数 构成16以内的任意进制加法计

42、数器： 设计思想：利用脉冲反馈法 用S0，S1，S2，SMSN表示输入0，1，2，N个计数脉冲CP时计数器的状态。SM可以为S0，但需小于SN。对于异步置数：在输入第N个计数脉冲CP后，通过控制电路，利用状态SN产生一个有效置数信号，送给异步置数端，使计数器立刻返回到初始的预置数状态SM，即实现了SMSN-1计数。 对于同步置数：在输入第N1个计数脉冲CP时，利用状态SN-1产生一个有效置数信号，送给同步置数控制端，等到输入第N个计数脉冲CP时，计数器返回到初始的预置数状态SM，从而实现SMSN-1计数。 分析74LS161的置数功能： 反馈信号的拾取可利用与非门拾取状态SN或SN1可利用进位

43、输出CO拾取状态1111十进制计数器的计数状态顺序表 电路举例（以十进制计数器为例） 图8-31 74LS161构成十进制计数器 改变改变D3 D2 D1 D0的状态，可以实现其它进制计数。的状态，可以实现其它进制计数。 令令D3 D2 D1 D00110 利用进位输出CO取状态1111 实现十进制计数实现十进制计数 （0110到到1111） 图8-32用74LS161构成从0开始计数的十进制计数器 改变与非门的输入信号，改变与非门的输入信号， 可以实现其它进制计数。可以实现其它进制计数。 令令D3 D2 D1 D00000 利用与非门拾取状态1001 可实现从可实现从0开始计数的十进制计数开

44、始计数的十进制计数 （0000到到1001） 用74LS161构成从0开始计数的十进制计数器 改变与非门的输入信号改变与非门的输入信号 ，可以实现其它进制计数。，可以实现其它进制计数。 利用与非门拾取状态1010 实现十进制计数实现十进制计数 （0000到到1001） （3）利用多片74LS161实现大容量计数 先用级联法 计数器的级联是将多个集成计数器（如M1进制、M2进制）串接起来，以获得计数容量更大的N（=M1M2）进制计数器。 一般集成计数器都设有级联用的输入端和输出端。 同步计数器实现的方法：低位的进位信号高位的保持功能控制端（相当于触发器的T端） 有进位时，高位计数功能T 1；无进

45、位时，高位保持功能T 0。 用两片CT74LS161级联成1616进制同步加法计数器 低位片高位片在计到1111以前，CO10，高位片保持原状态不变在计到1111时，CO11，高位片在下一个CP加一 再用脉冲反馈法 例：用两片74LS161级联成五十进制计数器 00100011实现从0000 0000到0011 0001的50进制计数器十进制数50对应的二进制数为0011 0010 2 2 异步异步2510进制计数器进制计数器74LS290 1) 74LS290的外引脚图、逻辑符号及逻辑功能图8-33 74LS290 2510进制计数器 (a) 外引脚图 (b) 逻辑符号 输出CP输入异步置数

46、表8-15 74LS290功能表 2)基本工作方式 二进制计数：将计数脉冲由CP0输入，由Q0输出图8-34(a) 二进制计数器 计数顺序计数器状态CP0Q0001120 五进制计数：将计数脉冲由CP1输入，由Q3 、Q2、 Q1 输出图8-34(b) 五进制计数器 计数顺序计数器状态CP1Q3 Q2 Q1 00 0 010 0 120 1 030 1 141 0 050 0 0 8421BCD码十进制计数：将Q0与CP1相连,计数脉冲CP由CP0输入 图8-34(c) 8421BCD码十进制计数器 计数计 数 器 状 态顺序Q3 Q2 Q1 Q000 0 0 010 0 0 120 0 1

47、030 0 1 140 1 0 050 1 0 160 1 1 070 1 1 181 0 0 091 0 0 1100 0 0 0二进制五进制 5421BCD码十进制计数：把CP0和Q3相连，计数脉冲由CP1输入 图8-34(d) 5421BCD码十进制计数器 计数计 数 器 状 态顺序Q0 Q3 Q2 Q100 0 0 010 0 0 120 0 1 030 0 1 140 1 0 051 0 0 061 0 0 171 0 1 081 0 1 191 1 0 0100 0 0 0五进制二进制8.6 实训一：实用数字电路分析技术实训一：实用数字电路分析技术v实用数字电路电路的分析技术是电器

48、技实用数字电路电路的分析技术是电器技术人员的基本能力，它又是进行数字电术人员的基本能力，它又是进行数字电路设计的基础。下面我们从实用电路功路设计的基础。下面我们从实用电路功能分析入手，介绍数字实用电路分析设能分析入手，介绍数字实用电路分析设计的基本要领。计的基本要领。 MSI时序逻辑电路的分析技术时序逻辑电路的分析技术 可以采用与分析MSI组合逻辑电路类似的划分功能块方法。 划分的功能块既有组合逻辑电路功能块，又有时序逻辑电路功能块。如有必要，在对整个电路进行整体功能分析时，可以画出电路的工作波形。 图8-35 分析MSI时序逻辑电路的流程图 逻辑电路图划分功能块分析各块功能分析整体功能（1）

49、将电路按功能划分成）将电路按功能划分成3个功能块个功能块 分析举例分析举例 例8-5 分析图8-36所示电路的逻辑功能。设输出逻辑变量R、Y、G分别为红、黄和绿灯的控制信号，时钟脉冲CP的周期为10 S。 计数器计数器 译码器译码器 门电路门电路 （2）分析各功能块电路的逻辑功能）分析各功能块电路的逻辑功能 8进制计数器进制计数器 反码输出的数据分配电路反码输出的数据分配电路 输出译码电路输出译码电路 图8-37 例5-2电路的工作波形 （3）分析总体逻辑功能）分析总体逻辑功能,画出电路的工作波形。画出电路的工作波形。 在CP作用下，计数器循环计数，输出信号R持续30S，Y持续10S，G持续3

50、0 S，Y持续10S，周而复始。总体电路逻辑功能为交通灯控制电路。 该电路只是原理性的，与实用的电路有较大差距。实际的交通灯，黄灯（Y）通常只亮12秒，而红灯（R）和绿灯（G）通常要亮60秒左右，故其控制电路要复杂一些。读者可自行设计实际的交通灯控制电路。 例8-6 分析图8-38所示电路的逻辑功能。 （1）将电路按功能划分成）将电路按功能划分成3个功能块个功能块 分析各功能块电路的逻辑功能分析各功能块电路的逻辑功能 4位二进制数位二进制数值比较器值比较器 门级组门级组合电路合电路 双时钟输入双时钟输入4位二进制可逆位二进制可逆计数器计数器 电路I：把输入的二进制数DA与标准值DB比较 电路：

51、时钟输入控制电路。若YAB =0，CPCPU，加法计数；若YADB，计数器加1；若DADB，计数器做加法，从0001计到0111状态，则计数器输出Q3 Q2Q1Q0为0111；反之，若一直有DADB，计数器做减法，从1111计到1001状态，则计数器输出为1001( 1001状态是7的补码)。7个脉冲过后，CR信号使计数器清0，准备下一次比较。在7个脉冲的作用期间，计数器输出的正常值应在一一77之间变化。 例如，需要在一段时间内多次测量恒温室的温度误差是否在规定的范围内。小结 1 电子技术已经进入了第五代，超大规模集成电路时代（VLSI），集成电路的分析和分立元件电路的区别在于“集成电路只重视

52、电路的外部特性，而不需要研究内部电路的机理”。这为我们分析集成电路提供了极大的方便，分析前只要针对电路中所用的集成芯片，查集成电路手册获取芯片的各脚功能，再根据具体电路分析其实际功用。小结 2 例如例例如例8-4的电路输入用到的的电路输入用到的74LS161是一片同是一片同步步4位二进制计数器，具有位二进制计数器，具有“异步清异步清0”和同步预置和同步预置功能。所谓功能。所谓“异步清异步清0”是指是指“当当 =0时，无论其他时，无论其他各输入端的状态如何，各个触发器均被置各输入端的状态如何，各个触发器均被置0”（所以（所以又称为直接清又称为直接清0控制端，例控制端，例8-4图中为图中为 ）。）

53、。74LS161具有计数功能，具有计数功能， 当当 = =1，ET*EP=1 （或（或CPT*CPP=1）时，开始计数，例）时，开始计数，例8-4中中74LS161只用了只用了“QA、QB、QC”三个脚，所以计数循环是三个脚，所以计数循环是“000111”，即模八计数。，即模八计数。CRRDCRLD8.6.2 8.6.2 计数器的应用实例计数器的应用实例 1. 构成分频器 分频器可用来降低信号的频率，是数字系统中常用的电路。分频器的输入信号频率fI与输出信号频率fO之比称为分频比N。N进制计数器可实现N分频器。程序分频器是指分频比N随输入置数的变化而改变的分频器。用集成计数器实现的程序分频器，

54、在通信、雷达和自动控制系统中被广泛应用。具有并行置数功能的计数器都可以构成程序分频器。 图8-36 程序分频器（分频比N为1256 ） CD4516为可逆4位二进制计数器接成减法计数器（U/D0）当高、低位计数器均减为0时 001分频器的输出信号fO改变预置数的值，可以改变分频比。 当前置数值S7S6S5S4S3S2S1S0为为10000011，则该程序分频器的分频比N=？ 13281631 2组成数字钟计数显示电路组成数字钟计数显示电路 通常数字钟需要一个精确的时钟信号，一般采用石英晶体振荡器产生，经分频后得到周期为1秒的脉冲信号CP。 图8-37 数字钟“秒”计数、译码、显示电路 个位十进

55、制十位六进制六十进制加法计数器 BCD-七段显示译码器7448，输出为高电平有效 。 选共阴型数码管BS201。仿真仿真 8.7 555定时器及其应用v 在数字系统中，除了有数字信号在数字系统中，除了有数字信号“1”和和“0”以外，以外，一般还存在同步脉冲控制信号（一般还存在同步脉冲控制信号（CP信号），它是具信号），它是具有一定幅度和频率的矩形波。通常得到矩形波的方有一定幅度和频率的矩形波。通常得到矩形波的方法很多，目前应用较多的是利用法很多，目前应用较多的是利用555定时器来实现。定时器来实现。v555为数字为数字模拟混合集成电路，可产生精确的时模拟混合集成电路，可产生精确的时间延迟和振荡

56、，内部有间延迟和振荡，内部有3个个5k的电阻分压器，故的电阻分压器，故称称555。在波形的产生与变换、测量与控制、家用。在波形的产生与变换、测量与控制、家用电器、电子玩具等许多领域中都得到了应用。电器、电子玩具等许多领域中都得到了应用。.7.1 .7.1 555定时器定时器 1. 电路组成图8-38 555定时器(a) 原理图 (b)外引线排列图电阻分压器电压比较器基本RS触发器放电管T缓冲器（1） 电阻分压器 由3个5k的电阻R组成，为电压比较器C1和C2提供基准电压。 （2） 电压比较器C1和C2。当UU时， UC输出高电平，反之则输出低电平。CO为控制电压输入端。当CO悬空时，UR12/

57、3VCC，UR21/3VCC。当COUCO时，UR1UCO，UR21/2UCO （3） 基本RS触发器 其置0和置1端为低电平有效触发。R是低电平有效的复位输入端。正常工作时，必须使R处于高电平。 （4） 放电管T T是集电极开路的三极管。相当于一个受控电子开关。 输出为0时，T导通，输出为1时，T截止。 （5）缓冲器 缓冲器由G3和G4构成，用于提高电路的负载能力。2.工作原理 TH接至反相输入端，当THUR1时，UC1输出低电平，使触发器置0，故称为高触发端（有效时置0）； TR接至同相输入端，当TRUR2时，UC2输出低电平，使触发器置1，故称为低触发端（有效时置1）。 表8-18 55

58、5定时器的功能表 .7.7 555定时器的应用举例定时器的应用举例1.构成施密特触发器 思考：施密特触发器的特点？思考：施密特触发器的特点？回差特性：上升过程和下降过程有不同的转回差特性：上升过程和下降过程有不同的转换电平换电平UT和和UT。 如何与如何与555定时器发生联系？定时器发生联系？ 内部比较器有两个不同的基准电压内部比较器有两个不同的基准电压UR1和和UR2。 图8-39 555定时器构成的施密特触发器（a）电路 （b）工作波形如果在如果在UIC加上控制电压，加上控制电压，则可以改变电路的则可以改变电路的UT+和和UT。 2.工作原理 TH接至反相输入端，当THUR1时，UC1输出

59、低电平，使触发器置0，故称为高触发端（有效时置0）； TR接至同相输入端，当TRUR2时，UC2输出低电平，使触发器置1，故称为低触发端（有效时置1）。 表8-17 555定时器的功能表 图8-40 施密特触发反相器(a) 原理框图 (b) 电压传输特性 (c) 逻辑符号 为了提高电路的性能，电路在施密特触发器为了提高电路的性能，电路在施密特触发器的基础上，增加了整形级和输出级。的基础上，增加了整形级和输出级。 整形级整形级可以使输出波形的边沿更加陡峭，可以使输出波形的边沿更加陡峭， 输出级输出级可以提高电路的负载能力。可以提高电路的负载能力。 回差特性：上升过程回差特性：上升过程和下降过程有

60、不同的和下降过程有不同的转换电平转换电平UOH和和UOL。 3. 波形变换 将变化缓慢的波形变换成矩形波（如将三角波或正弦波变换成同周期的矩形波）。图8-40 波形变换 施密特触发器的应用施密特触发器的应用回差特回差特性性模拟量：温度、湿度、压力、流量、速度等。从模拟信号到数字信号的转换称为模/数转换（简称A/D转换），实现模/数转换的电路叫做A/D转换器（简称ADC）；从数字信号到模拟信号的转换称为数/模转换（简称D/A转换），实现数/模转换的电路称为D/A转换器（简称DAC）。 图8.41 计算机对生产过程进行实时控制原理示意图控 制 对 象非 电 量传 感 器电 模 拟 量ADC计 算 机数 字 量DAC数 字 量电 模 拟 量执 行 元 件1.概述概述模模/ /数数转换转换器器