微机原理——存储器典型芯片

1、1微型计算机原理及其应用微型计算机原理及其应用第五章：存储器及其接口第五章：存储器及其接口2第五章：存储器及其接口第五章：存储器及其接口典型的半导体芯片举例典型的半导体芯片举例 SRAM芯片芯片HM6116 6116芯片的容量为芯片的容量为2 K8 bit，有有2048个存储单元，需个存储单元，需11根地址线，根地址线，7根用于行地址译码输入，根用于行地址译码输入，4根用于列译码地址输入，每条列线控制根用于列译码地址输入，每条列线控制8位，从而位，从而形成了形成了128128个存储阵列，即个存储阵列，即16 384个存储体。个存储体。6116的控制线有三条，的控制线有三条，片选片选CS、输出允

2、许输出允许OE和读写控制和读写控制WE。A71A62A53A44A35A26A17A08D09D110D211GND12242322212019181716151413VCCA8A9WEOEA10CSD7D6D5D4D3行译码128128存储矩阵A10A4列I/O列译码输入数据控制逻辑D7D0CSWEOEA3A03第五章：存储器及其接口第五章：存储器及其接口典型的半导体芯片举例典型的半导体芯片举例 SRAM芯片芯片HM6116 Intel 6116存储器芯片的工作过程如下：存储器芯片的工作过程如下： 读出时，地址输入线读出时，地址输入线A10A0送来的地址信号经地址译码送来的地址信号经地址译码

3、器送到行、列地址译码器，经译码后选中一个存储单元器送到行、列地址译码器，经译码后选中一个存储单元(其中有其中有8个存储位个存储位)，由，由CS、OE、WE构成读出逻辑构成读出逻辑(CS=0，OE=0，WE=1)，打开右面的打开右面的8个三态门，被选中单元的个三态门，被选中单元的8位数据经位数据经I/O电电路和三态门送到路和三态门送到D7D0输出。写入时，地址选中某一存储单元的输出。写入时，地址选中某一存储单元的方法和读出时相同，不过这时方法和读出时相同，不过这时CS=0，OE=1，WE=0，打开左边打开左边的三态门，从的三态门，从D7D0端输入的数据经三态门和输入数据控制电路端输入的数据经三态

4、门和输入数据控制电路送到送到I/O电路，从而写到存储单元的电路，从而写到存储单元的8个存储位中。当没有读写操个存储位中。当没有读写操作时，作时，CS=1，即片选处于无效状态，输入输出三态门至高阻状即片选处于无效状态，输入输出三态门至高阻状态，从而使存储器芯片与系统总线态，从而使存储器芯片与系统总线“脱离脱离”。6116的存取时间的存取时间在在85150 ns之间。之间。4第五章：存储器及其接口第五章：存储器及其接口典型的半导体芯片举例典型的半导体芯片举例 DRAM芯片芯片2164A7A0RASCASDINDOUTWE12345678NCDINWERASA0A2A1VDD161514131211

5、109A7A5A4A3A6DOUTCASVSSCASRASWEA7A0VDDVSS地址输入列地址选通行地址选通写允许5V地5第五章：存储器及其接口第五章：存储器及其接口典型的半导体芯片举例典型的半导体芯片举例 DRAM芯片芯片2164 DRAM芯片芯片2164A的容量为的容量为64 K1 bit，即片内即片内有有65 536个存储单元，每个单元只有个存储单元，每个单元只有1位数据，用位数据，用8片片2164A才能构成才能构成64 KB的存储器。若想在的存储器。若想在2164A芯片内芯片内寻址寻址64 K个单元，必须用个单元，必须用16条地址线。但为减少地址线引条地址线。但为减少地址线引脚数目，

6、地址线又分为行地址线和列地址线，而且分时工作，脚数目，地址线又分为行地址线和列地址线，而且分时工作，这样这样DRAM对外部只需引出对外部只需引出8条地址线。芯片内部有地址锁条地址线。芯片内部有地址锁存器，利用多路开关，由行地址选通信号存器，利用多路开关，由行地址选通信号RAS(Row Address Strobe)，把先送来的把先送来的8位地址送至行地址锁存器，位地址送至行地址锁存器，由随后出现的列地址选通信号由随后出现的列地址选通信号CAS(Column Address Strobe)把后送来的把后送来的8位地址送至列地址锁存器，这位地址送至列地址锁存器，这8条地址条地址线也用手刷新，刷新时

7、一次选中一行，线也用手刷新，刷新时一次选中一行，2 ms内全部刷新一内全部刷新一次。次。Intel 2164A的内部结构示意图如图所示。的内部结构示意图如图所示。6第五章：存储器及其接口第五章：存储器及其接口典型的半导体芯片举例典型的半导体芯片举例 DRAM芯片芯片2164128128存储矩阵1/128行译码器128128存储矩阵128读出放大器1/128列译码128读出放大器128128存储矩阵1/128行译码器128128存储矩阵128读出放大器1/128列译码128读出放大器A0A1A2A3A4A5A6A78位地址锁存器行时钟缓冲器列时钟缓冲器写允许时 钟缓冲器RASCASWEDIN数据

8、输入缓 冲 器1/4I/O门输 出缓冲器DOUTVDDVSS7第五章：存储器及其接口第五章：存储器及其接口典型的半导体芯片举例典型的半导体芯片举例 DRAM芯片芯片2164 图中图中64 K存储体由存储体由4个个128128的存储矩阵组成，每个的存储矩阵组成，每个128128的存储矩阵，由的存储矩阵，由7条行地址线和条行地址线和7条列地址线进行选条列地址线进行选择，在芯片内部经地址译码后可分别选择择，在芯片内部经地址译码后可分别选择128行和行和128列。锁存列。锁存在行地址锁存器中的七位行地址在行地址锁存器中的七位行地址RA6RA0同时加到同时加到4个存储矩阵个存储矩阵上，在每个存储矩阵中都

9、选中一行，则共有上，在每个存储矩阵中都选中一行，则共有512个存储电路可被个存储电路可被选中，它们存放的信息被选通至选中，它们存放的信息被选通至512个读出放大器，经过鉴别后个读出放大器，经过鉴别后锁存或重写。锁存在列地址锁存器中的七位列地址锁存或重写。锁存在列地址锁存器中的七位列地址CA6CA0(相相当于地址总线的当于地址总线的A14A8)，在每个存储矩阵中选中一列，然后经在每个存储矩阵中选中一列，然后经过过4选选1的的I/O门控电路门控电路(由由RA7、CA7控制控制)选中一个单元，对该选中一个单元，对该单元进行读写。单元进行读写。2164A数据的读出和写入是分开的，由数据的读出和写入是分

10、开的，由WE信号信号控制读写。当控制读写。当WE为高时，实现读出，即所选中单元的内容经过为高时，实现读出，即所选中单元的内容经过三态输出缓冲器在三态输出缓冲器在DOUT脚读出。而脚读出。而WE当为低电平时，实现写当为低电平时，实现写入，入，DIN引脚上的信号经输入三态缓冲器对选中单元进行写入。引脚上的信号经输入三态缓冲器对选中单元进行写入。2164A没有片选信号，实际上用行选没有片选信号，实际上用行选RAS、列选列选CAS信号作为信号作为片选信号。片选信号。8第五章：存储器及其接口第五章：存储器及其接口典型的半导体芯片举例典型的半导体芯片举例 EPROM芯片芯片2732A 4K8位存取时间为存

11、取时间为200ns、250ns； （1）引脚功能：引脚功能：24脚，图脚，图5-12（a）地址线：地址线：12条，条，A11A0数据线：数据线：8条，条，O7O0控制线：控制线：2条，条，-CE（片选）片选）-OE：输出允许（复用）输出允许（复用）电气引脚：电气引脚：3条，条，Vcc（+5V），），GND（地）地） Vpp（+21V），），编程高压，与编程高压，与-OE引脚复用。引脚复用。9第五章：存储器及其接口第五章：存储器及其接口典型的半导体芯片举例典型的半导体芯片举例 EPROM芯片芯片2732A（1）读方式：）读方式： 当地址有效后，当地址有效后，-CE和和-OE同时有效，读同时有效，

12、读（2）待用方式：）待用方式： -CE无效时，保持状态，输出高阻，无效时，保持状态，输出高阻，-OE不起作用，自动不起作用，自动进入低功耗（进入低功耗（125mA降到降到35mA）（3）编程方式：编程方式：-OE/Vpp引脚加引脚加21V高压时，进入编程方式。高压时，进入编程方式。 编程地址送地址引脚，数据引脚输入编程地址送地址引脚，数据引脚输入8位编程数据，地址位编程数据，地址和数据稳定后，和数据稳定后，-CE端加端加1个低有效的个低有效的50ms55ms编程脉冲编程脉冲（直流信号不起作用），写入（直流信号不起作用），写入1个单元。然后可换地址、数据写个单元。然后可换地址、数据写第第2个单元

13、。个单元。10第五章：存储器及其接口第五章：存储器及其接口典型的半导体芯片举例典型的半导体芯片举例 EPROM芯片芯片2732A（4）编程禁止方式：）编程禁止方式： -OE/Vpp加加21V高压，高压，-CE加高电平，禁止编程，输出高加高电平，禁止编程，输出高阻。阻。（5）输出禁止方式：）输出禁止方式： -CE有效，有效，-OE加高电平，禁止输出，数据线高阻。加高电平，禁止输出，数据线高阻。（6）Intel标识符方式：标识符方式： A9引脚加高压，引脚加高压，-CE、-OE有效时，可从数据线上读出制有效时，可从数据线上读出制造厂和器件类型的编码。造厂和器件类型的编码。11第五章：存储器及其接口

14、第五章：存储器及其接口典型的半导体芯片举例典型的半导体芯片举例 例：有一个例：有一个8086CPU与半导体芯片的接口如图所示，其中存储器芯与半导体芯片的接口如图所示，其中存储器芯片片#1#8为为SRAM芯片芯片6116(2KB)；#9#16为为EPROM芯片芯片2732(4KB)。试分析该接口电路的工作特性，计算试分析该接口电路的工作特性，计算RAM区和区和ROM区区的地址范围的地址范围(内存为字节编址内存为字节编址)。12第五章：存储器及其接口第五章：存储器及其接口典型的半导体芯片举例典型的半导体芯片举例 （1）奇偶体的分配：）奇偶体的分配： 单号为偶体（由单号为偶体（由A0=0选择，接选择

15、，接D7D0），），双号为奇体（由双号为奇体（由BHE选择选择*，接，接D15D8）；（）；（8086要求）要求） 13第五章：存储器及其接口第五章：存储器及其接口典型的半导体芯片举例典型的半导体芯片举例 （2）地址锁存器的实现：）地址锁存器的实现：3片片74LS373对双重总线上的对双重总线上的20位地址和位地址和BHE*信号进行锁存。信号进行锁存。 373的的G接接CPU的的ALE，下降沿锁存下降沿锁存T1时刻发出的时刻发出的20位地址和位地址和BHE*信号信号 373的的OE*接地，始终输出接地，始终输出14第五章：存储器及其接口第五章：存储器及其接口典型的半导体芯片举例典型的半导体芯片

16、举例 （3）数据收发器的实现：）数据收发器的实现：2片片74LS245对双重总线上的对双重总线上的16位数据进行驱动。位数据进行驱动。245的使能端的使能端G*接接CPU的的DEN*，=0时表示数据允许时表示数据允许245的方向端的方向端DIR接接CPU的的DT/R*，=1表示表示AB；=0，表示表示BA15第五章：存储器及其接口第五章：存储器及其接口典型的半导体芯片举例典型的半导体芯片举例 地址范围（以#1为例）0 0 0A14 A13 A12 C B A1111111111100000000000A11A100A0A15A19A1616第五章：存储器及其接口第五章：存储器及其接口典型的半导

17、体芯片举例典型的半导体芯片举例 地址范围（以#2为例）0 0 0A14 A13 A12 C B A1111111111100000000000A11A110A0A15A19A1617第五章：存储器及其接口第五章：存储器及其接口典型的半导体芯片举例典型的半导体芯片举例其它芯片地址范围计算过程同上。其它芯片地址范围计算过程同上。#3#3、#5#5、#7#7由由#17#17分析；分析； #4 #4、#6#6、#8#8由由#18#18分析。则可得各芯片地址范围为：分析。则可得各芯片地址范围为：#1#1：0000000000H H0000FFFHFFFH中的偶地址区中的偶地址区#2#2：00000000

18、00H H0000FFFHFFFH中的奇地址区中的奇地址区 #3#3：0100001000H H0 01FFFH1FFFH中的偶地址区；中的偶地址区；#4#4：0100001000H H0 01FFFH1FFFH中的奇地址区；中的奇地址区；#5#5：02000H02000H0202FFFHFFFH中的偶地址区；中的偶地址区；#6#6：02000H02000H0202FFFHFFFH中的奇地址区；中的奇地址区； #7#7：0300003000H H0303FFFHFFFH中的偶地址区：中的偶地址区： #8#8：0300003000H H0303FFFHFFFH中的奇地址区；中的奇地址区；18第五

19、章：存储器及其接口第五章：存储器及其接口典型的半导体芯片举例典型的半导体芯片举例 由由1片片74LS138（#19）实现。译码特点：全译码，片内地址线为实现。译码特点：全译码，片内地址线为12位位A11A0，片外地址为片外地址为8为为A19A12。地址范围（以#9为例）1 1 1A15 A14 A13 C B A1111111111100000000000A12A101 1 1 1A0A19A1619第五章：存储器及其接口第五章：存储器及其接口典型的半导体芯片举例典型的半导体芯片举例地址范围（以#10为例）1 1 1A15 A14 A13 C B A1111111111100000000000

20、A12A111 1 1 1A0A19A1620第五章：存储器及其接口第五章：存储器及其接口典型的半导体芯片举例典型的半导体芯片举例其它芯片地址范围计算过程同上。则可得各芯片地址范围为：其它芯片地址范围计算过程同上。则可得各芯片地址范围为：#9 #9 ： FE000HFE000HFFFFFHFFFFFH中的偶地址区中的偶地址区#10#10： FE000HFE000HFFFFFHFFFFFH中的奇地址区中的奇地址区 #11#11： FC000HFC000HFDFFFHFDFFFH中的偶地址区；中的偶地址区；#12#12： FC000HFC000HFDFFFHFDFFFH中的奇地址区；中的奇地址区；#13#13： FA000HFA000HFBFFFHFBFFFH中的偶地址区；中的偶地址区；#14#14： FA000HFA000HFBFFFHFBFFFH中的奇地址区；中的奇地址区；