数字集成电路设计

1、集成电路原理与设计集成电路原理与设计绪论及工艺基础绪论及工艺基础2课程目标课程目标n学习利用学习利用MOS器件构建数字集成电路器件构建数字集成电路n培养电路设计能力：根据不同设计要求培养电路设计能力：根据不同设计要求（面积，速度，功耗和可靠性），进行（面积，速度，功耗和可靠性），进行电路电路分析分析和优化和优化设计设计的能力的能力3关于本课程关于本课程n联系器件和电路知识：联系器件和电路知识：SOC、ULSI 、MEMS方向均需要方向均需要n先修课程：工艺原理、器件物理、数字逻辑先修课程：工艺原理、器件物理、数字逻辑n后续课程：集成电路设计实习后续课程：集成电路设计实习n考核方式：期末考试考核

2、方式：期末考试60作业作业25期期中考试中考试154课程教材和参考书n教材：教材：集成电路原理与集成电路原理与设计设计n参考书：参考书：数字集成电路数字集成电路设计透视设计透视，第二版，第二版，Rabaey等等5课程信息n贾嵩：理科贾嵩：理科2号楼号楼2707房间，房间，62757449，n助教：助教：n课程主页：北大教学网课程主页：北大教学网6第一章 绪论n集成电路的历史集成电路的历史n集成电路的发展规律集成电路的发展规律n等比例缩小原则等比例缩小原则n未来发展和挑战未来发展和挑战7集成电路的发展集成电路的发展n 第一个晶体管是那年发明的第一个晶体管是那年发明的? A. 1945 B. 19

3、47 C. 1951 D. 1958n 发明者当时供职于哪家公司发明者当时供职于哪家公司? A. IBM B. Bell Lab C. TI D. Motorola8第一个晶体管Modern-day electronics began with the invention in 1947 of the bi-polar transistor by Bardeen et.al at Bell Laboratories 9The evolution of IC n 第一块集成电路是那年做出来的第一块集成电路是那年做出来的?A. 1956 B. 1958 C. 1959 D. 1961 n 发明者当

4、时供职于哪家公司发明者当时供职于哪家公司?A. IBM B. Bell Labs C. TI D. Motorola 10第一块集成电路In 1958 the integrated circuit was born when Jack Kilby at Texas Instruments successfully interconnected several transistors, resistors and capacitors on a single substrate 11晶体管发展nTransistor Bardeen et.al. (Bell Labs) in 1947nBipol

5、ar transistor Schockley in 1948nFirst monolithic IC Jack Kilby in 1958nFirst commercial IC logic gates Fairchild 1960nTTL 1962 into the 1990snECL 1974 into the 1980s12MOSFET 工艺nMOSFET transistor - Lilienfeld (Canada) in 1925 and Heil (England) in 1935nCMOS 1960s, 但是有很多工艺加工问题但是有很多工艺加工问题nPMOS in 1960s

6、 (calculators)nNMOS in 1970s (4004, 8080) for speednCMOS in 1980s 功耗优势功耗优势nBiCMOS, Gallium-Arsenide, Silicon-GermaniumnSOI, Copper-Low K, strained silicon, High-k gate oxide.13绪论n集成电路的历史集成电路的历史n集成电路的发展规律集成电路的发展规律n等比例缩小原则等比例缩小原则n未来发展和挑战未来发展和挑战14Moores Lawn1965年，年，Gordon Moore预测单个芯片上集成预测单个芯片上集成的晶体管的数目

7、每的晶体管的数目每18个月可以增加一倍个月可以增加一倍n2300 transistors, 108 KHz clock (Intel 4004) - 1971n16 Million transistors (Ultra Sparc III)- 1998n42 Million, 2 GHz clock (Intel P4) - 2001n125 Million, 3.4Ghz (Intel P4 Prescott)- 2004 Feb 02 15# of Transistors per DieSource: ISSCC 2003 G. Moore “No exponential is forev

8、er, but forever can be delayed”16摩尔定律晶体管贬值nGordon Moore在在1965年提出了摩尔定年提出了摩尔定律：芯片上晶体管的数目每律：芯片上晶体管的数目每18个月增加个月增加1倍；如果认为单个芯片的价格基本不变，倍；如果认为单个芯片的价格基本不变，这相当于芯片上单个晶体管的这相当于芯片上单个晶体管的价格同步价格同步下降下降的过程的过程n假设假设1965年一辆豪华跑车的售价是年一辆豪华跑车的售价是10万美元，如果该车的价格也能按照摩尔万美元，如果该车的价格也能按照摩尔定律发展，则目前的售价如何？定律发展，则目前的售价如何？$ per Transisto

9、r17绪论n集成电路的历史集成电路的历史n集成电路的发展规律集成电路的发展规律n等比例缩小原则等比例缩小原则n未来发展和挑战未来发展和挑战18MOS器件的发展：按比例缩小n半导体工艺技术的发展遵循摩尔定律：半导体工艺技术的发展遵循摩尔定律：n新工艺的特征尺寸是前代工艺的新工艺的特征尺寸是前代工艺的0.7倍，即倍，即器件密度为前代的器件密度为前代的2倍倍nMOS器件的发展就是按比例缩小（器件的发展就是按比例缩小（scaling down）的过程）的过程19MOSFET缩小趋势缩小趋势20按比例缩小理论n根据摩尔定律，器件尺寸不断缩小，短根据摩尔定律，器件尺寸不断缩小，短沟效应等二级效应出现沟效应

10、等二级效应出现n为了抑制二级效应，在器件按比例缩小为了抑制二级效应，在器件按比例缩小过程中需要遵守一定的过程中需要遵守一定的规则规则:n恒定电场原则恒定电场原则CEn恒定电压原则恒定电压原则CVn准恒定电场原则准恒定电场原则QCE21按比例缩小按比例缩小CE原则原则AADDDDjjoxox/ ,/ ,/ ,/NNVVxxttWWLL22按比例缩小按比例缩小CE工艺参数的工艺参数的按比例缩小按比例缩小器件尺寸（器件尺寸（Tox，L，W，Xj）1/1/掺杂浓度（掺杂浓度（Na，Nd）电源电压（电源电压（Vdd）1/1/器件参数的器件参数的变化变化电场电场1载流子速度载流子速度1耗尽区宽度耗尽区宽度

11、1/1/电容电容1/1/漂移电流漂移电流1/1/沟道电阻沟道电阻1电路参数的电路参数的变化变化电路的延迟电路的延迟(TCV/I)1/ 1/ 好好器件的功耗器件的功耗(PVI)1/1/2 2 很好很好功耗延迟乘积功耗延迟乘积PDP(=PT)1/1/3 3 非常好非常好23按比例按比例CE规则对电路影响规则对电路影响n功耗延迟积（功耗延迟积（Power-Delay-Product）PDP按按3次方减小，而面积按照平方减小次方减小，而面积按照平方减小nCE规则变化的器件集成度按平方增加，速规则变化的器件集成度按平方增加，速度线性增加，而功耗平方减小度线性增加，而功耗平方减小n成本下降，性能提高成本下

12、降，性能提高-这就是人们不断追这就是人们不断追求半导体工艺进步的主要原因求半导体工艺进步的主要原因3/)(PDPtPPDPd24绪论n集成电路的历史集成电路的历史n集成电路的发展规律集成电路的发展规律n等比例缩小原则等比例缩小原则n未来发展和挑战未来发展和挑战微电子未来发展more moore25微电子未来发展more than moore26集成电路原理与设计集成电路原理与设计集成电路制作工艺：工艺基础集成电路制作工艺：工艺基础28第二章 集成电路制作工艺n2.1.1 集成电路加工的基本操作集成电路加工的基本操作n2.1.2 MOS结构和分类结构和分类n2.2.1 N阱阱CMOS工艺工艺n2

13、.2.2 深亚微米深亚微米CMOS工艺工艺n2.3.1 CMOS IC中的寄生效应中的寄生效应n2.3.2 SOI工艺工艺n2.3.3 CMOS版图设计规则版图设计规则292.1.1 2.1.1 集成电路加工的基本操作集成电路加工的基本操作n1、形成薄膜、形成薄膜（二氧化硅、多晶硅、（二氧化硅、多晶硅、金属等薄层）金属等薄层）n2、形成图形、形成图形（器件和互连线）（器件和互连线）n3、掺、掺 杂杂（调整器件特性）（调整器件特性）30半导体芯片制作过程31硅片（wafer）的制作32掩模版（mask,reticle）的制作33外延衬底的制作341、形成图形、形成图形n半导体加工过程：将设计者提

14、供的集成半导体加工过程：将设计者提供的集成电路电路版图图形版图图形复制到硅片上复制到硅片上n光刻与刻蚀：半导体加工水平决定于光光刻与刻蚀：半导体加工水平决定于光刻和刻蚀所形成的线条宽度刻和刻蚀所形成的线条宽度35光刻（photolithography）36曝光（exposure）37刻蚀（etch）382、薄膜形成：淀积392、薄膜形成：氧化403、掺杂：扩散和注入41从器件到电路：通孔42从器件到电路：互连线43从器件到电路：多层互连44从器件到电路：多层互连45从硅片到芯片：加工后端46从硅片到芯片：加工后端47从硅片到芯片：加工后端48第二章 集成电路制作工艺n2.1.1 集成电路加工的

15、基本操作集成电路加工的基本操作n2.1.2 MOS结构和分类结构和分类n2.2.1 N阱阱CMOS工艺工艺n2.2.2 深亚微米深亚微米CMOS工艺工艺n2.3.1 CMOS IC中的寄生效应中的寄生效应n2.3.2 CMOS版图设计规则版图设计规则n2.3.3 SOI工艺工艺492.1.2 MOS结构和分类结构和分类nMOS器件是一个夹层结构器件是一个夹层结构nM：是：是metal，金属，金属nO：是：是oxide，氧化物，氧化物nS：是：是semiconductor，半导体，半导体n早期工艺早期工艺MOS器件的栅极用金属制造，所器件的栅极用金属制造，所以从栅极向下是金属，氧化物和半导体结以

16、从栅极向下是金属，氧化物和半导体结构构50MOS开关开关VGS VTRonSDA Switch!|VGS|An MOS Transistorn数字电路把数字电路把MOS管看作是一个电压控制的开关管看作是一个电压控制的开关n当控制电压高于当控制电压高于阈值电压阈值电压，开关闭合，低于阈，开关闭合，低于阈值电压，开关断开值电压，开关断开511、MOS器件结构nMOS器件有四个端可以连接电器件有四个端可以连接电极，分别为源，漏，栅和衬底极，分别为源，漏，栅和衬底n半导体衬底表面在栅极绝缘层半导体衬底表面在栅极绝缘层以下部分称为沟道区以下部分称为沟道区nMOS在纵向是在纵向是MOS结构，结构，在横向是

17、在横向是源沟道漏源沟道漏的结构的结构DSGBNMOS withBulk Contact52MOS：栅极和衬底nMOS的衬底的衬底BULK端是掺杂端是掺杂的半导体，一般接固定的电的半导体，一般接固定的电源和地电压源和地电压n因此有时候因此有时候MOS器件的符号器件的符号只标出只标出GDS三端三端nNMOS衬底接衬底接GND，PMOS衬底接衬底接VDDDSGBNMOS withBulk ContactGSD53MOS：漏，栅，源，衬n栅极的隔离是靠绝缘的栅氧化层，同半导体栅极的隔离是靠绝缘的栅氧化层，同半导体表面上的其他三个电极隔开表面上的其他三个电极隔开n源极和漏极同衬底接触，源漏和衬底的隔离源

18、极和漏极同衬底接触，源漏和衬底的隔离是靠形成的反向是靠形成的反向PN结结n源极和漏极之间由两个源极和漏极之间由两个PN结隔开结隔开n因此，在因此，在MOS器件的工作过程中需要保持源器件的工作过程中需要保持源漏同衬底之间的漏同衬底之间的PN结结0偏或者是反偏偏或者是反偏54MOS晶体管的基本结构n源漏区：主要目的是形成源漏电极，作为开源漏区：主要目的是形成源漏电极，作为开关的两端关的两端n沟道区：器件的主要工作区，沟道的长度（沟道区：器件的主要工作区，沟道的长度（L）和宽度（和宽度（W）直接影响着沟道内的电流）直接影响着沟道内的电流DSDSTGSOXnDSVVVVLWCI)21(55MOSFET

19、56MOS晶体管的结构参数n沟道的长度（沟道的长度（L）、宽度（）、宽度（W）和栅氧化层）和栅氧化层厚度（厚度（tox）直接影响着沟道电流的大小）直接影响着沟道电流的大小n栅氧化层厚度是由工艺决定的，栅氧化层厚度是由工艺决定的，MOS器件器件的主要设计参数就是沟道长度和宽度的主要设计参数就是沟道长度和宽度Gate oxiden+SourceDrainp substrateBulk (Body)Field-Oxide(SiO2)n+Polysilicon GateLW57MOS的沟道长度n栅长是决定器件尺寸的关键，也是区分不同半导栅长是决定器件尺寸的关键，也是区分不同半导体加工技术换代的标志，是

20、半导体集成度的标志，体加工技术换代的标志，是半导体集成度的标志，因此也称为关键尺寸（因此也称为关键尺寸（critical dimension）Gate oxiden+SourceDrainp substrateBulk (Body)p+ stopperField-Oxide(SiO2)n+Polysilicon GateLW58沟道长度的计算n源漏区加工过程源漏区加工过程中掺杂向半导体中掺杂向半导体表面表面横向扩散横向扩散n实际的沟道长度实际的沟道长度同设计中图形宽同设计中图形宽度并不相等度并不相等toxn+n+Cross sectionLGate oxideLdLdLGPolysilicon

21、 gateTop viewGate-bulkoverlapSourcen+Drainn+W59MOS的器件宽度n沟道电流在沟道电流在WL的沟道区域内，沿着沟道长的沟道区域内，沿着沟道长度的方向，在源漏端之间流动；沟道长度越小、度的方向，在源漏端之间流动；沟道长度越小、宽度越大，电流也越大宽度越大，电流也越大n沟道长度受到加工工艺的限制，一般取允许的沟道长度受到加工工艺的限制，一般取允许的最小尺寸，即关键尺寸；而沟道宽度是主要的最小尺寸，即关键尺寸；而沟道宽度是主要的设计变量设计变量Gate oxiden+SourceDrainp substrateBulk (Body)p+ stopperFi

22、eld-Oxide(SiO2)n+Polysilicon GateLW60沟道宽度的计算n对于简单的矩形栅极，沟对于简单的矩形栅极，沟道宽度就是有源区的宽度道宽度就是有源区的宽度n而对于复杂形状的而对于复杂形状的mos器器件，需要根据实际情况确件，需要根据实际情况确定定沟道宽度沟道宽度源端源端漏端漏端漏端漏端漏端漏端源端源端61MOS器件的实际沟道宽度n局部氧化局部氧化LOCOS工艺工艺n场氧在有源区边缘形成鸟嘴场氧在有源区边缘形成鸟嘴n使得实际的沟道宽度有所减小使得实际的沟道宽度有所减小622、MOS器件的分类nNMOS器件中的载流子是电子，源漏区器件中的载流子是电子，源漏区是是n区，衬底是

23、区，衬底是p型型nPMOS器件中的载流子是空穴，源漏区器件中的载流子是空穴，源漏区是是p区，衬底是区，衬底是n型型n为了产生导电沟道，以及源漏为了产生导电沟道，以及源漏pn结隔离，结隔离，两种器件的端电压极性相反两种器件的端电压极性相反63MOS器件的分类n根据工作机制根据工作机制MOS分为增强型和耗尽型分为增强型和耗尽型n一般以一般以n沟道增强型沟道增强型MOS举例，增强型举例，增强型器件在栅压小于阈值电压的时候，无法器件在栅压小于阈值电压的时候，无法产生导电沟道产生导电沟道n耗尽型耗尽型MOS器件在没有加栅压情况下就器件在没有加栅压情况下就有沟道，需要加栅压才能使得沟道消失有沟道，需要加栅

24、压才能使得沟道消失64MOS Transistors -Types and SymbolsDSGDSGGSDDSGNMOSEnhancementNMOSPMOSDepletionEnhancementBNMOS withBulk Contact应用最多的是增强型应用最多的是增强型NMOS和和PMOSMOS作为四端器件有作为四端器件有D,G,S,B四个电极四个电极在设计中，同类型的在设计中，同类型的MOS器件的衬底一般接器件的衬底一般接相同的电位，为了简便，相同的电位，为了简便，只画出只画出3端，而默认衬端，而默认衬底接电源底接电源/地地65MOS晶体管的输入特性nCMOS：增：增强型强型NMO

25、S和和PMOSn目前的数字目前的数字集成电路中集成电路中耗尽型耗尽型MOS较少较少使用使用66MOS晶体管的分类晶体管的分类67MOS晶体管的结构特点n由于具有源漏同衬底的隔离，由于具有源漏同衬底的隔离，MOS器件同双器件同双极器件相比占用面积小，极器件相比占用面积小，集成度高集成度高nMOS是绝缘栅结构，即是绝缘栅结构，即栅极不取电流栅极不取电流，输入，输入阻抗高，易于电路间的直接耦合阻抗高，易于电路间的直接耦合n源漏对称结构使得器件具有双向导通特性，设源漏对称结构使得器件具有双向导通特性，设计灵活计灵活nCMOS结构没有静态短路功耗结构没有静态短路功耗n由于由于MOS器件是少子导电，需要先

26、产生沟道器件是少子导电，需要先产生沟道电荷，然后才能导电，因此速度比双极器件慢电荷，然后才能导电，因此速度比双极器件慢68第二章第二章 集成电路制作工艺集成电路制作工艺n2.1.1 集成电路加工的基本操作集成电路加工的基本操作n2.1.2 MOS结构和分类结构和分类n2.2.1 N阱阱CMOS工艺工艺n2.2.2 深亚微米深亚微米CMOS工艺工艺n2.3.1 CMOS IC中的寄生效应中的寄生效应n2.3.2 CMOS版图设计规则版图设计规则n2.3.3 SOI工艺工艺692.2.1 N阱阱CMOS结构和工艺结构和工艺n衬底硅片衬底硅片n制作阱制作阱n场区氧化场区氧化n形成硅栅形成硅栅n形成源

27、、漏区形成源、漏区n制作互连线制作互连线701、硅片的选择、硅片的选择n晶向无缺陷的单晶硅片晶向无缺陷的单晶硅片 n8 8英寸硅片，硅片厚度约英寸硅片，硅片厚度约700um 700um np p型硅片，电阻率为型硅片，电阻率为10-50cm 10-50cm nNMOSNMOS做在衬底上，做在衬底上，PMOSPMOS在在N N阱里阱里71 CMOS反相器版图：反相器版图：N阱工艺阱工艺有源有源区掺区掺杂：杂：NdiffPdiff？722 2、制作、制作n n阱阱n热氧化形成初始氧化层作为阱区注入的掩蔽层热氧化形成初始氧化层作为阱区注入的掩蔽层n在氧化层上开出在氧化层上开出n n阱区窗口阱区窗口n

28、注磷在窗口下面形成注磷在窗口下面形成n n阱阱 n退火和阱区推进退火和阱区推进733 3、场区氧化、场区氧化nLOCOSLOCOS工艺具体步骤工艺具体步骤n生长薄层生长薄层SiOSiO2 2缓冲层缓冲层 n淀积氮化硅淀积氮化硅 n刻掉场区的氮化硅和刻掉场区的氮化硅和缓冲氧化层缓冲氧化层n场区注入场区注入热氧化形成场氧化层热氧化形成场氧化层n n 阱阱p p 型型衬衬底底场氧化层n阱场区氧化后74场氧向有源区侵蚀问题场氧向有源区侵蚀问题n局部氧化局部氧化LOCOS工艺工艺n场氧在有源区边缘形成场氧在有源区边缘形成鸟嘴鸟嘴n在缓冲层二氧化硅上淀在缓冲层二氧化硅上淀积一层多晶硅缓冲层积一层多晶硅缓冲

29、层n深亚微米工艺一般采用深亚微米工艺一般采用沟槽隔离沟槽隔离STI75场区寄生场区寄生MOSMOS晶体管晶体管防止出现寄生沟道措施防止出现寄生沟道措施: 足够厚的场氧化层足够厚的场氧化层 场区注硼场区注硼764 4、制作硅栅、制作硅栅n硅栅工艺实现了栅硅栅工艺实现了栅 和源、漏区自对准和源、漏区自对准n生长缓冲层生长缓冲层 n沟道区注入沟道区注入n生长栅氧化层生长栅氧化层 n淀积多晶硅淀积多晶硅n多晶硅掺杂多晶硅掺杂光刻和刻蚀形光刻和刻蚀形成多晶硅栅成多晶硅栅 775 5、形成源和漏区、形成源和漏区nn+区区 作为作为NMOS源、漏区和源、漏区和n阱引出区阱引出区n硼注入形成硼注入形成PMOS

30、的源漏区和的源漏区和p型衬底接触区型衬底接触区 786 6、形成金属互连线、形成金属互连线n在整个硅片上淀积氧化层在整个硅片上淀积氧化层n通过光刻在氧化层上开出引线孔通过光刻在氧化层上开出引线孔n在整个硅片上淀积金属层在整个硅片上淀积金属层 n光刻形成需要的金属互连线图形光刻形成需要的金属互连线图形 VoutVdd79 n阱阱CMOS剖面结构剖面结构阱硅衬底P+P+nnn+P型VVVVDDinoutSSnpGNDVDD80第二章第二章 集成电路制作工艺集成电路制作工艺n2.1.1 集成电路加工的基本操作集成电路加工的基本操作n2.1.2 MOS结构和分类结构和分类n2.2.1 N阱阱CMOS工

31、艺工艺n2.2.2 深亚微米深亚微米CMOS工艺工艺n2.3.1 CMOS IC中的寄生效应中的寄生效应n2.3.2 CMOS版图设计规则版图设计规则n2.3.3 SOI工艺工艺812.2.2 深亚微米深亚微米CMOS结构和工艺结构和工艺82 深亚微米深亚微米CMOS工艺的主要改进工艺的主要改进n浅沟槽隔离浅沟槽隔离n双阱工艺双阱工艺n非均匀沟道掺杂非均匀沟道掺杂n n+/p+两种硅栅两种硅栅n极浅的源漏延伸区极浅的源漏延伸区n硅化物自对准栅硅化物自对准栅-源源-漏结构漏结构n多层铜互连多层铜互连831、浅沟槽隔离、浅沟槽隔离 n常规常规CMOSCMOS工艺中的工艺中的LOCOSLOCOS隔离

32、的缺点隔离的缺点n表面有较大的不平整度表面有较大的不平整度 n鸟嘴使实际有源区面积减小鸟嘴使实际有源区面积减小 n高温氧化热应力也会对硅片造成损伤和变形高温氧化热应力也会对硅片造成损伤和变形n浅沟槽隔离的优势浅沟槽隔离的优势n占用的面积小，有利于提高集成密度占用的面积小，有利于提高集成密度 n不会形成鸟嘴不会形成鸟嘴 n用用CVDCVD淀积绝缘层从而减少了高温过程淀积绝缘层从而减少了高温过程 84浅沟槽隔离（浅沟槽隔离（STI）光刻胶光刻胶氮化硅氮化硅（a）（b）（c）（d）85STI抑制抑制窄沟效应窄沟效应862、外延双阱工艺、外延双阱工艺 n单阱单阱CMOS工艺，阱区浓度较高，阱内器件工艺

33、，阱区浓度较高，阱内器件有较大的衬偏系数和源、漏区有较大的衬偏系数和源、漏区pn结电容结电容 n采用外延双阱工艺的好处采用外延双阱工艺的好处n由于外延层电阻率很高，可以分别根据由于外延层电阻率很高，可以分别根据NMOSNMOS和和PMOSPMOS性能优化要求选择适当的性能优化要求选择适当的n n阱和阱和p p阱浓度阱浓度 n阱内的器件可以减少受到阱内的器件可以减少受到粒子辐射的影响粒子辐射的影响 n外延衬底有助于抑制体硅外延衬底有助于抑制体硅CMOSCMOS的寄生闩锁效应的寄生闩锁效应 87 3 沟道区的逆向掺杂结构沟道区的逆向掺杂结构n沟道掺杂原子数的随机涨落引起器件阈值沟道掺杂原子数的随机涨落引起器件阈值电压参数起伏，因此希望沟道表面不（低）电压参数起伏，因此希望沟道表面不（低）掺杂；体内需要高掺杂，抑制穿通电流掺杂；体内需要高掺杂，抑制穿通电流n逆向掺杂技术利用纵向非均匀衬底掺杂，逆向掺杂技术利用纵向非均匀衬底掺杂，抑制短沟穿通电流抑制短沟穿通电流88逆向掺杂逆向掺杂n逆向掺杂杂质分布逆向掺杂杂质分布n0.25um工艺工艺100个个NMOS器件阈值器件阈值电压统计结果电压统计结果n器件阈值分布的标器件阈值分布的标准差减小准差减小894 4、n n、p p两种硅栅两种硅栅 n在在CMOS电路中希望电路中希望NMOS和和PMOS的性能对的性能对称称，这样有利于获得最佳电路