单摆试验周期测量电路设计方案

1、沈阳航空航天大学课程设计（说明书）单摆实验周期测量电路的设计班级34010104学号2013040101164学生姓名周兴荣指导教师滕金玉1/15沈阳航空航天大学课程设计任务书课程名称数字逻辑课程设计课程设计题目单摆实验周期测量电路的设计课程设计的内容及要求：一、设计说明与技术指标在物理实验中，通常采用人工计时测量单摆单位时间内摆动次数，测量单摆摆动的周期时间，拟采用时钟电路配合触发电路测量单位时间单摆摆动次数，具有方便快捷、方便准确的特点，其原理框图如图1所示。二、设计要求图1单摆实验计数器电路原理框图1.电源输出电压为：+5V。2.最大定时时间100S,摆动开始时，触发时间计时，测量5个单

2、摆整周期时间停止，通过5个周期的时间得出一个整周期的时间。3.计数显示用LED数码管。4.根据技术指标，通过分析计算确定电路和元器件参数。5.画出电路原理图（元器件标准化，电路图规范化）。三、实验要求1 .根据技术指标制定实验方案；验证所设计的电路，用multisim软件仿真。2 .进行实验数据处理和分析。四、推荐参考资料1.童诗白，华成英主编.模拟电子技术基础.M北京：高等教育出版社，2013年五、按照要求撰写课程设计报告2/15成绩评定表:序号评定项目评分成绩1设计方案正确，具后可行性，创新性（15分）2设计结果可信（例如：系统分析、仿真结果）（15分）3态度认真，遵守纪律（15分）4设计

3、报告的规范化、参考文献充分（不少于5篇）（25分）5答辩（30分）总分最终评定成绩（以优、良、中、及格、不及格评定）指导教师签字：2015年7月19日3/15一、概述步入新纪元，高科技的发展如火如荼，各行各业百废俱兴，方便、快捷、高效成为高科技发展所要解决的问题。在单摆实验周期测量时一定有不少人深有体会，高中或初中的单摆实验在记录单摆周期时间时使用的是电子秒表，当然这还需要手动，我们在开始计时时和结束计时要尽可能的同步于单摆，可想而知实际同步那是不可能实现，但在要求高精度的实验中要这样做，也绝不可能。单摆实验周期测量的数字电路出现可以解决使用秒表计时时出现的计时不同步的的问题，这样便可以减少误

4、差甚至没有误差，为测量单摆实验周期提供更加精准的计时时间。本文介绍了基于单摆试验周期测量电路的设计，在硬件方面上使用了一个十六进制的74161N计数器和三个十进制的74160N计数器芯片，一个D触发器芯片，也同时使用了四个LED管与555定时器等。实验设计分为计数部分与计时部分，十六进制计数器芯片连接的LED数码管显示的是单摆第一次经过最低点记数开始，以后每次经过最低点的次数，开关则是每次最低点闭合一次单摆计数器计数一次，LEM显示。555定时器产生1S的时钟信号脉冲，用于三个并联74160N计数器芯片的记时，并同时在三个与之相连的LED管上显示时间。当74161N为零时记时芯片是被清零的，这

5、保证了记时的同步性。根据实验要求设置记时的最大值为X,则可当记时为（X+1）时进行记时置零，同时实验要求记录A个周期内的时间，在单摆计数显示数等于（2因A+1）时使用三输入与门从计数芯片部分产生高电平触发D触发器，Q*出来便是低电平与个位记时芯片的EN训相连，对于74160N芯片EN嘲低电平时则保持此芯片的的状态，这样当计数部分走到（2A+1）,此时也就是A个周期时停止记时，所记录的便为A个周期的时间。然后使用记时显示的时间除以A就得到我们所求的时间。1/15二、方案论证1 .单摆计数电路单摆计数之前计数部分的电路开关呈打开状态，在实验室进行时我们是当单摆每次经过最低点时闭合并立即打开一次开关

6、。开关每闭合一次产生一个脉冲信号，就使得十六进制计数器计数一次。我们使每次经过最低点计数一次，这样所计数减一除以二便为记录单摆的周期数。2 .信号发生器电路根据任务的需要，我设计一个用于产生矩形秒脉冲的555触发器接成的多谐振荡器,通过计数器的计数功能实现秒表记时的功能，从而得到单摆摆动周期数的总时长。3 .控制电路控制电路由D触发器构成，当记录的单摆个数到达相应设置数时触发D触发器输出端Q*输出低电平时计时器保持原状态，从而控制秒表计时器。4 .记时器电路在用555定时器产生1秒的脉冲，三个十进制计数器并联形成用于记时的秒表计时功能，并且当单摆计数器已记录五个周期，这时秒表计时器就保持原状态

7、，即五个周期的时问，并且当时间为101秒就被立即置零。图1单板实验周期测量电路原理图2/15三、电路设计1 .单摆计数器电路图和计数器74161N功能表如图2、表1所示DCOHEX1W74161N图2单摆计数器电路图表1计数器74161N功能表CLKH0EPET工作状态X0XXX置零t10XX顶置数X11101保持X11X0保持（但C=ot1111计数单摆计数器大体功能和模块如图2、表1所示，仿真开始初始状态下开关S1呈打开状态，将单摆73161N计数器的输入端ENRENTLOADCLR接入5V电源压，电压源接入开关S1,S1接入非门74S04N最后接入芯片输入端CLKA、B、C、D四个芯片输

8、入端同时接地，并将芯片输出端QAQBQCQMLED数码管对应的四个引脚用线相连。当仿真刚进行时有A、B、GD接地，单摆计数器则从零开始计数，LED数码管显示为零，并准备开始计数。单摆第一次经过最低点时S1开关闭合高电平经过非门转变为低电平，此74161N芯片计数器低电平有效，有表1可知计数器此时正在计数，并且当开关在闭合时随即恢复原来的打开状态，以便为下一次单摆经过最低点时输入低电平计数有效，此时74161N芯片计数器保持不变。如此每当单摆经过最低点时闭合一次S1开关，则单摆计数器计数一次，因为使用的是74161N芯片，可知为十六进制计数器，所以单摆计数器所记3/15数最大值为15,可满足实验

9、五个周期的计数需要，假设单摆计数器计数结束得到所计数N,则周期数为（N-1）/2。2 .信号发生器电路图如图3本电路是一个由555触发器接成的多谢振荡器，振荡周期T=1s,输出脉冲幅度大于3V而小于5V,输出的脉冲的占空比q=2/3的多谢振荡器。根据周期公式:(D(2)T=(R1+2UR2)Cln2占空比公式:q=(R1+R2)/(R1+2Ur2)假设C=10uF综合周期白公式（1）、（2）,可以得至上R1=R2=48K3 .控制电路电路图如图44/15VDDa>1CLK7474N聿借计数器畸t出高电平低电平图4控制电路电路图图4是一个控制电路，我采用的D触发器，来让计时器停止工作，当计

10、数器有进位输出的时候就输出高电平，D触发器输入端CLKg入高电平，就触发D触发器工作，输出低电平信号，对于74160N的芯片来说，如果芯片输入端ENP是接在低电平上，片子就保持原状态，其中D触发器的Q非输出端接在计时器最低位芯片的ENP使计时器停止工作，数码管显示的示数即为单摆的周期。4 .记时秒表部分计时器电路图与计数器74160N功能表如图5和表2所示DCDHEX图5计时器电路图表2计数器7416N0功能表5/15二归L巳JCP|力3匚z月。|0XXXXXXXX10XXp3Q工Q【Q。1111口XXXX110XXXXXX11X0XXXXX<23<?2QiQoCO00000Q3Q

11、zQiQo计数保持0保持异步置0co£t7"QWWHl记时部分电路有555触发器接成的多谐振荡器产生的秒脉冲时钟信号接入各三个并联记时芯片CLK输入端，三个74160N芯片计数器并联，个位记时芯片的CC输出端接入十位记时芯片的输入端ENPENT根据74160N的功能表可知当个位记时芯片输出二进制1010时CC输出高电平，这时秒表计数器向前进一位，同理十位记时芯片的CC输出端接入百位记时芯片的ENPENT»入端，这样可产生秒表计数器进位操作。百位计时芯片、十位记时芯片与个位记时芯片的A、B、CD输入端同时接地，这样可以让秒表计时器从零开始计时。三个并联芯片的QAQB

12、QCQD俞出端与LED相应引脚连接，其中右边连接的LED表示的是秒表的个位，中间连接的是十位，左边相连的是百位。设百位计时芯片为U2,十位计时芯片为U3,个位计时芯片为U4同时U4的QA俞出端与U2的QA输出端接入与非门连接U2的CLR异步置零输入端，表示的是当U4输出1是QA输出端是高电平，同理U2一样，当两高电平及与非门是出来的是低电平，这时就触发异步清零端，所以计时器的最大值是一百秒。并且从单摆计数器芯片QAQBQCQD接入四输入或门，当输出都为低电平时或门输出低电平然后接入U&U4的异步清零端CLR用于初始工作时的清零。在控制电路部分输出端接入的是U4的ENP俞入端，当单寸i计

13、数器记录5个周期单摆时触发控制电路D触发器，此时输出端为低电平，U4保持原状态，计时器记录的是5个周期时间。四、性能的测试1.单摆计数器的性能测试如图6和表3所示6/15DCDHEX2.信号发生器性能测试如图7所是所示7/15图6单摆计数器电路图表3单摆计数器计数表经过最低点次数S1开关闭合次数LED输出显示111222333444555666777图7信号发生器示波器波形图图7所示的波形图为555触发器接成多谐振荡器OUT俞出端的波形图，性能的检测用到了示波器一XSC1用于测量的是OUT俞出端的波形，示波器使用了通道_A,标度：1S/Div,刻度：5V/Div,X、Y轴位移（格）都为0.3

14、.D触发器性能测试如图8所示图8D触发器示波器波形图图8所示的波形图为LED显示十六进制计数器的11时D触发器出来的是低电平。本次性能检测用到了示波器-XSC1,用于测量控制电路中的D触发器，在单摆计数器计数电路中所记数为11时反馈给D触发器时，D触发器输出端Q*的电平高低。实验示波器用到了通道A,标度：1S/Div,刻度：5V/Div,X、Y轴位移（格）都为零。4 .计时器计时电路性能测试如图7所示8/15EKG电平Dtib.HEK图7记时器记时电路图仿真刚开始时，A端口输入的是低电平，初始时三个并联记时芯片被清零，即是秒表从零开始计时。秒表记时正在计时时AB端都为高电平，并且秒表计时器最大

15、值为100秒,之后回到零开始记时。9/15五、结论本实验用555触发器接成多谐振荡器，为使产生的是秒脉冲信号，此时设电容C3=10回，则所接电阻可求R1=R2=48KQ。实验的单摆计数电路使用的十六进制计数器74161N可以满足5个周期测量的计数需要，单摆每经过最低点计数一次，总共所需最少11次的计数需要。秒表记时器的电路需要3个十进制74160N的并联，555触发器器产生1S的时钟脉冲用于计时器芯片，当单摆计数为0时记时芯片是被清0的，这保证了记时是从单摆第1次经过最低点时开始计时的。根据实验要求记时的最大值为100S,则可当记时为101S时进行记时置0,同时实验要求记录5个周期内的时间，在

16、单摆计数等于11次时表示已经5次单摆周期时间，这时使用三输入与门从计数芯片部分产生高电平此作为D触发器的时钟脉冲，Q*出来便是低电平与低位记时芯片的EN图相连，对于74160N芯片EN础低电平时保持原状态，这样当计数部分走到11此时，也就是五个周期时停止记时，所记录的便为5个周期的时间。然后使用记时显示的时间除以5就得到我们所求的时间。最后经过一定的理论知识分析，将它们组合在一起就构成了我们生活中普遍应用，几乎必不可少的数字时钟。完成课程设计的任务后，看到自己的成果感到很有成就感，从而加强了自己对实践的兴趣。这次课程设计是对这学期数字逻辑课程所学内容的一次综合练习，从中不仅强化了我对教材中知识

17、的理解和掌握。而且也拓展了我在数字电子技术方面的知识。参考文献1童诗白、华成英主编.模拟电子技术基础M.北京：高等教育出版社，2006年2阎石主编.数字电子技术基础M.北京：高等教育出版社，2006年3陈大钦主编.电子技术基础实验一一设计仿真M.北京：高等教育出版社2000年4康华光主编.电子技术基础数字部分M.北京高等教育出版社2008年5童诗白、徐振英主编.现代电子学及应用M.北京：高等教育出版社，1994年6何小艇主编.电子系统设计M.浙江：浙江大学出版社，2000年7郑家龙、王小海、章安元编.集成电子基础教程M.北京：高教出版社，2002年8彭介华编.电子技术课程设计指导M.北京：高等教育出版社，1997年9童诗白主编.数字电子技术M.北京：高等教育出版社，2001年10赵春华编著.电子技术基础仿真实验.M北京：机械工业出版社，2008年10/15附录I总电路图I-:e与三叁.1星J三百三§T.JF!|_<