西南交大数字电子技术第2章

1、西南交通大学微电子研究所西南交通大学微电子研究所I Institute ofnstitute of M Microelectronics icroelectronics SWJTUSWJTU第2章 半导体晶体管及基本逻辑门电路数字电子技术基础如何实现逻辑运算？开关逻辑电路思想 上述电路实现“非”逻辑。电路中电子器件的“闭合”与“断开”、以及输出的低与高对应逻辑变量取值0或1。 如何构建简单方便易于集成的电子开关？2vO=VCC R VCC vO=0 VCC R S S (a) (a) 输出逻辑输出逻辑1 (b) 1 (b) 输出逻辑输出逻辑0 0现代数字集成电路中主要用到的开关器件现代数字集成

2、电路中主要用到的开关器件 MOS管或BJT管甚至二极管等器件都可以作为电子“开关”应用于现代数字电路设计。3MOS管的基本分类：（一种载流子）N沟道P沟道P沟道N沟道MOS增强型耗尽型开启阈值电压0开启阈值电压0BJTNPNPNP双极性的基本分类:(两种载流子)二极管教学要求了解MOS管、BJT的开关特性;掌握CMOS及TTL门电路结构、基本工作原理;正确理解CMOS、TTL逻辑元件的主要电气性能参数。第2章 半导体晶体管及基本逻辑门电路2.1 CMOS逻辑2.2 双极性逻辑2.3 常用逻辑产品系列规格2.1 CMOS逻辑2.1.1 MOS管开关特性2.1.2 CMOS反相器及CMOS逻辑基本

3、电气特性2.1.3 其它常用CMOS基本门电路2.1.1 MOS管开关特性金属氧化物半导体场效应晶体管（金属氧化物半导体场效应晶体管（Metal Oxide Semiconductor Field Effect Transistor, 简称简称MOSFET或或MOS管）管）MOS管按沟道导电载流子的带电极性类型不同可分为管按沟道导电载流子的带电极性类型不同可分为N（电子型）沟道（电子型）沟道和和P（空穴型）沟道，分别简称（空穴型）沟道，分别简称NMOS管和管和PMOS管。管。NMOS管和管和PMOS管均包含四个端口：漏极管均包含四个端口：漏极(Drain)、栅极、栅极(Gate)、源极、源极(

4、Source)、衬底、衬底(Bulk)MOS管通过栅极电压来实现漏极和源极间沟道的调控，是一种电压控制管通过栅极电压来实现漏极和源极间沟道的调控，是一种电压控制开关器件。其中，源极定义为提供载流子（开关器件。其中，源极定义为提供载流子（NMOS器件中为电子，器件中为电子，PMOS器件中为空穴）的终端，而漏极定义为收集载流子的终端；器件中为空穴）的终端，而漏极定义为收集载流子的终端；器件衬底（器件衬底（Bulk）极性与源极及漏极相反，存在寄生）极性与源极及漏极相反，存在寄生PN结，在使用时结，在使用时需要将该需要将该PN结反偏，即：将结反偏，即：将MOS的衬底接源极，或者分别将的衬底接源极，或者

5、分别将NMOS衬底衬底接地、接地、PMOS器件衬底接电源电压器件衬底接电源电压1. 1. 半导体半导体MOSMOS器件器件2. MOS2. MOS管的一些基本电路符号形式管的一些基本电路符号形式8DBSGGSBDDSGGSD G D S B G D S NMOSPMOS3. NMOS管I-V特性三极管区三极管区（可变电阻区）（可变电阻区）饱饱 和和 区区iDSVGSVTHVDS=VGS-VTHVGS递增截止区截止区VDSVGS-VTHVDS VGS-VTHVDS0DSGiDSVGSVDS0iDSVGSVTH根据其传输特性曲线，可以发现其通道电流（导通电阻）受根据其传输特性曲线，可以发现其通道电

6、流（导通电阻）受VGS控制，且存在一个控制阈值（门限）电压：控制，且存在一个控制阈值（门限）电压：VTH ，当，当VGSVTH时，电流微弱。时，电流微弱。相当于一个半导体电子开关。相当于一个半导体电子开关。PMOS器件具有类似的特性！器件具有类似的特性！各区域电压-电流公式可参考教材4. MOS4. MOS开关应用示例开关应用示例以电阻为负载的以电阻为负载的NMOSNMOS反相器反相器vINvIN=VTH(NMOS阈值电压)vOUTVDD有静态功耗如何构建没有静态功耗的逻辑门呢当vINVTH，且有VDSVGS-VTH时，NMOS处于饱和区，vOUT下降且斜率增大，所以NMOS等效电阻降低，NM

7、OS管相当于逐渐开启的开关；当vIN增加到足够大，这时VDS下降到以至于VDSVTHn +|VTHp |（2）逻辑表达式：）逻辑表达式：AL AL（3）逻辑符号：）逻辑符号：2. 采用作图法可求得其输入输出电压传递特性及静态电流当vIN由低向高上升时，电路的工作点开始由ABCDEFG转移；当VTHnvINVTHn +|VTHp |逻辑0代表0V，逻辑1代表5V（正逻辑）ABLVDDMP1MP2MN1MN2(a)电路图LAB（2）或非）或非20A BMN1 MP1 MN2 MP2L0 00 11 01 1截止 导通 截止导通 导通导通导通截止截止导通截止截止截止 截止导通导通1000(b)工作状

8、态表VTHn =0.7 V ; VTHp = -0.7 V ; VDD=5VVTHn +|VTHp |逻辑0代表0V，逻辑1代表5V （正逻辑）(a)电路图LABABLVDDMP2MP1MN2MN1ABL（3）异或）异或21VTHn =0.7 V ; VTHp = -0.7 V ; VDD=5VVTHn +|VTHp |逻辑0代表0V，逻辑1代表5V （正逻辑）ABLVDDMP2MP1MN2MN1VDDMP4MP3MP5XMN4MN3MN5() ()LAB XAB ABABABABBABA XABX当当X=0X=0时，时，LAB当当X=1X=1时，时，0L ABL2. CMOS传输门22（1

9、1）电路图）电路图（2 2）电路符号）电路符号CMOSCMOS传输门传输门(Transmission gate)(Transmission gate)是由一对是由一对PMOSPMOS和和NMOSNMOS管并联管并联构成的逻辑电平控制开关，并由一对相位相反的控制信号控制；构成的逻辑电平控制开关，并由一对相位相反的控制信号控制；当控制信号当控制信号C C处于高电平时，处于高电平时，PMOSPMOS和和NMOSNMOS均导通，输入输出均导通，输入输出之间为低阻抗连接，之间为低阻抗连接，A A和和B B点导通；当点导通；当C C处于低电平时，处于低电平时， PMOS PMOS和和NMOSNMOS均截止

10、，输入输出之间为高阻抗连接，均截止，输入输出之间为高阻抗连接，A A和和B B点断开。点断开。轨到轨（轨到轨（V VDDDD到到GNDGND）电压摆幅能力的；）电压摆幅能力的；具有双向传输能力，具有双向传输能力，PMOSPMOS衬底接衬底接V VDDDD、NMOSNMOS衬底接衬底接GNDGND。CABCMOS传输门应用传输门的使用有时会带来电路的简洁高效，下图为一个由传送门构成的数据多路复用器电路(multiplexer)，实现二选一的功能，相比门电路构成的复杂逻辑选择系统，采用传输门的方式更为简洁、功耗低、延时也更小。数据多路复用器电路数据多路复用器电路(multiplexer)(mult

11、iplexer)逻辑门实现形式传输门实现形式3. CMOS漏极开路（漏极开路（OD）门）门 CMOS电路中为了满足输出电平变换、实现线与逻辑、作为短路开关等需求，将输出级电路结构改为一个漏极开路输出的MOS管，构成漏极开路输出（Open-Drain Output）门电路,简称OD门。 为了达到尽量快的转换速度，OD门的上拉电阻应尽量小，从而减小低态到高态的转换RC时间常数。然而上拉电阻也不能任意小，需由OD门输出的最大吸收电流以及其最大输出低电平来决定。24VDD1VDD2RLABYABYODOD门电路形式（与非）门电路形式（与非）ODOD门电路符号（与非）门电路符号（与非）基于基于OD门的线

12、连逻辑门的线连逻辑(Wire logic) 若用一个上拉电阻将多个漏极开路门电路连接在一起，就形成线连逻辑(Wire logic)。当且仅当所有OD门的输出为高态（OD门开路），线连逻辑输出为高态，这里Z = Z1 Z2= (AB) (CD) = (AB + CD)。4. CMOS三态输出三态输出 逻辑输出有低电平和高电平两个正常态，分别对应逻辑0和1。然而，有些应用场景需要门电路的输出撤离互连线，就需要为逻辑门构建第三中电气输出状态高阻态（高阻态（High impedance state），或悬空态（），或悬空态（Floating state） 下图CMOS三态缓冲器（Three state

13、 buffer）电路及其逻辑符号。当EN=低电平时Y=A;当EN=高电平时，MP1和MN1均截止，Y输出呈现高阻态。26VDDAENYAENYMP1MN1CMOSCMOS三态缓冲器电路形式（非）三态缓冲器电路形式（非）CMOSCMOS三态电路符号（非）三态电路符号（非）CMOS三态输出的应用三态输出的应用 三态输出门电路主要用于数据总线传输，即构成三态总线（Three-state bus）,在复杂的数字系统中，减少各个单元之间的连线数目，用一条物理导线通过分时复用的形式在各个门之间传递信号，形成灵活可配置的数据传输通道。27A1EN1G1A2EN2G2AnENnGn总总线线需要注意的是，三态总

14、线上一次只能选通一个门发送信号，这时其它呈现高阻的门会产生漏电流，在实际应用中各个发送门的高态和低态必须要确保满足相应总线电路配置下的扇出需求。逻辑门的扇出逻辑门的扇出fanoutfanout是指该逻辑门电路是指该逻辑门电路能驱动的负载逻辑门的接入端数量。它能驱动的负载逻辑门的接入端数量。它依赖于驱动电路的输出能力，以及被驱依赖于驱动电路的输出能力，以及被驱动电路的接入特性。动电路的接入特性。Three-state bus5. 施密特电路施密特电路（一）施密特触发器电压传递特性：电路有两个阈值电压。 输入信号增加和减少时，电路的阈值电压分别是正向阈值电压（VT+）和负阈值电压（VT-） 。同相

15、输出施密特触发器反相输出施密特触发器 （1）电路组成（2）工作原理R1 R1才能保证门限电压在VDD和GND电压轨内。他们之间的差值定义为迟滞电压或回差电压VT，即：122TTHRRVVR212TTHRRVVR122112222TTTTHTHTHRRRRRVVVVVVRRR施密特电路工作波形施密特电路工作波形应用：应用：波形波形整形整形、抗干扰等，所以常、抗干扰等，所以常常用作于输入缓冲级。同时也可用于常用作于输入缓冲级。同时也可用于振荡器设计中。振荡器设计中。集成施密特触发器工作波形集成施密特触发器工作波形2.1双极性逻辑2.2.1 二极管开关特性及二极管逻辑2.2.2 三极管开关特性2.2

16、.3 典型TTL门电路2.2.4 其它典型双极性逻辑类型2.2.1 二极管开关特性及二极管逻辑1、二极管I-V特性半导体二极管（Semiconductor diode）由两种不同掺杂的半导体材料（p型和n型）烧结而成的，烧结面称为PN结（pn junction）。将实际器件p型的一端称为阳极（anode）,n型的一端称为阴极（cathode）。(a) 二极管结构与符号 (b)二极管I-V特性反向饱和反向击穿正向导通/1DTvVDSiI e二极管简化模型二极管简化模型二极管等效模型： (a) 反偏 (b)正偏 (c)简化分析模型当二极管反向偏置时，它是一个断开的开关，并忽略反向泄漏的电流；正向偏

17、置时，它是一个闭合的开关串联一个小的电阻Rf和一个小的电压源Vdf。 Rf称为正向电阻，Vdf称为二极管正向导通压降（又称开启电压，硅管约为0.7V）。(a)(c)(b)362 2、二极管的动态特性、二极管的动态特性(a)激励电路 (b)响应波形开通时间开通时间:二极管外加电压由反偏突变为正偏时，要等到PN结内部建立起足够的电荷梯度后才开始有扩散电流形成，因而正向导通电流的建立要稍微滞后一点，至少需要经过ton时间，二极管电流iD才能达到最大值IF=(VF-Vdf)/(Rf+Rb) 。关断时间关断时间:二极管外加电压由正偏突变为反偏时，由于PN结内尚有一定数量的存储电荷，会有较大的瞬态反向电流

18、流过，随着存储电荷的消散，反向电流迅速衰减，这个过程持续toff时间，二极管电流iD才能从最大反向电流IR恢复到稳态时的反向饱和电流，二极管真正变为截止。3 3、二极管、二极管开关逻辑开关逻辑(a)与门(b)或门2.2.2 三极管开关特性1、三极管基本结构与特性双极型三极管（Bipolar Junction Transistor）包括集电极（Collector）、基极（Base）、发射极（Emitter）三个极；根据其掺杂的不同，有NPN和PNP两种类型。因为在工作时有电子和空穴两种载流子参与导电，故属于双极性器件，所以具有较强的驱动能力。(a) npn (b)pnpNPN的特性曲线三极管通过

19、基极电流来控制集电极电流。NPN 可以工作与正向工作状态和反向工作状态这两种状态。(1)(1)截止区：当基极与源极电压截止区：当基极与源极电压V VBEBE小于其小于其PNPN结开启电压，使得基极电流结开启电压，使得基极电流i iB B=0=0时的区域称时的区域称为截止区，这时集电极电流为截止区，这时集电极电流i iC C几乎等于零，几乎等于零，器件处于关断状态。器件处于关断状态。(2)(2)饱和区：当基极与源极电饱和区：当基极与源极电压压V VBEBE大于其大于其PNPN结开启电压时，结开启电压时，若这时集电极与发射极电压若这时集电极与发射极电压V VCECE的值小于其集电极的值小于其集电极

20、- -发射极发射极饱和压降饱和压降V VCE(sat)CE(sat)时，器件处于时，器件处于饱和区。其特点是集电极电饱和区。其特点是集电极电流流i iC C几乎不随基极电流几乎不随基极电流i iB B的增的增加而增加，而是趋于饱和。加而增加，而是趋于饱和。(3)(3)放大区：当基极与源极电压放大区：当基极与源极电压V VBEBE大于其大于其PNPN结开启结开启电压时，若这时集电极与发射极电压电压时，若这时集电极与发射极电压V VCECE的值大于的值大于其集电极其集电极- -发射极饱和压降发射极饱和压降V VCE(sat)CE(sat)时，器件处于放大时，器件处于放大区。其特点是集电极电流区。其

21、特点是集电极电流i iC C随基极电流随基极电流i iB B的增加而的增加而成正比的增加。成正比的增加。i iC C与与i iB B变化量之比称为电流放大系变化量之比称为电流放大系数数 ， = =i iC C/ /i iB B。普通三极管的。普通三极管的 值多在几十到几值多在几十到几百范围内百范围内。2 2、三极管基本开关电路、三极管基本开关电路当vIN VBE(on)，且有VCEVCE(sat)时，NPN处于放大区，vOUT下降且斜率增大，所以NPN等效电阻降低，相当于逐渐开启的开关；当vIN增加到足够大，这时VCE下降到以至于VDS VCE(sat)时，NPN处于饱和区，vOUT接近0V，

22、下降斜率减小，这时NPN等效电阻很低，相当于开启的开关。 (1) TTL反相器 当输入当输入vI为低电平时，为低电平时，Q1工作于正向工作状态，工作于正向工作状态，这时这时Q1的基极和发射极的基极和发射极PN结导通，其驱动电流结导通，其驱动电流由由R1钳制。这时会将钳制。这时会将vI2拉低，这样拉低，这样vI3为低电平而为低电平而vI4为高电平，为高电平，Q3截至、截至、Q4导通，输出导通，输出vO为高电为高电平，如图平，如图ab段段; 当输入当输入vI升高时，随着升高时，随着vI向向Q2的基极电压接近的基极电压接近，Q1会逐渐工作于会逐渐工作于反向工作状态反向工作状态，起限流作用，起限流作用

23、，向向Q2的基极输送电流，的基极输送电流，Q2集电极电流开始略微集电极电流开始略微增大，增大，vI4下降、下降、vI3上升（由于上升（由于Rc2和和Re2的电阻差的电阻差异，异，vI3上升速度慢于上升速度慢于vI4），这时），这时Q3还未导通，还未导通，vI4的下降会同时使输出电压缓慢下降，如图的下降会同时使输出电压缓慢下降，如图bc段段 当当vI进一步升高，进一步升高，Q2将进一步开启进入饱和区将进一步开启进入饱和区，vI3上升到开启上升到开启Q3的基极的基极-发射极二极管后，一发射极二极管后，一方面方面Q3将开启，另一方面将开启，另一方面vI4将由于将由于Q2的开启被的开启被拉低至拉低至V

24、CE(sat)2+VBE30.9V，所以，所以vI4将不足以开将不足以开启启Q4，由于，由于Q3的增益会将的增益会将vO快速拉低，如图快速拉低，如图cd段段 随着输入的进一步升高，输出电压将稳定的随着输入的进一步升高，输出电压将稳定的持续在低电平状态，如图持续在低电平状态，如图de段。段。2.2.3 典型TTL电路(2) TTL与非门 将将TTL反相器的输入级改成多发射极反相器的输入级改成多发射极NPN（即在（即在p型基区上扩散型基区上扩散出两个高浓度的出两个高浓度的N型发射区），图（型发射区），图（a）所示，就可形成输入端口）所示，就可形成输入端口的线与逻辑，如下图（的线与逻辑，如下图（b）

25、所示。）所示。 这样当这样当A和和B任意一个端口为低电平时就会拉低任意一个端口为低电平时就会拉低Q2的基极，输出的基极，输出为高电平；当且仅当为高电平；当且仅当A和和B均为高电平时，即相当于均为高电平时，即相当于A和和B并联在一并联在一起，形成一个反相器，这时输出为低电平。所以呈现出两输入与非起，形成一个反相器，这时输出为低电平。所以呈现出两输入与非门的逻辑关系。门的逻辑关系。(a) (b) (3)或非门 在在TTL反相器电路中反相器电路中Q2反向运算一级构建并联机制，并分别拆反向运算一级构建并联机制，并分别拆开由开由A和和B输入。这样当输入。这样当A和和B电平相反时，电平相反时，Q2A和和Q

26、2B中始终有一中始终有一只会导通，使输出为是低电平；当只会导通，使输出为是低电平；当A和和B电平相同时，电路相当于电平相同时，电路相当于反相器电路，输出电平与反相器电路，输出电平与A和和B相反。所以输入输出表现为或非逻相反。所以输入输出表现为或非逻辑关系。辑关系。(4)集电极开路输出的门电路（OC门） 与与MOS电路中的漏极开路（电路中的漏极开路（OD）门类似，集电极开路（）门类似，集电极开路（OC）门是指门是指TTL门电路输出级门电路输出级BJT管的集电极是开路的，如图管的集电极是开路的，如图2.2.12所所示。其使用方式和示。其使用方式和OD门类似，但一般门类似，但一般OC门产品输出口具有

27、更高的门产品输出口具有更高的耐压特性、更大的电流驱动能力、更快的速度。耐压特性、更大的电流驱动能力、更快的速度。(5) TTL三态输出电路 与与CMOS三态输出电路一样，三态输出电路一样，TTL三态输出也是在输出级构建使三态输出也是在输出级构建使能电路来实现。其中能电路来实现。其中Q5、Q6、Q7为使能控制电路，当为使能控制电路，当EN为高电平为高电平时，时，Q7截止，电路正常使用；当截止，电路正常使用；当EN为低电平时，为低电平时，Q7导通，将导通，将Q2的的集电极电压拉低，集电极电压拉低，Q4和和Q3均关闭，输出端呈现高阻状态。均关闭，输出端呈现高阻状态。2.2.4其它典型双极性逻辑类型 1. BiCMOS逻辑BiCMOS是bipolar和CMOS的简称。这种门电路的特点是逻辑部分采用CMOS结构，而输出采用BJT，因而兼得CMOS电路的低功耗和双极性电路驱动力强、低输出阻抗的优点，在集成电路的接口设计中应用广泛。当当v vI I为高电平时，为高电平时，MMP1P1和和MMN1N1构成的反相器输出构成的反相器输出为低电平，为低电平，Q Q1 1、MMN3N3均截至，而均截至，而MMN2N2导通，