第六课x自动测试系统

1、第六课第六课VXI总线接口设计总线接口设计2010年年4月月6 VXI6 VXI总线接口设计总线接口设计一、一、VXIVXI接口功能因素接口功能因素v寻址方式：寻址方式： A16A16、A16/A24A16/A24、A16/A32A16/A32v数据传输方式：数据传输方式：D8D8、D16D16、D24D24、D32D32v器件种类：寄存器基、消息基器件种类：寄存器基、消息基v中断：有中断：有/ /无无v是否是主模块（总线仲裁）是否是主模块（总线仲裁）v是否支持逻辑地址动态配置是否支持逻辑地址动态配置二、VXI接口设计方案1. 1. 专用接口芯片专用接口芯片 Interface Technol

2、ogy Interface Technology 寄存器基：寄存器基：IT9010 IT9010 消息基：消息基： IT9010MIT9010Mv可编程中断源可编程中断源v动态和静态配置动态和静态配置v支持支持A24 / A32A24 / A32v支持支持D32 / 16 / 8D32 / 16 / 8vVXI 1.4 CompatibleVXI 1.4 CompatiblevIntegration of the VXI Registers Programmable Logical Integration of the VXI Registers Programmable Logical Ad

3、dress ID Address ID 、Device Type Device Type 、Offset Offset 、Status / Control Status / Control 、Status / ID (used for interrupts)Status / ID (used for interrupts)2. 自行设计接口逻辑v 根据模块的具体功能确定根据模块的具体功能确定VXIVXI接口需要支持的功能接口需要支持的功能来设计接口电路。来设计接口电路。v 实现方法：实现方法：1.1. 采用基本的数字逻辑芯片采用基本的数字逻辑芯片2.2. 利用利用EPLDEPLD、CPLDCP

4、LD、FPGAFPGA等高集成度的芯片等高集成度的芯片v VXIVXI接口三部分接口三部分地址译码、数据缓冲、时序转换地址译码、数据缓冲、时序转换模块设计过程模块设计过程根据需求和技术指标确定总体方案设计硬件原理图设计电路板图 PCB加工制作PCB电路板焊接调试原理样机购买元器件文档跟踪控制软件、PLD设计Protel、PowerPCB连接器原理图封装连接器原理图封装根据根据规范规范的连的连接器接器定义定义制作制作原理原理封装封装根据根据规范规范确定确定电路电路板的板的尺寸尺寸及布及布局局 三、VXI 64路继电器模块设计1 1、功能要求、功能要求1) 1) 每个模块上有每个模块上有6464个

5、继电器，每个继电器有三端输出：公个继电器，每个继电器有三端输出：公共端共端( (刀刀)COM)COM，常闭触点端为，常闭触点端为NCNC，常开触点端为，常开触点端为NONO，在继电器，在继电器断电时断电时COMCOM与与NCNC相连，当继电器导通吸合时相连，当继电器导通吸合时COMCOM与与NCNC断开，断开，COMCOM与与NONO相通。每个继电器触点与其它继电器触点是互相隔离的。相通。每个继电器触点与其它继电器触点是互相隔离的。 2) 2) 本模块中工作电压本模块中工作电压( (额定值额定值)+12V)+12V，触点断开电阻不低于，触点断开电阻不低于10M10M，触点导通电阻不大于，触点导

6、通电阻不大于0.060.06。 3) 3) 本模块具有查询自检功能，凡写入本模块的开关量码均本模块具有查询自检功能，凡写入本模块的开关量码均可读出，进行查询。可读出，进行查询。采用的是采用的是TW2-12TW2-12型继电器型继电器2、接口要求1) C1) C尺寸、单槽尺寸、单槽2) A16/D162) A16/D163) 3) 寄存器基从者器件寄存器基从者器件4) 4) 无中断无中断数据缓冲数据缓冲寄存寄存器组器组VXI时序转换时序转换地址译码地址译码回读寄存器回读寄存器驱驱动动继继电电器器接口电路接口电路功能电路功能电路类别类别偏移地址偏移地址寄存器名称寄存器名称读读/ /写写设置设置配配

7、置置寄寄存存器器0 0 0 0 H HIDID寄存器寄存器读读FEE5HFEE5H0 2 0 2 H H器件型号寄存器器件型号寄存器读读FF32HFF32H0 4 0 4 H H状态寄存器状态寄存器读读0 0 4 H 4 H 控制寄存器控制寄存器写写D00=1D00=1时候时候, ,模块复位模块复位, ,继电器继电器全部断开全部断开操操0 8 0 8 H H通道寄存器通道寄存器1 1读读/ /写写可控可控J16-J1,J16-J1,对应对应D15-D00,D15-D00,回读用于自检回读用于自检作作寄寄0 0 A HA H通道寄存器通道寄存器2 2读读/ /写写可控可控J32-J17,J32-

8、J17,对应对应D15D15-D00,-D00,回读用于自检回读用于自检存存器器0 0 C HC H通道寄存器通道寄存器3 3读读/ /写写可控可控J48-J33,J48-J33,对应对应D15D15-D00,-D00,回读用于自检回读用于自检0 0 E HE H通道寄存器通道寄存器4 4读读/ /写写可控可控J64-J49,J64-J49,对应对应D15D15-D00,-D00,回读用于自检回读用于自检 缓冲隔离寄存器组继电器组分级译码器逻辑地址选择DTACK*控制复位控制64路触点输出VXI总线D15D00MODID*SYSRESETA15 A14 LWORD*DS0* DS1*IACK*

9、 WRITE*AM5AM0、A05 A01A13A06SYSCLKDTACK*触点回读检查5 5、译码电路、译码电路 在地址译码中，采用了分级译码的方法，先译出访问本模块的在地址译码中，采用了分级译码的方法，先译出访问本模块的条件条件G G* *然后按偏移地址译出访问各寄存器的片选条件。然后按偏移地址译出访问各寄存器的片选条件。A16A16地址方式总线访问本模块应满足的条件是：地址方式总线访问本模块应满足的条件是：1) A15-A141) A15-A14为高；为高；2) A13-A062) A13-A06对应模块的逻辑地址对应模块的逻辑地址A7-A0A7-A0（由模块内八位地址开（由模块内八位

10、地址开关设定）；关设定）；3) AM5-AM03) AM5-AM0为为2DH2DH（A16A16的管理式访问）或的管理式访问）或29H29H（A16A16的非的非特权访问），而省去特权访问），而省去AM2AM2线的译码即线的译码即AM5=AM3=AM0=1 AM4=AM1=0AM5=AM3=AM0=1 AM4=AM1=0；4) IACK4) IACK* *为高表明现在处于非中断认可周期为高表明现在处于非中断认可周期5) LWORD5) LWORD* *为高表示非长字传输；为高表示非长字传输；6)DS06)DS0* *、DS1DS1* *用作数据选通。用作数据选通。WRITEWRITE* *的状

11、态表示读的状态表示读/ /写写满足满足G*的逻辑关系的逻辑关系为：为：G*=/A15+/A14+(A13 a7)+(A12 a6)+(A06 a0)+/AM5+AM4+/AM3+AM1+/AM0+/IACK*+/LWORD*采用采用2片比较器片比较器688实现实现寄存器译码本模块设置了本模块设置了1616位的组态寄存器和操作寄存器位的组态寄存器和操作寄存器七个读寄存器七个读寄存器/ /五个写寄存器五个写寄存器6 6、数据缓冲、数据缓冲与外部数据总线与外部数据总线相连，访问本模相连，访问本模块时打开数据通块时打开数据通道，增强驱动道，增强驱动能力。能力。7424474244：单向：单向74245

12、74245：双向：双向方向：方向：H H：A-BA-BL L：A-BA-B位容内容 器件类型器件类型地址空间地址空间生产厂识别码生产厂识别码位位1512110内容内容要求的存储空间要求的存储空间型号编码型号编码位位内容容与器件相与器件相关关与器件相与器件相关关ID寄存器寄存器0016器件类别寄存器件类别寄存器器0216状态寄存状态寄存器器0416ID:FEE5MD:FF32取非取非向控制寄存器写数据实现对继电器的控制。向控制寄存器写数据实现对继电器的控制。用于对继电用于对继电器状态的检器状态的检测。测。VXI 通用接口母板设计通用接口母板设计vA16/D16寄存器基从器件寄存器基从器件v地址线与寄存器解码（地址线与寄存器解码（A1-A15地址线、地址线、255个逻辑个逻辑地址解码）、地址修改线地址解码）、地址修改线AM0-AM5只支持只支持29、2Dv16根数据线延伸至模块内部根数据线延伸至模块内部v支持支持ID寄存器、器件类型寄存器、状态寄存器、器件类型寄存器、状态/控制寄存控制寄存器器v实现实现DTACK逻辑逻辑v支持中断支