版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领
文档简介
1、实验十七、移位寄存器74164的逻辑功能测 试一、 实验目的1、 掌握中规模8位移位寄存器逻辑功能。2、 认识74LS164及其引脚封装。二、 实验预习要求1、 复习有关寄存器的内容。2、 查阅74LS164及逻辑电路,熟悉其逻辑功能及引脚排列。三、 实验设备1、+5V直流电源 2、单次脉冲源 3、逻辑电平开关4、DM74LS164四、实验原理1、移位寄存器是一个具有移位功能的寄存器,是指寄存器中锁存的代码能够在移位脉冲的作用下一次左移和右移。既能左移又能右移称为双向移位寄存器,只需要改变左、右移的控制信号可实现双向移位要求。根据移位寄存器取存信息的方式不同分为:串入串出、串入并出、并入串出、
2、并入并出四种形式。本实验选用的8位移位寄存器,型号可为74LS164,其逻辑符号及引脚排列如图所示。其中A、B为串行输入端;CLR为异步清零端;QHQA为输入端;CLK为移位脉冲输入端;74164是一种串行输入、并行输出的器件,时钟高电平有效,没有时钟使能端,该器件用低电平复位图1 74LS164的逻辑符号及引脚功能表其中QAO、QBO、QHO为在暂稳态输入条件建立之前QA、QB和QH相应的电平;QAN、QGN为在最近的时钟上升沿转换前QA或QG的电平,表示移一位。移位寄存器应用很广,可构成移位寄存器型计数器;属虚脉冲发生器;串行累加器;可用作数据转换,即把串行数据转换位并行数据,或把并行数据
3、转换位串行数据等。五、 实验内容1、 测试74LS164的逻辑功能 按图所示接线,A、B、CLK分别接至逻辑电平显示输入端。QAQH分别接至逻辑电平显示输出端。14脚接+5V电源、7脚接地。(1) 清除:令CLR=0,其它输入均为任意态,这时寄存器输出QAQH应均为0。清除后,置CLR=1。(2) 置数:令CLR=1,送入任意2位二进制数,加CLK脉冲,CLK由01、CLK由10两种情况下寄存器输入状态的变化,观察寄存器输出状态变化是否发生在CLK脉冲的上升沿。附:实验报告一、 实验步骤1、 按图1的引脚功能表接好电路。2、 按如下步骤测试功能:(1)异步清零功能:当=0时,这时Q3Q2Q1Q
4、0=0000,双向移位寄存器清零。其它输入信号都不起作用,与CP无关,故称为异步清零。 (2)保持功能:当=1,且CP=0或M1 =M2=0时,双向移位寄存器保持状态不变。(3) 同步并行送数功能:当=1,M1 =M2=1时,在CP上升沿操作下,并行输入数据d3 d2 d1 d0送入寄存器。(4)右移串行送数功能:当=1,M1 =0、M2=1时,在CP上升沿操作下,可依次把加在端的数据从时钟触发器 行送入寄存器中。(5)左移串行送数功能:当=1,M1 =1、M2=0时,在CP上升沿操作下,可依次把加在DSL端的数据从时钟触发器串行送入寄存器中。二、实验结果根据实验可得到如下状态图:CrS2S1
5、CPSr SlD0D1D2D3Q0Q1Q2Q3清零0×××××××××0000保持1100×××××××Q0Q1Q2Q3送数111××D0D1D2D3D0D1D2D3右移110011×××0××××××××01Q0Q0Q1Q1Q2Q2左移11110001××××××××××Q1Q1Q2Q2Q3Q301三、实验注意事项1、按图接好电路;2、接电源时注意电源和地之间不要短接;3、注意各个控
温馨提示
- 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
- 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
- 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
- 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
- 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
- 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
- 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
评论
0/150
提交评论