一种FPGA的可编程逻辑单元的全覆盖测试方法

1、 万方数据 万方数据第4期廖永波等:一种FPGA的可编程逻辑单元的全覆盖测试方法2定位测试算法在实现了把FPGA配置成图1的图形后,开始定位测试过程。其方法如下,首先从输入端施加激励,通过时钟信号,把施加的激励在CLB间顺序传递。当发现输出信号出错时,根据输出信号与时钟之间的对应关系,就能定位第几个cLB出错,最后标示出错CLB并且在串行联接的CLB中剔除掉出错CLB和其之后的CLB单元。将输出管脚连接到出错CLB的前一个单元,重新生成配置图形,并进行测试。重复这个过程直到所有的CLB单元都被测试。整个过程如图2所示。图2CLB全覆盖定位测试方法Fig.2Full coveT'age

2、test nIethods3FPGA芯片测试实验与结果为了验证本文提出的FPGA测试方法,建立了基于软硬件协同技术的FPGA芯片测试系统“。,以Xilinx 4010中的CLB单元为例进行测试。根据文献20,】(ilinx4000系列的单个CLB的全覆盖配置图形为7个。通过软件ConPlacement配置出的其中一个规整的CLB阵列如图3所示。图3Xilinx4010的CLB阵列配置图形Fig.3CLB array configuration graph of Xilinx4010完成一次Xilinx4010中所有CLB配置和测试的时问为1,95s。测试完片Xilinx4010后,测试结果显示

3、的芯片中出错CLB如图4所示。图4Xilinx4010中CLB的全覆盖定位测试Fig.4Full coverage test of CL8in Xilinx4010为了进一步验证本文提出的定位测试方法,对上述的Xilinx4010进行ATP对比测试,即在该FpcA芯片的出错CLB处下载一个8位加法器,如图5(a所示,其测试结果如图5(b所示。从仿真结果中可以判断加法器的输出第0位和第5位有固定为1的错误,此结果说明了图4中全覆盖测试中测试位置(6。10处的CLB存在错误。同时,为了进行对比实验,把相同的加法器下载至同一个FPGA芯片未出错的区域,如图6(a所示,其测试结果如图6(b所示,测试加

4、法器的结果是正确的。(a涉及出错单元的加法器配置图形(aAn erfoT adder cell continuation graph(b涉及出错单,亡的加法器测试结果(bAn erlW adder cell te8l resul协图5涉及出错单元的加法器的测试Pig。5Test result of all,eYlmradder cell 万方数据仪器仪表学报第3l卷(a不涉及出错单元的加法器配置I冬j形(aA rmTt"t adder cell configuration graph(b小涉及出错单元的加法器测试结果(bAn correct adder cell test resul

5、ts图6不涉及出错单元的加法器的测试Fig.6Test result of a correct adder cell本文提出的FPGA芯片CLB全覆盖测试方法有以下2项主要优势:1该测试方法实现r把一个FPGA中所有的CLB单元配置成一个串行扫描链,且每一个CLB单元在该扫描链中具有唯一给定坐标,实现了FPGA芯片的CLB伞覆盖测试及错误单元定位;2由于该测试方法能够完成FPGA中错误CLB单元的定位,这为通过冗余技术和适肖的算法实现自动修复FPGA中的错误提供了基础,对此将进一步开展研究。4结论本文提出了一种基于SOC软硬件协同仿效技术的FPGA中CLB的全覆盖定位测试方法。该方法通过建立F

6、PGA自动测试系统解决了FPGA测试需要多次配置的问题,使FPGA的测试过程连续自动完成,这样弥补了ATE测试机对FPGA测试的不足。该方法采用自主开发的软件(ConPlacement软件,产生以规则布局CLB串行移位阵列为基础的FPGA定位配置图形,以及FPGA错误定位算法。通过使用该方法对Xilinx4010芯片进行测试,结果表明该方法能够实现FPGA中所有CLB的全覆盖测试和错误CLB单元的定位,从而验证了所提出测试方法的有效性。参考文献1崔旭涛,杨日杰,何友.基于DSP+FPGA的信号处理实验系统研制J.仪器仪表学报,2007,28(5:919-922.CUI X T,YANG R J

7、,HE Y.Development of signal pro-eessing system based on DSP and FPGAJ.ChineseJournal ofScientific Instrument.2007,28(5:919-922. 2刘杰,牛燕雄,董伟,等.基于FPGA的视频信号发生器设计与应用研究J.仪器仪表学报,2008,29(3:654-657.LIU J,N1U Y X,DONG W,et a1.Design and applica-tion of vedio sis,1al generator based on FPGAJ.Chi-nese Journal o

8、f Scientific Instrument,2008,29(3:654-657.【3杨自恒,周平,刘佳,等.基于FPGA的椭圆曲线点乘算法设计与实现J.仪器仪表学报,2009,30(7:1546-1551.YANG Z H,ZHOU P,LIU J,et a1.Improvement andimplementation of the algorithm design of elliptic cunredot product based on GFf J1.Chinese Journal of Scientif-ic Instrument,2009,30(7:1546-1551.4杜高明,王

9、锐,胡永华,等.一种改进的微控制器FP-GA原型芯片设计与验证J.仪器仪表学报,2006,27(6:2346-2349.DU G M,WANG R,HU Y H,et a1.Design and verification of an8-bit MPU prototype in FPGA enviromentJ.Chinese Journal of Scientific Instrument,2006,27(6:2346-2349.5TOUTOUNCHI S,LAI A.FPGA teSt and overageC.Proeeedings IEEE International Test Conf

10、erence2002,Baltimore,MD。USA,2002:599-607。6李扬,孙玉国,金鑫.基于嵌入式逻辑分析仪的FPGA测试J.仪器仪表学报。2006,27(6:2372-2373.U Y,SUN Y G.J1N X.FPGA signal extraction based onembedded logic anMyzerJ.Chinese Journal of ScientificInstrument,2006,27(6:2372-2373.7吉国凡,赵智吴,杨嵩.基于ATE的FPGA测试方法J.电子测试,2007(12:43-46,JI G F,ZHAO ZH H。YANG

11、S.ATE-based FPGA testapproachJ.Electronic Test,2007(12:43舶.8HUANG W K,LOMBARDI F.An approach for testingprogrammable/configurable field programmable gate arrayc.VLSI Test Symposium,1996.Proceedings of14th.,Princeton,NJ,USA,1996:450-455.9INOUE T,FUJIWARA H,MICHINISHl H,et a1.Universatest complexity o

12、f field-pmgammable gate arraysC.Test Symposium,1995.,Proceedillgs of the Fourth 万方数据第4期廖永波等:一种FPGA的可编程逻辑单元的全覆盖测试方法861Asian,Bangalore,India,1995:259-265.10DOUMAR A,ITO H.Detecting。diagnosing,and tolera-ring faults in SRAMbased field programmable gate al'-rays:A surveyJ.IEEE Transactions on Very L

13、argeScale Integration Systems,2003,11(3:386-405. 11HUANG W K,ZHANG M Y,MEYER F J,et a1.AnXORtree based technique for constant testability of con.figarable FPGAsC.Test Symposium,1997.(ATSapos;97Proceedings,Sixth Asian,Washington,USA。1997:248-253.12HUANG W L,MEYER F J,LOMBARDI F.Mulfiplefault detectio

14、n in logic resources of FPGAsC1.Defectand Fault Tolerance in VLSI Systems.1997Proceed.ings,Pairs,FRANCE,1997:186-194,13HUANG W K,MEYER F J,LOMBARDI F.Array.based testing of FPGAs:architecture andcomplexityC.Proceedings Eighth Annual IEEE Conference onInnovative Systems in Silicon,Texas,USA,1996:249.

15、258.14SHYUEKUNG L U,CHEN C Y.Fauh detection andfault diagnosis techniques for lookup table FPGAsC。Proceedings of the1lth Asian Test Symposium.Guam,USA,2002:236-241.15GIRARD P.BIST of delay faults in the logic architectureof symmetrical FPGAsc.Proceedings of the10thIEEE International OnLine Testing S

16、ymposium(IOLTS04,Funchal,Madeira Island,Portngal,2004:187.192.16LIAO Y B.A HW/SW CO.verification technique for FP-GA testc.IEEE Prec.ICTD,Chengdu,China,2009:456-459.17梅安华,田建生,刘欢,等.基于总线灵活配置FPGAJ.电子技术,2004(9:18-21MEI AN H,T1AN J SH,LIU H,et a1.Flexible FPGAconfigurationbased on bus structureJ.Electron

17、ic Technology,2004(9:18-21.18李平,廖永波,阮爱武,等.SOC软硬件协同技术的FP-GA芯片测试新方法J,电子科技大学学报,2009(9:716.720.U P,LIAO Y B,RUAN AI W。et a1.Novel approach totest field programmable gatearraybased on SoC HW/SW COverification technologyJ.Journal of University ofElectronic Science and Technology of China,2009(9:716-720.19

18、LIAO Y B,LI P,RUAN AI W,et a1.A HW/SW CO.verification technique for field programmable gate array(FPGAtestc.IEEE Circuits and Systems Intema-tional Conference on Testing and Diagnosis,Chengdu,China,2009:1-4.20RENOVELL M。PORTAL J M,FIGUERAS J,et al。Minimizing the number of test configurations for differentFPGA familiesC.8th Asian Test Symposium。Shanghai,China,1999:363-368.作者简介廖永波,1999年