数字逻辑组合逻辑电路

1、3.4 组合逻辑器件组合逻辑器件3.3 组合逻辑电路的等价变换组合逻辑电路的等价变换3.2 组合逻辑设计组合逻辑设计3.1 组合逻辑分析组合逻辑分析组合逻辑的概念组合逻辑的概念组合逻辑组合逻辑： 由各种门电路组合而成且无反馈由各种门电路组合而成且无反馈的逻辑电路，称为组合逻辑电路，的逻辑电路，称为组合逻辑电路，简称组合逻辑。简称组合逻辑。3.1 组合逻辑分析组合逻辑分析任务任务:根据已知逻辑电路图，找出组合逻辑电路根据已知逻辑电路图，找出组合逻辑电路的输入与输出关系，确定在什么样的输入取值组的输入与输出关系，确定在什么样的输入取值组合下对应的输出为。合下对应的输出为。步骤步骤:3.1.1 3.

2、1.1 逐级电平推导法逐级电平推导法 先假设输出为逻辑先假设输出为逻辑1 1或或0 0，然后逐级向前推导，然后逐级向前推导，直到确定输入的逻辑值。直到确定输入的逻辑值。【例例 1 1】分析图分析图3.13.1所示电路的逻辑功能。所示电路的逻辑功能。解：假设解：假设F F的输出为的输出为1 1。F F是门电路（是门电路（4 4）的输出，该门电路是与门；因此若）的输出，该门电路是与门；因此若F F要输出要输出1 1，两，两个输入个输入N N和和C C必须同时为必须同时为1.1.，即：，即： N = 1 N = 1 并且并且 C = 1C = 1；再往前推导：若使得再往前推导：若使得N=1N=1，则

3、或非门（，则或非门（3 3）的两个输入必须同时为）的两个输入必须同时为0 0，即：，即： M1 = 0 M1 = 0 并且并且 M2 = 0M2 = 0；M1M1、M2M2是第一级两个非门的输出。显然：是第一级两个非门的输出。显然：若要若要M1 = 0M1 = 0，必须，必须 A = 1A = 1；若要若要M2 = 0M2 = 0，必须，必须 B = 1B = 1；综合以上条件，若要综合以上条件，若要F F输出为输出为1 1，必须同时满足：，必须同时满足：A = 1 B = 1 C = 1A = 1 B = 1 C = 1；因此电路逻辑功能为：因此电路逻辑功能为：F = ABCF = ABC；

4、【例例2】分析图分析图(a)所示的逻辑电路所示的逻辑电路 解：设解：设F=1,则则X1=0或或X2=0。 若若X1=0,则则A=B=1;若若X2=0,则则A=B=0 所以所以,电路的功能是判断输入是否相同，此电路可以用电路的功能是判断输入是否相同，此电路可以用一个同或门取代一个同或门取代,如图如图(b)所示。所示。 3.1.2 3.1.2 列写布尔表达式法列写布尔表达式法【例例3】指出图指出图(a)中所示电路的逻辑功能。中所示电路的逻辑功能。 解：解：DCBADCBACCBADCBACCBAF)()(可见，简化后的电路是一个四输入的或门。可见，简化后的电路是一个四输入的或门。3.1.3 3.1

5、.3 数字波形图分析法数字波形图分析法 这种方法是对逻辑门的所有输入变量这种方法是对逻辑门的所有输入变量施以输入波形，逐级画出各个门电路的输施以输入波形，逐级画出各个门电路的输出波形，乃至画出最后的输出波形。出波形，乃至画出最后的输出波形。【例例4 4】图图(a)(a)所示的逻辑电路有所示的逻辑电路有A,B,C,DA,B,C,D四个变量，输入波形如图四个变量，输入波形如图(b)(b)所示。所示。 画出画出X X，X X，X X，X X及最后输出及最后输出F F的数字波形图。的数字波形图。【例 5】画出图3.3所示电路的波形图。3.1.4 3.1.4 列写逻辑电路真值表法列写逻辑电路真值表法 【

6、例例4】分析图中所示电路的逻辑功能分析图中所示电路的逻辑功能解解: :先写出表达式并化简先写出表达式并化简CBBACACBACBACBBACACBCBBABACABACBBACABACBBAF)()()()()()(CABABAF功能说明：该电路完成的真值表如图所示。功能说明：该电路完成的真值表如图所示。 【例例 7】分析图分析图3.4所示电路的逻辑功能所示电路的逻辑功能 FABCD图3.4 列写布尔表达式法MNJKJ AB,K C DF JK JK JK AC D BC D ABC ABD 解解：画卡诺图可知，上式是最简式。画卡诺图可知，上式是最简式。真值表见书真值表见书. 列写逻辑真值表法

7、列写逻辑真值表法思路清晰，生成的布尔表达式简思路清晰，生成的布尔表达式简洁清楚，并能够通过对结果的分析化简改进电路，是洁清楚，并能够通过对结果的分析化简改进电路，是最常用的电路分析方法。最常用的电路分析方法。3-2 组合逻辑设计组合逻辑设计组合逻辑电路的设计步骤组合逻辑电路的设计步骤 逻辑问题的描述逻辑问题的描述 利用任意项的逻辑设计利用任意项的逻辑设计 3.2.1 3.2.1 组合逻辑电路的设计步骤组合逻辑电路的设计步骤 （1 1）什么是组合逻辑电路的设计？）什么是组合逻辑电路的设计？ 根据给定的逻辑命题，设计出能实现其功能的逻根据给定的逻辑命题，设计出能实现其功能的逻辑电路。辑电路。（2

8、2）组合逻辑电路的设计步骤）组合逻辑电路的设计步骤（3）组合逻辑电路的设计要求）组合逻辑电路的设计要求 满足速度要求，应使级数尽量少， 以减少门电路的延迟。电路用最少的逻辑门(成本低) ；最少的输入端数；芯片间的连线最少(可靠性高)；3.2.2 3.2.2 逻辑问题的描述逻辑问题的描述 逻辑问题的描述：将文字描述的设计要求抽象逻辑问题的描述：将文字描述的设计要求抽象为一个逻辑表达式。为一个逻辑表达式。 通常的方法是：先建立输入输出逻辑变量的真通常的方法是：先建立输入输出逻辑变量的真值表，再由真值表写出逻辑表达式。有些情况下，值表，再由真值表写出逻辑表达式。有些情况下，可由设计要求直接建立逻辑表

9、达式。可由设计要求直接建立逻辑表达式。解：根据题意，解锁信号在三种情况下的发出：解：根据题意，解锁信号在三种情况下的发出：(1)同时按同时按“*”和和“1”；(2)按按“#”；(3)按按“开机键开机键”；【例8】设计一个手机解锁快捷电路。可以同时按“*”和“1”解锁，也可以按“#”解锁，开机时，开机键同时给出解锁信号，手机开机以后即是已解锁状态。设电路输出为解锁信号设电路输出为解锁信号F，F=1为有效解锁信号，为有效解锁信号，F=0无效；无效； 设电路输入设电路输入A、B、C、D分别对应分别对应“*”、“1”、“#”和和“开开机键机键”，按下对应键则输入端输入信号，按下对应键则输入端输入信号

10、“1”，否则维持，否则维持“0”。根据题意，逻辑函数为根据题意，逻辑函数为 F=f（A、B、C、D）=AB+C+D【例例9 9】设计一个多数表决电路，以判断设计一个多数表决电路，以判断A A、B B、C C三人中是否三人中是否多数赞同。多数赞同。A B CF0 0 000 0 100 1 000 1 111 0 001 0 111 1 011 1 11（2 2）表达式）表达式ACBCABFABCCABCBABCAFm:)7 , 6 , 5 , 3(由卡诺图得（3 3）电路图（略）电路图（略）解：（解：（1）真值表）真值表【例例 1010】设计一个猜拳游戏电路。两个玩家可以选择出锤子、剪刀、布。

11、游戏规则是：剪刀克布、布克锤子、锤子克剪刀，被克的一方叛输，若双方相同，则叛平局。任一方玩家可随时选择复位，重新开始游戏，复位后，输出状态为平局。解：解： (1）设计输入编码表。A1（B1）A2（B2）玩家选择玩家选择00游戏复位游戏复位01锤子锤子10剪刀剪刀11布布表表3.3 3.3 猜拳游戏输入编码表猜拳游戏输入编码表表表3.4 3.4 猜拳游戏输出编码表猜拳游戏输出编码表F1F2游戏结果00平局01A胜10B胜11无关项（2 2）设计输出编码表）设计输出编码表 表表3.5 猜拳游戏真值表猜拳游戏真值表 A选择选择A1A2B选择选择B1B2结果结果F1F2复位复位00*平局平局00*复位

12、复位00平局平局00石头石头01石头石头01平局平局00石头石头01剪刀剪刀10A胜胜01石头石头01布布11B胜胜10剪刀剪刀10石头石头01B胜胜10剪刀剪刀10剪刀剪刀10平局平局00剪刀剪刀10布布11A胜胜01布布11石头石头01A胜胜01布布11剪刀剪刀10B胜胜10布布11布布11平局平局00(4(4）由卡诺图得最简表达式。）由卡诺图得最简表达式。11 2 1 21 21 21 2 1 221 2 1 21 2 1 21 2 1 2FA A B BA AB BA A B BFA A B BA A B BA A B B(5(5）逻辑电路图：）逻辑电路图：( (略略) )【例例 11

13、11】设计电路实现二位二进制数的加法运算。设计电路实现二位二进制数的加法运算。输输 入入输输 出出A1A0B1B0S2S1S00000000000100100100100011011010000101010100110011011110010000101001011101010010111011100011110110011101011111110解：（解：（1 1）真值表）真值表设两个二位二进制数是设两个二位二进制数是A1A1、A0A0和和B1B1、B0B0，它们的和为三位二进制数它们的和为三位二进制数S2S2、S1S1、S0S0，真值表如左：真值表如左：)15,14,13,11,10, 7

14、()15,12, 9 , 8 , 6 , 5 , 3 , 2()14,12,11, 9 , 6 , 4 , 3 , 1 (210mmmSSS0010101120101010101110100101110000000ABBAABABSAABBAABBAABABBABBAABSBABABAS（2 2）由真值表可得：）由真值表可得：（3 3）利用卡诺图化简后可得：）利用卡诺图化简后可得：（4 4）画逻辑电路图（略）画逻辑电路图（略）【例12】已知 X=X1X2（即X1*2+X2=X）， Y=Y1Y2(即Y=2Y1+Y2)是两个正整数， 要求：写出XY的逻辑表达式， 设计判别XY的电路。解:判别电路示

15、意图X Y判别电路X 1X 2Y 1Y 2高位低位高位低位F（1 1）设）设XYXY时时,F=1,X=Y,F=1,XY,F=1,XY,F=1 当当X1=Y1X1=Y1时时, ,若若X2=1,Y2=0,X2=1,Y2=0, 则则XY,F=1XY,F=1 其它情况下其它情况下,X=Y,F=0,XY的真的真 值表。值表。XYFX1X2Y1Y210101001111012121212111yyxxyyxxyxF真值表真值表表达式表达式（4）画逻辑图(略) 【例13】某民航客机的安全起飞装置在同时满足下列条件时，发出允许滑跑信号：发动机开关接通；飞行员入座，且座位保险带已扣上；乘客入座，且座位保险带已扣

16、上，或座位上无乘客试写出允许发出滑跑信号的逻辑表达式。解：该装置的逻辑变量有： 发动机启动信号S（发动机启动时S=1） 飞行员入座信号A（飞行员入座时A=1） 飞行员座位保险带已扣上信号B（飞行员座位保险带扣上时 B=1） 乘客座位状态信号M（有乘客时，Mi=1；无乘客时Mi=0， i=1,2,3,n） 乘客座位保险带扣上信号Ni（乘客座位保险带扣上时， Ni=1，i=1,2,n） 该装置的输出变量为F。当允许飞机滑跑的条件满足时， F=1逻辑表达式为：1112221122()().()()().()nnnnnFSABM NMM NMM NMSAB NMNMNM【例例1414】飞机有三个起落架

17、飞机有三个起落架A A、B B、C C。当一个起落架。当一个起落架放下时，它的传感器产生低电平；当起落架收回时放下时，它的传感器产生低电平；当起落架收回时，它的传感器产生高电平。在飞机着陆时，要求三，它的传感器产生高电平。在飞机着陆时，要求三个起落架都是放下的。如果三个起落架严格同时放个起落架都是放下的。如果三个起落架严格同时放下，则绿灯亮；如果有任何一个未放下，则红色指下，则绿灯亮；如果有任何一个未放下，则红色指示灯亮，驾驶员不能降落。试写出红灯亮和绿灯亮示灯亮，驾驶员不能降落。试写出红灯亮和绿灯亮的逻辑表达式。的逻辑表达式。2FABC1FABC解：红灯亮表达式（只要有一个起落架未放下，解：

18、红灯亮表达式（只要有一个起落架未放下，则红灯亮）则红灯亮） 绿灯亮表达式绿灯亮表达式3.2.3 3.2.3 利用任意项的逻辑设计利用任意项的逻辑设计 任意项：在某些实际问题中，输入变量的任意项：在某些实际问题中，输入变量的某些取值根本不会出现，或即使出现了也不某些取值根本不会出现，或即使出现了也不予关心。这样的取值称为任意项，也称为无予关心。这样的取值称为任意项，也称为无关项。利用无关项可简化逻辑设计。关项。利用无关项可简化逻辑设计。【例15】用与非门设计一个判别电路，以判断8421码所表示的十进制数之值是否大于等于5。解：（解：（1 1）真值表（设）真值表（设84218421码码为为ABCD

19、ABCD，输出函数为，输出函数为F F）A B C DF0 0 0 000 0 0 100 0 1 000 0 1 100 1 0 000 1 0 110 1 1 010 1 1 111 0 0 011 0 0 111 0 1 0X1 0 1 1X1 1 0 0X1 1 0 1X1 1 1 0X1 1 1 1X（2 2）表达式：）表达式：(5,6,7,8,9)(10,11,12,13,14,15)mF（3 3）卡诺图：）卡诺图： A AB BC CD D0 X 100011XX1XX10XF FFA BC BD（4）与非门实现： FABCBD（5）电路（略） 【例例 1616】设计一个比对电路

20、，判断幼儿园入园小朋友的年龄设计一个比对电路，判断幼儿园入园小朋友的年龄是否大于是否大于3 3岁。（注：幼儿园儿童年龄在岁。（注：幼儿园儿童年龄在26岁之间。）岁之间。）ABC儿童年龄儿童年龄F000不使用不使用无关项无关项001不使用不使用无关项无关项0102岁岁00113岁岁01004岁岁11015岁岁11106岁岁1111不使用不使用无关项无关项解：（解：（1 1）真值表）真值表（2 2）由卡诺图得最简表达式）由卡诺图得最简表达式F=A；（3 3）画出逻辑电路图：（略）画出逻辑电路图：（略）【例例 1313】如图如图3.63.6所示，太阳能热水器户外水箱中有低、中、所示，太阳能热水器户外

21、水箱中有低、中、高高3 3个水位感应装置，个水位感应装置，3 3根信号线分别将它们与编码器连接，根信号线分别将它们与编码器连接，对用户输入进行编码后，将水位信号输出至户内的控制器。对用户输入进行编码后，将水位信号输出至户内的控制器。用户在控制器上可输入预设水位值，当实际水位低于用户预用户在控制器上可输入预设水位值，当实际水位低于用户预设水位时，控制器电路能控制进水阀门自动给水箱加水直至设水位时，控制器电路能控制进水阀门自动给水箱加水直至水位与用户预设水位相同，其中编码器输出的实际水位设为水位与用户预设水位相同，其中编码器输出的实际水位设为A1A1、A0A0，A1A1、A0A0的编码与水箱水位的

22、对应关系如表的编码与水箱水位的对应关系如表3.93.9所示：所示：请设计实现其中的控制器电路。请设计实现其中的控制器电路。表表3.9 3.9 水箱水箱实际水位实际水位编码表编码表A A1 1A A0 0水箱实际水位水箱实际水位0 00 0缺水缺水0 01 1低低1 10 0中中1 11 1高高解：（解：（1 1）预设水位预设水位编码表编码表B1B0预设水位预设水位00低低01中中10高高11不用不用（2 2）真值表）真值表 设输出为设输出为F F，F=1F=1表表示打开阀门，水箱进水，示打开阀门，水箱进水，F=0F=0表示关闭阀门，水箱表示关闭阀门，水箱不进水；不进水；实际水位实际水位预设水位

23、预设水位输出输出A1A0B1B0F0000101000100001100000011010111001011010001010110110101111000011无关项无关项0111无关项无关项1011无关项无关项1111无关项无关项（3 3）根据真值表可得：）根据真值表可得：（4 4）卡诺图化简）卡诺图化简（5)5)画出逻辑电路图（略）画出逻辑电路图（略）(0,4,5,8,9,10)(12,13,14,15)mF3-3 组合逻辑电路的等价变换组合逻辑电路的等价变换3.3.1 摩根定理的应用摩根定理的应用与非门、非或门等价性验证；非与门、或非门等价性验证与非门、非或门等价性验证；非与门、或非门

24、等价性验证3.3.23.3.2 与非门、或非门作为通用元件与非门、或非门作为通用元件 一个逻辑函数可以用与非门实现，也可以用或非门一个逻辑函数可以用与非门实现，也可以用或非门实现，也可以用与或非门实现。实现，也可以用与或非门实现。 与非门作为通用元件。与非门作为通用元件。 或非门作为通用元件。或非门作为通用元件。与非门与非门/ /非或门进行等价变换非或门进行等价变换 图示，左边的逻辑门电路实现与或运算，中间输出图示，左边的逻辑门电路实现与或运算，中间输出与输入带两个小圆圈符号，它表示与输入带两个小圆圈符号，它表示“非非”运算，连续两运算，连续两个非，可以将非符号（小圆圈）取消，因此等价于右边个

25、非，可以将非符号（小圆圈）取消，因此等价于右边的逻辑电路。显然右边逻辑电路的传输速度快倍。的逻辑电路。显然右边逻辑电路的传输速度快倍。3.3.3 与非门实现逻辑函数方法：对方法：对F两次求反。两次求反。【例例1212】采用与非门实现函数采用与非门实现函数 【解解】 对对F F两次求反，可得：两次求反，可得： 逻辑图：逻辑图：ACBCABFACBCABACBCABFF3.3.4 3.3.4 逻辑函数的或非门实现逻辑函数的或非门实现步骤：先求逻辑函数的对偶式，然后将对偶式进行两次取反，步骤：先求逻辑函数的对偶式，然后将对偶式进行两次取反，最后将取反后的结果再次求对偶式得到结果。最后将取反后的结果再

26、次求对偶式得到结果。 【例例 1111】用或非门实现逻辑函数用或非门实现逻辑函数 ACBCBAF解解: (1)求函数的对偶式：求函数的对偶式： CBACABCACBACABCACBBAF)()()(2)对偶式二次求反：对偶式二次求反：ACCBABACCBABFF(3)将取反后的对偶式再次求对偶式：将取反后的对偶式再次求对偶式：CACBBAFF) (（4 4）电路图）电路图3.3.5 3.3.5 逻辑函数的与或非门实现逻辑函数的与或非门实现方法：两次取反。方法：两次取反。ACBCBAFCACBBACACBBAACBCBAACBCBAFF)()(【例例 1212】用与或非门实现逻辑函数用与或非门实

27、现逻辑函数解：解： （1 1）对函数二次求反：）对函数二次求反：（2 2）电路图）电路图3-4 数据选择器与分配器数据选择器与分配器3.4.1 数据选择器数据选择器 数据选择器数据选择器: : 根据地址码的要求，从多路输入信号根据地址码的要求，从多路输入信号中选择其中一路输出的电路。又称为多路选择器中选择其中一路输出的电路。又称为多路选择器(Multiplexer(Multiplexer，简称，简称MUX)MUX)或多路开关。或多路开关。 4 4选选1 1数据选择器功能示意图如下图所示。数据选择器功能示意图如下图所示。 (1) 双双4选选1数据选择器数据选择器: 74LS1531D01D11D

28、21D31ST2D02D12D22D32STA0 A11Y2YST选择输入数据输入控制输出A1A0D3D2D1D0Y1000D00D001D10D110D20D211D30D374LS153输出函数表达式：输出函数表达式：33221100301201101001DmDmDmDmDAADAADAADAAY例例1 用四路选择器用四路选择器74LS153实现下列逻辑函数。实现下列逻辑函数。 F（X，Y，Z）=（1，2，3，4，5，6）解：解：ZXYZZYXZZYXZYXZXYZYXZYXYZXZYXZYXF)()()6,5,4,3,2,1(对照比较器表达式，得到：对照比较器表达式，得到： 10011

29、213AXAYDZDZZDZZDZA1A0D0D1D2D3STXYZZ+5V+5VY=(1,2,3,4,5,6)例2 用四路选择器74LS253构成分时多路转换电路。 解：74LS253也是一种双四选一多路选择器，其逻辑功能与74LS153完全相同。不同之处在于它是三态输出，可组成系统的数据总线接口，并驱动这种数据总线。 题目要求：将并行输入的数据X0，X1，X2，X3转换成按时间前后排列的串行信号输出。A1A0D0D1D2D3STX0X3X1X2Y 方法：将并行输入信号方法：将并行输入信号X0X4连接到连接到D0D3上，并上，并使使A1、A0周期性地加载：周期性地加载：00011011四个控

30、四个控制信号，则输出端制信号，则输出端Y将输出将输出X0X3。（2）8选1数据选择器：74LS151 74LS151功能逻辑图及其真值表如下图所示 CT74LS151 CT74LS151 输出函数表达式：输出函数表达式：70126012501240123012201210120012DAAADAAADAAADAAADAAADAAADAAADAAAY7766554433221100DmDmDmDmDmDmDmDm 例例3 3 用数据选择器实现函数用数据选择器实现函数 BCACABY 解解 (1) (1) 选择数据选择器 Y为三变量函数，故选用8选1数据选择器，现选用 74LS151。(2) 写出

31、逻辑函数的最小项表达式ABCCABCBABCABCACABY(3) 写出数据选择器的输出表达式70126012501240123012201210120012DAAADAAADAAADAAADAAADAAADAAADAAAY210,AABACA则(4) (4) 比较比较 Y Y 和和 YY两式中对应的最小项，两式中对应的最小项，令令 76543210ABCDDCABCDBADCBABCDADCBACDBADCBAY04210DDDD17653DDDD 为使为使 Y Y = = Y Y，应令，应令(5) (5) 画连线图画连线图ABCCABCBABCABCACABY701260125012401

32、23012201210120012DAAADAAADAAADAAADAAADAAADAAADAAAY2.4.2 2.4.2 数据分配器数据分配器数据分配器: 根据地址码的要求，将一路数据分配到指定输出通道上去的电路。（单输入、多输出构件。从哪一路输出，由地址输入确定。）又称为多路分配器（Demultiplexer，简称DMUX）。其工作示意图如下图所示。1f01f11f21f32f02f12f22f31D1ST2D2STA1 A0（1）双1：4线数据分配器：74LS15574LS155是双1：4线数据分配器，结构见图所示。外部标明了两个独立数据分配器的数据输入、输出线和控制信号线。 当地址输入

33、A1A0=00，且使能控制ST有效时，数据输入 发送到f0输出端；当地址输入A1A0=01，且使能控制ST有效时，数据输入 发送到f1输出端；依次类推。DD74LS155数据分配器功能表为：输入输出输入输出1ST1A11A01f01f11f21f3/(2ST) 2A12A02f02f12f22f301111X0011X010111D111111D111111D111111D10000X0011X010112D111112D111112D111112D74LS15574LS155的功能扩展：的功能扩展：将将STST和和 连在一起作为地址输入A2，两个数据输入端 连在一起，作为数据输入，则芯74L

34、S155可以组成一个1：8线数据分配器。STD【例4】 利用DMUX和MUX设计一个实现8路数据传输的逻辑电路。【解】： 使用一个8选1的MUX ，再用一个1：8线的DMUX，并将它们的地址输入端A2A1A0连在一起，使A2A1A0上的控制信号依次由000-001-010-011-100-101-110-111定时变化，则可以分时实现8路数据传输。课题课题：译码器：译码器课时安排课时安排：2重点重点：译码原理、集成译码器及应用：译码原理、集成译码器及应用难点难点：集成器件的级联：集成器件的级联教学目标教学目标：使同学熟悉集成译码器，掌握它们的级联方法，：使同学熟悉集成译码器，掌握它们的级联方法

35、，应用集成译码器实现组合逻辑函数；理解显示译码器原理应用集成译码器实现组合逻辑函数；理解显示译码器原理及应用及应用 教学过程教学过程： 一、二进制译码器一、二进制译码器74LS138 二、二二、二十进制译码器十进制译码器74LS42 三、显示译码器三、显示译码器74LS48 四、译码器的应用四、译码器的应用 1、译码器级联、译码器级联 2、用译码器实现组合逻辑函数、用译码器实现组合逻辑函数译码译码是编码的逆过程，即将某二进制翻译成电是编码的逆过程，即将某二进制翻译成电路的某种状态。路的某种状态。一、二进制译码器一、二进制译码器二进制译码器的作用二进制译码器的作用：将将n种输入的组合译成种输入的

36、组合译成2n种电路状态。也叫种电路状态。也叫n-2n线译码器。线译码器。译码器的输入译码器的输入 一组二进制代码一组二进制代码译码器的输出译码器的输出一组高低电平信号一组高低电平信号&A1A0S1、2-4线译码器线译码器74LS139的内部线路的内部线路输入输入控制端控制端1Y0Y2Y3Y输输出出&A1A01Y0Y2Y3YSSAAY013SAAY012SAAY011SAAY0100m1m2m3m0S时译码器时译码器工作工作74LS139的功能表的功能表A1A01XX11110000111001101101011010111110S0Y1Y2Y3Y“”表示低电平有效。表示低电平有

37、效。2-4线译码器框图线译码器框图0A1AS3Y2Y1Y0YS1S10A11A10Y11Y12Y13Y10A11A10Y11Y12Y13Y1S20A21A20Y21Y22Y23Y2ccUGND3Y22Y21Y20Y21A20A2S274LS139管脚图管脚图一片一片74LS139中含两个中含两个2-4译码器译码器74LS138iiimSSSmSY3212、3线线8线译码器线译码器 74LS138内部线路内部线路321SSSS 0121AAAm 0120AAAm 0127AAAm 其中其中74LS138的真值表的真值表iiiimmSSSmSY3211S10S20S3时：时：当当3AAASSSY

38、Y Y Y 74LS138012123Y Y Y Y 01234567 11010 1111111111174LS138的逻辑框图的逻辑框图1S10S20S3当当 时：译码器处于工作状态时：译码器处于工作状态iiiimmSSSmSY32100120mAAAY10121mAAAY20122mAAAY70127mAAAY例例1. 用译码器构成函数发生器用译码器构成函数发生器），（）（ 5 4 3 m Y C,B,A 543543543mmmmmmYYY Y0Y7Y6Y2Y1A0A1A2S1S3S274LS138Y3Y4Y5C B A100Y&CBACBABCAY译码器应用举例译码器应用举例

39、BCACBCAF13456FACBCABCmmmmm6543165431YYYYYmmmmmF例例2.2. 使用使用3 3线线88线译码器实现逻辑函数：线译码器实现逻辑函数：解：由卡诺图得解：由卡诺图得逻辑函数的最小项形式为逻辑函数的最小项形式为对比函数与对比函数与3 3线线88线译码器输出的逻辑表达式线译码器输出的逻辑表达式电路逻辑图电路逻辑图例例3.用用74138构成下列函数发生器构成下列函数发生器12 AB A FCBCFABBC（） F1=m( 1，2，3，5 ) F2=m( 3，6，7 )解解: Y0Y7Y6Y2Y1A0A1A2S1S3S274LS138Y3Y4Y5C B A100F

40、1F2&【例例3 3】用用2 2个个3-83-8译码器组成译码器组成4-164-16译码器。译码器。 说明：用说明：用3-83-8译码器可组成译码器可组成4-164-16译码器或更大译码器或更大的译码器，这需要把使能输入作为数据输入。的译码器，这需要把使能输入作为数据输入。 Y0Y7Y6Y2Y1A0A1A2S1S3S274LS138Y3Y4Y51 0 0计数器计数器例例5：设计一个广告流水灯电路。共有设计一个广告流水灯电路。共有8个灯，要个灯，要求一亮七暗，且亮灯始终循环右移。求一亮七暗，且亮灯始终循环右移。74LS42：共有：共有16个引脚。个引脚。2. 二二十进制译码器十进制译码器

41、10个输出个输出:4个输入：个输入：A3A0；电源电源VCC；接地接地GND；90YY输入输入输出输出A3A2A1A0/y8/y7/y6/y5/y4/y3/y2/y1/y000001111111110000111111111010010111111101100111111110111010011111011110101111101111101101110111111011111011111111000101111111110010111111111表表3.16 二二十进制译码器十进制译码器74LS42真值表真值表9YYA0A1A2数码显示译码器数码显示译码器译译码码器器YYYYYY驱驱动动器器

42、YYYYYYYA3a数码显示器数码显示器bcdefgbcdefgabcdefga2. 2. 七段数字译码显示系统七段数字译码显示系统将输入的将输入的 BCD 码译成相应输出信号，码译成相应输出信号，以驱动显示器显示出相应数字的电路。以驱动显示器显示出相应数字的电路。 ( (一一) ) 数码显示译码器的结构和功能示意数码显示译码器的结构和功能示意0101a数码显示器数码显示器bcdefgYA0A1A2数码显示译码器数码显示译码器译译码码器器YYYYYY驱驱动动器器YYYYYYYA3bcdefgabcdefga输入输入 BCD 码码输出驱动七段数码管显示相应数字输出驱动七段数码管显示相应数字000

43、1( (二二) )数码显示器简介数码显示器简介数字设备中用得较多的为七段数码显示器，又称数数字设备中用得较多的为七段数码显示器，又称数码管。常用的有半导体数码显示器码管。常用的有半导体数码显示器( (LED) )和液晶显示器和液晶显示器( (LCD) )等。它们由七段可发光的字段组合而成。等。它们由七段可发光的字段组合而成。 1. 七段半导体数码显示器七段半导体数码显示器( (LED) ) abcdefgDPag fCOMbce dCOMDPabcdefgDP发光字段，由管脚发光字段，由管脚 a g 电平控制是否发光。电平控制是否发光。小数点，需要时才点亮。小数点，需要时才点亮。显示的数字形式

44、显示的数字形式主要优点：字形清晰、工作电压低、体积小、可靠主要优点：字形清晰、工作电压低、体积小、可靠 性高、响应速度快、寿命长和亮度高等。性高、响应速度快、寿命长和亮度高等。 主要缺点：工作电流大，每字段工作电流约主要缺点：工作电流大，每字段工作电流约 10 mA 。 共阳接法共阳接法 共阴接法共阴接法 半导体数码显示器内部接法半导体数码显示器内部接法COMCOMDP gfedcbaDP gfedcbaCOMCOMVCC+5 V串接限流电阻串接限流电阻 a g 和和 DP 为低电平为低电平时才能点亮相应发光段。时才能点亮相应发光段。 a g 和和 DP 为高电平为高电平时才能点亮相应发光段。

45、时才能点亮相应发光段。共阳接法数码显示器需要配共阳接法数码显示器需要配用输出低电平有效的译码器。用输出低电平有效的译码器。 共阴接法数码显示器需要配共阴接法数码显示器需要配用输出高电平有效的译码器。用输出高电平有效的译码器。RR共阳极共阳极共阴极共阴极( (三三) ) 用用74LS4874LS48驱动数码显示器驱动数码显示器 BS201A是由七个是由七个发光二极管组成的七发光二极管组成的七段荧光数码管（另有段荧光数码管（另有一个小数点显示），一个小数点显示），它采用共阴极电路。它采用共阴极电路。 74LS48是二是二-十进十进制制BCD码译码器码译码器/驱驱动器。内部逻辑结动器。内部逻辑结构先

46、进行译码，后构先进行译码，后进行驱动。进行驱动。 当当Ya-Yg中某一个或几个为高电平时，相应的中某一个或几个为高电平时，相应的发光二极管导通点亮，便显示出发光二极管导通点亮，便显示出0-9个数字。个数字。 74LS48的输入还有的输入还有三个控制信号：三个控制信号：用来熄灭器件显示的用来熄灭器件显示的0。 BI为熄灭信号为熄灭信号。BI=0时时， Ya-Yg为为0，不，不显示数字显示数字。LT为试灯信号为试灯信号。BI=1，LT=0时，七段时，七段都点亮都点亮。RBI为灭为灭0信号信号，表表3.17 3.17 共阴极七段发光数码管及共阴极七段发光数码管及74LS4874LS48真值表真值表7

47、4LS48的输入的输入七段发光数码管的输入七段发光数码管的输入（74LS48的输出）的输出）数码数码管管输出输出D3D2D1D0abcdefg数字数字显示显示0000111111000001011000010010110110120011111100130100011001140101101101150110001111163.5.2 3.5.2 编码器编码器(Encoder)(Encoder)编码器的功能和译码器编码器的功能和译码器(Decoder)的功能恰恰相反。的功能恰恰相反。编码：对所处理的信息或数据赋于二进制代码。编码：对所处理的信息或数据赋于二进制代码。译码器由译码器由N个输入产生

48、个输入产生2N个输出。个输出。编码器由编码器由2N个输入，产生个输入，产生N个输出。个输出。(1) 普通编码器普通编码器 (a)结构框图 （b）逻辑电路图9个输入端：个输入端：I9-I1中每中每个输入端接收一个代表十个输入端接收一个代表十进制数符的信号，任意时进制数符的信号，任意时刻所有输入线中只允许一刻所有输入线中只允许一个输入线上有信号。个输入线上有信号。4个输出端：个输出端：D3,D2,D1,D0组成一组二进组成一组二进制码。制码。逻辑表达式如下：逻辑表达式如下：D3= I8+ I9D2= I4+ I5+ I6+ I7D1= I2+ I3+ I6+ I7D0= I1+ I3+ I5+ I

49、5+ I9【例例3】 I9=1时，时，D3D2D1D0=1001=(9)10 I6=1时，时，D3D2D1D0=0110=(6)10 缺点：在任何时刻，所有输入线中只充许一个缺点：在任何时刻，所有输入线中只充许一个 输入线上有信号，否则编码器将发生混乱。输入线上有信号，否则编码器将发生混乱。解决方法：采用优先编码器。设计时预先对所解决方法：采用优先编码器。设计时预先对所有输入按优先顺序进行排队，当多个输入同时有输入按优先顺序进行排队，当多个输入同时有效时，只对其中优先级别最高的输入信号编有效时，只对其中优先级别最高的输入信号编码，而对级别较低的输入信号不预理睬。码，而对级别较低的输入信号不预理

50、睬。 （3）优先编码器（）优先编码器（74LS148） 不同于普通编码器，它允许多个输入线上同时不同于普通编码器，它允许多个输入线上同时有信号。有信号。 如何解决混乱？如何解决混乱？ 答：按优先顺序进行排队，仅对优先级别最高的答：按优先顺序进行排队，仅对优先级别最高的输入信号编码。输入信号编码。 74LS14874LS148是是8 8：3 3线优先编码器。线优先编码器。74LS148真值表真值表逻辑表达式逻辑表达式642164365776543217654376570IIIIIIIIIIIIIIIIIIIIIIIIIIY54254367765432765437671IIIIIIIIIIIIII

51、IIIIIIIIY456776547657672IIIIIIIIIIIIIIY3-6 数据比较器和加法器数据比较器和加法器3.6.1 数据比较器数据比较器（一）基础知识（一）基础知识 二进制比较器二进制比较器(Binary Comparator)是提供关是提供关于两个二进制操作数之间关系信息的逻辑电路。于两个二进制操作数之间关系信息的逻辑电路。 两个数的比较有三种情况：两个数的比较有三种情况：A等于等于B，A大于大于B，A小于小于B。 考虑考虑A和和B都是一位二进制数，构成比较器的都是一位二进制数，构成比较器的真值表如下：真值表如下：一位比较器真值表一位比较器真值表ABA=BABABAB) (

52、AB)Si12Si22So12So22Si11Si21So11So21Si10Si20So10So20Si13Si23So13So23译码逻辑(ABi11AiBAB)(ABABF FABABAB，ABABBi i（L Li i） 输出端输出端F FABAB=1=1，其它输出端都输出，其它输出端都输出0 0； A Ai iBBi i（MMi i）输出端）输出端F FABABABFAB3L3 100A3B2L2 100A3=B3G3A2B1L1 100A3=B3G3A2=B2G2A1B0L0 100A3=B3G3A2=B2G2A1=B1G1A0BAB端为端为0 0，A=BA=B端为端为1 1，AB

53、ABAB端接端接F FABAB端，端， A=BA=B端接端接F FA=BA=B端，端， ABAB 端接端接F FABAB端。端。【解解】两片两片74LS8574LS85构成八位二进制数据比较器连线图构成八位二进制数据比较器连线图3-6-2器器（1 1）加法器）加法器 完成两个一位二进制数加法完成两个一位二进制数加法( (不考虑低位不考虑低位的进位的进位) )的电路称为半加器。所以输入端有两的电路称为半加器。所以输入端有两个个( (加数加数B Bi i和被加数和被加数A Ai i) )，输出端也有两个，输出端也有两个( (本位本位和和S Si i和向高位的进位和向高位的进位C Ci i) )加法

54、器是计算机的重要部件之一，它是完成加法器是计算机的重要部件之一，它是完成算术加法运算的逻辑单元电路。算术加法运算的逻辑单元电路。 （2 2）半加器）半加器 半加器的真值表、逻辑表达式和电路如下：半加器的真值表、逻辑表达式和电路如下：AiBiCiSi00011011iiiiiiiBABABAS iiiBAC 0 00 00 10 10 10 11 01 0 完成两个一位完成两个一位二进制数加法，并二进制数加法，并且考虑低位来的进且考虑低位来的进位的电路称为全加位的电路称为全加器。所以输入端有器。所以输入端有三个三个( (加数加数B Bi i和被加和被加数数A Ai i还有低位来的还有低位来的进位

55、进位C Ci-1i-1) )，输出端，输出端仍有两个仍有两个( (本位和本位和S Si i和向高位的进位和向高位的进位C Ci i) )1 1）全加器真值表）全加器真值表（3 3）全加器）全加器 AiBiCi-1CiSi0000000101010010111010001101 1011010111112 2）全加器逻辑表达式）全加器逻辑表达式1iii1iii1iii1iiiiCBACBACBACBAS 1iiii1iiiCBBACAC 3 3）全加器逻辑电路）全加器逻辑电路1iii1iii1iii1iii1iii1iii1iiiiCBACBA)CB(ACBACBACBACBASii1iiiii

56、1iii1iii1iii1iii1iii1iiiiBAC)BA(BACBACBACBACBACBACBAC AiBiCi-1CiSi0000000101010010111010001101 101101011111（4 4）用半加器实现全加器）用半加器实现全加器 真值表真值表函数达式表函数达式表1iiiiCBAS ii1iiiiBAC)BA(C 实现的逻辑图实现的逻辑图对于对于n位的操作数位的操作数要用要用n个全加器。个全加器。（5 5）（四位）串行加法器）（四位）串行加法器 直接将四个全加器串接起来就可以组成四直接将四个全加器串接起来就可以组成四位串行进位加法器。位串行进位加法器。 串行加法

57、器的优点是：电路简单、连线方便。串行加法器的优点是：电路简单、连线方便。 缺点是：高位的运算必须要等到低位运算完缺点是：高位的运算必须要等到低位运算完毕后，有一个进位送上来才能作高位的运算。因毕后，有一个进位送上来才能作高位的运算。因此运算速度非常慢。如果每通过一个全加器产生此运算速度非常慢。如果每通过一个全加器产生二级门的延迟，那么总延时是二级门的延迟，那么总延时是8 8级。级。 计算机的运算必须在一个节拍内完成，那么计算机的运算必须在一个节拍内完成，那么一个节拍的时间必须大于最长的传输延迟时间。一个节拍的时间必须大于最长的传输延迟时间。 运算规则是先作低位的加法然后依次向高位进运算规则是先

58、作低位的加法然后依次向高位进行直至加法完成。行直至加法完成。 利用超前进位电路，在输入了所有的加数和被利用超前进位电路，在输入了所有的加数和被加数后，直接产生进位信息并送入各全加器中。加数后，直接产生进位信息并送入各全加器中。 由全加器第由全加器第i i位的进位公式得知：位的进位公式得知：所以：所以：110111BACBACii1iiiiBAC)BA(C 221222BACBAC（6 6）（四位）并行加法器：）（四位）并行加法器：74LS28374LS283 设设: :iiiiiiBAG),B(AP则：则：0111CPGC0121221222CPPGPGCPGC01231232332333CP

59、PPGPPGPGCPGC0123412342343443444CPPPPGPPPGPPGPGCPGC4C0C的表达式说明，最低位的进位符号的表达式说明，最低位的进位符号进位，加快了加法器的运算速度。进位，加快了加法器的运算速度。 4C可以直接传送到最高位可以直接传送到最高位上，这称为超前上，这称为超前 74LS28374LS283四位超前进位加法器逻辑图四位超前进位加法器逻辑图常用的集成四位并行进位加法器常用的集成四位并行进位加法器（TTLTTL型）型）用两片用两片74837483芯片构成一个八位二进制数加法器芯片构成一个八位二进制数加法器(A(A7 7A A6 6A A5 5A A4 4A

60、A3 3A A2 2A A1 1A A0 0+B+B7 7B B6 6B B5 5B B4 4B B3 3B B2 2B B1 1B B0 0) )。低四位的进位输出与高四位的进位输入相连接；低四位的进位输出与高四位的进位输入相连接；低四位的进位输入的接低四位的进位输入的接“0” 0” 。( (最低位没有更最低位没有更低的位进位低的位进位) )【例例】【解解】3-73-7器器利用奇利用奇( (偶偶) )校验方法进行检错的组合逻辑校验方法进行检错的组合逻辑电路称为奇偶校验器。电路称为奇偶校验器。（1）奇偶校验器：）奇偶校验器： （2）74LS280发送端监督位信号发送端监督位信号 876543210)(IIIIIIIIIFo