第四章存储器

1、第章第章 存存 储储 器器4.1 4.1 概述概述4.2 4.2 主存储器主存储器4.3 4.3 高速缓冲存储器高速缓冲存储器4.4 4.4 辅助存储器辅助存储器 4.1 概述（1 1）按存储介质分类）按存储介质分类半导体器件：半导体器件：半导体存储器（半导体存储器（RAMRAM、ROMROM，用作主存），用作主存）磁性材料：磁性材料：磁表面存储器（磁盘、磁带，用作辅存）磁表面存储器（磁盘、磁带，用作辅存）光介质：光介质：光盘存储器（用作辅存）光盘存储器（用作辅存）（2 2）按存取方式分类）按存取方式分类随机存取存储器随机存取存储器RAMRAM：存储器中任何存储单元的内容都存储器中任何存储单元

2、的内容都能被随机存取，且能被随机存取，且存取时间和存储单元的物理位置无存取时间和存储单元的物理位置无关关（主存）（主存） 只读存储器（只读存储器（ROMROM）：）：只能读出，不能写入。只能读出，不能写入。顺序存取存储器：顺序存取存储器：存取时间和存储单元的物理位置有关存取时间和存储单元的物理位置有关 （磁盘、磁带）（磁盘、磁带）相联存储器：相联存储器：按内容访问。按内容访问。一、存储器的分类一、存储器的分类3 3、按在计算机系统中的作用分类、按在计算机系统中的作用分类主存储器：主存储器：又称内存，为主机又称内存，为主机的一部分，用于的一部分，用于存放系统当前存放系统当前正在执行的数据和程序正

3、在执行的数据和程序，属于，属于临时存储器。临时存储器。辅助存储器：辅助存储器：又称外存，为外又称外存，为外部设备，用于部设备，用于存放暂不用的数存放暂不用的数据和程序据和程序，属于永久存储器。，属于永久存储器。 CPUCACHE主存（内存）主存（内存）辅存（外存）辅存（外存）磁盘、磁带、光盘磁盘、磁带、光盘 高速缓冲存储器（高速缓冲存储器（CacheCache）Flash Memory存存储储器器主存储器主存储器辅助存储器辅助存储器MROMPROMEPROMEEPROMRAMROM静态静态 RAMRAM动态动态 RAMRAM1. 1. 存储器三个主要特性的关系存储器三个主要特性的关系 二、存储

4、器的层次结构二、存储器的层次结构访问速度越来越快访问速度越来越快存储容量越来越大，每位的价格存储容量越来越大，每位的价格越来越便宜越来越便宜 缓存缓存主存主存辅存辅存CPUCache内存内存辅存辅存第一层次第一层次第二层次第二层次第三层次第三层次现代计算机中通常采用现代计算机中通常采用 “cache-cache-主存主存- -辅存辅存”三级存储系统三级存储系统。 为了弥补主存为了弥补主存速度的不足速度的不足，在，在CPUCPU和主存储器之间和主存储器之间增设速度快、容量小、每位价格较高的增设速度快、容量小、每位价格较高的CacheCache，用辅，用辅助硬件将助硬件将CacheCache和主存

5、构成整体，如图所示，称为和主存构成整体，如图所示，称为“Cache-Cache-主存主存”层次。层次。 CPUCache主存主存M辅助硬件辅助硬件 “Cache-主主存存”层次层次 为了弥补主存为了弥补主存容量的不足容量的不足，人们提出了，人们提出了“主存主存- -辅辅存存”层次，即在主存和辅存之间，增设辅助的软硬件层次，即在主存和辅存之间，增设辅助的软硬件设备，让它们构成一个整体。设备，让它们构成一个整体。 CPU主存主存辅存辅存辅助软、硬件辅助软、硬件“主存主存-辅辅存存”层次层次 4.2 4.2 主存储器主存储器一、概述一、概述1. 1. 主存的基本组成主存的基本组成存储体存储体驱动器驱

6、动器译码器译码器MAR控制电路控制电路读读写写电电路路MDR地址总线地址总线数据总线数据总线读读写写2. 2. 主存和主存和 CPU CPU 的联系的联系MDRMARCPU主主 存存读读数据总线数据总线地址总线地址总线写写 高位字节高位字节 地址为字地址地址为字地址 低位字节低位字节 地址为字地址地址为字地址设地址线设地址线 24 根根按按 字节字节 寻址寻址按按 字字 寻址寻址若字长为若字长为 16 位位按按 字字 寻址寻址若字长为若字长为 32 位位字地址字地址字节地址字节地址11109876543210840字节地址字节地址字地址字地址4523014203. 3. 主存中存储单元地址的分

7、配主存中存储单元地址的分配224 = 16 M8 M4 M4 4、主存储器的性能指标、主存储器的性能指标1 1、存储容量：、存储容量：指存储器可容纳的二进制信息量，描指存储器可容纳的二进制信息量，描述存储容量的单位是述存储容量的单位是字节或位字节或位。量化单位：量化单位：1K1K2 21010 1M 1M2 22020 1G 1G2 23030 1T 1T2 24040存储容量存储单元个数存储容量存储单元个数存储字长存储字长存储容量存储单元个数存储容量存储单元个数存储字长存储字长/8/8兆兆千兆千兆太太2 2、存储速度：、存储速度：由以下由以下3 3个方法来衡量。个方法来衡量。存取时间存取时间

8、：指启动一次存储器操作到完成该操作：指启动一次存储器操作到完成该操作所需的全部时间。存取时间愈短，其性能愈好。所需的全部时间。存取时间愈短，其性能愈好。通常存取时间用纳秒（通常存取时间用纳秒（1ns1ns10109 9s s）为单位。）为单位。存取周期存取周期：指存储器进行连续两次启动存储器操：指存储器进行连续两次启动存储器操作所需的最小间隔时间。作所需的最小间隔时间。通常存取周期通常存取周期T TC C大于存取时间大于存取时间t tA A ，即，即T TC CttA A。存储器带宽存储器带宽：是单位时间里存储器所能存取的最是单位时间里存储器所能存取的最大信息量，存储器带宽的计量单位通常是位大

9、信息量，存储器带宽的计量单位通常是位/ /秒秒（bpsbps）或字节）或字节/ /秒，它是衡量数据传输速率的秒，它是衡量数据传输速率的重要技术指标。重要技术指标。 3 3、存储器的价格：、存储器的价格：用每位的价格来衡量。用每位的价格来衡量。设存储器容量为设存储器容量为S S，总价格为，总价格为C C，则位价为，则位价为C/S(C/S(分分/ /位位) )。它不仅包含了存储元件的价格，还包括为该存它不仅包含了存储元件的价格，还包括为该存储器操作服务的外围电路的价格。储器操作服务的外围电路的价格。4 4、可靠性：、可靠性：指存储器正常工作（正确存取）的性指存储器正常工作（正确存取）的性能。能。5

10、 5、功耗：、功耗：存储器工作的耗电量。存储器工作的耗电量。存储容量、速度和价格的关系：存储容量、速度和价格的关系：速度快的存储器往往价格较高，容量也较小。速度快的存储器往往价格较高，容量也较小。容量、速度和价格三个指标是相互制约的。容量、速度和价格三个指标是相互制约的。 二、半导体存储芯片简介二、半导体存储芯片简介1. 1. 半导体存储芯片的基本结构半导体存储芯片的基本结构地地址址译译码码器器存储阵列存储阵列双双向向缓缓冲冲器器控制逻辑控制逻辑D0D1DN-1RD/WROECE A0 A1AM-1存储芯片片选线的作用存储芯片片选线的作用用用 16K 16K 1 1位位 的存储芯片组成的存储芯

11、片组成 64K 64K 8 8位位 的存储器的存储器 32片片 8片片16K 1位位 8片片16K 1位位 8片片16K 1位位 8片片16K 1位位0,015,015,70,7 读读/写控制电路写控制电路 地地址址译译码码器器 字线字线015168矩阵矩阵07D07D 位线位线 读读 / 写选通写选通A3A2A1A02. 2. 半导体存储芯片的译码驱动方式半导体存储芯片的译码驱动方式(1) (1) 线选法线选法00000,00,7007D07D 读读 / 写写选通选通 读读/ /写控制电路写控制电路 A3A2A1A0A40,310,031,031,31 Y Y 地址译码器地址译码器 X X地

12、地址址译译码码器器 3232 矩阵矩阵A9I/OA8A7A56AY0Y31X0X31D读读/写写(2) (2) 重合法重合法00000000000,031,00,31I/OD0,0读读（1 1）SRAMSRAM存储位元存储位元n“1” “1” 状状态：态：A=1,B=0T1截止T2导通n“0”0”状状态：态：A=0，B=1T2截止T1导通六管六管MOS静态存储器结构静态存储器结构 三、随机存取存储器三、随机存取存储器 ( RAM )( RAM ) 1. 1. 静态静态 RAM (SRAM)RAM (SRAM) 单元电路由六个单元电路由六个MOSMOS管组成，编号为管组成，编号为T1-T8T1-

13、T8。T1T1、T2T2两两个组成双稳态触发器，这是单元电路的基本存储单元。个组成双稳态触发器，这是单元电路的基本存储单元。T3T3、T4T4为负载管；为负载管；T3T3和和T1T1构成一个反向器，负载构成一个反向器，负载T4T4和和T1T1构成另外一个反向器，这两个反向器构成一个双稳构成另外一个反向器，这两个反向器构成一个双稳态触发器。态触发器。pT5T5、T6T6为控制管，接为控制管，接X X地址选择线（又称字线），当地址选择线（又称字线），当X X地址选择线为高电平时，地址选择线为高电平时，T5T5、T6T6导通，使双稳态电导通，使双稳态电路与读路与读/ /写电路连接，可对其进行写入或读

14、出。当写电路连接，可对其进行写入或读出。当X X地址选择线为低电平时，地址选择线为低电平时，T5T5、T6T6断开，双稳态电路断开，双稳态电路与读与读/ /写电路断开，写电路断开，T1T1、T2T2存储信息保持原状态不变。存储信息保持原状态不变。 （1 1）写操作）写操作 如果要写入如果要写入1 1，则在，则在I/OI/O线上输入高电平，在线上输入高电平，在I/OI/O线上输入低电线上输入低电平，它们通过平，它们通过T5T5、T7T7和和T6T6、T8T8分别与分别与A A、B B端相连，使端相连，使A A1 1，B B0 0。则。则T1T1截止，截止，T2T2导通。当输入信号和地址选择信号消

15、失后，导通。当输入信号和地址选择信号消失后，T5T5、T6 T6 、T7T7、T8T8截止，截止，T1T1、T2T2保持被写入的状态。只要不断电，写保持被写入的状态。只要不断电，写入的信息就保持不变。入的信息就保持不变。（2 2）读操作）读操作 只要某个存储单元被选中，则只要某个存储单元被选中，则T T5 5、T T6 6 、T T7 7、T T8 8导导通，存储信号被送到通，存储信号被送到 I/OI/O和和I/OI/O线上。读出时线上。读出时I/OI/O和和I/OI/O线接到一个差动放大器上，由电流的方向可以判线接到一个差动放大器上，由电流的方向可以判定存储单元的信号是定存储单元的信号是“1

16、”1”还是还是“0”0”。 (2) (2) 静态静态 RAM RAM 芯片举例芯片举例 Intel 2114 Intel 2114 外特性外特性存储容量存储容量1K1K4 4 位位I/O1I/O2I/O3I/O4A0A8A9WECSVCCGNDIntel 2114行行地地址址译译码码 存储矩阵存储矩阵64646464A3A4A5A6A7A8 A0 A1 A2 A9I/O1I/O2I/O3I/O4输入输入数据数据控制控制CS&1&2WE列列I/O电路电路列选择列选择 Intel 2114 RAM Intel 2114 RAM 矩阵矩阵 (64 (64 64) 64) 读读A3A4

17、A5A6A7A8A0A1A2A9150311647326348150311647326348读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路0163015行行地地址址译译码码列列地地址址译译码码I/O1I/O2I/O3I/O4WECS第一组第一组第二组第二组第三组第三组第四组第四组150311647326348150311647326348读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路0163015行行地地址址译译码码列列地地址址译译码码I/O1I/O2I/O3I/O4WECS第一组第一组第二组第二组第三组第三组第四组第四组0000000000 Intel 2

18、114 RAM Intel 2114 RAM 矩阵矩阵 (64 (64 64) 64) 读读第一组第一组第二组第二组第三组第三组第四组第四组150311647326348150311647326348读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路0163015行行地地址址译译码码列列地地址址译译码码I/O1I/O2I/O3I/O4WECS0000000000 Intel 2114 RAM Intel 2114 RAM 矩阵矩阵 (64 (64 64) 64) 读读150311647326348第一组第一组第二组第二组第三组第三组第四组第四组 Intel 2114 RAM In

19、tel 2114 RAM 矩阵矩阵 (64 (64 64) 64) 读读150311647326348150311647326348读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路0163015行行地地址址译译码码列列地地址址译译码码I/O1I/O2I/O3I/O4WECS00000000001503116473263480164832150311647326348150311647326348读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路0163015行行地地址址译译码码列列地地址址译译码码I/O1I/O2I/O3I/O4WECS00000000001503

20、116473263480164832第一组第一组第二组第二组第三组第三组第四组第四组 Intel 2114 RAM Intel 2114 RAM 矩阵矩阵 (64 (64 64) 64) 读读0163248CSWE150311647326348150311647326348读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路0163015行行地地址址译译码码列列地地址址译译码码I/O1I/O2I/O3I/O4WECS0164832第一组第一组第二组第二组第三组第三组第四组第四组 Intel 2114 RAM Intel 2114 RAM 矩阵矩阵 (64 (64 64) 64) 读

21、读15031164732634801632480000000000150311647326348150311647326348读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路0163015行行地地址址译译码码列列地地址址译译码码I/O1I/O2I/O3I/O4WECS0000000000第一组第一组第二组第二组第三组第三组第四组第四组 Intel 2114 RAM Intel 2114 RAM 矩阵矩阵 (64 (64 64) 64) 读读15031164732634801632480164832150311647326348150311647326348读写电路读写电路读写电

22、路读写电路读写电路读写电路读写电路读写电路0163015行行地地址址译译码码列列地地址址译译码码I/O1I/O2I/O3I/O4WECS0000000000第一组第一组第二组第二组第三组第三组第四组第四组 Intel 2114 RAM Intel 2114 RAM 矩阵矩阵 (64 (64 64) 64) 读读1503116473263480163248读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路0164832150311647326348150311647326348读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路0163015行行地地址址译译码码列列地地

23、址址译译码码I/O1I/O2I/O3I/O4WECS0000000000第一组第一组第二组第二组第三组第三组第四组第四组 Intel 2114 RAM Intel 2114 RAM 矩阵矩阵 (64 (64 64) 64) 读读1503116473263480163248读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路0164832I/O1I/O2I/O3I/O4A3A4A5A6A7A8A0A1A2A9150311647326348150311647326348读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路0163015行行地地址址译译码码列列地地址址译译码码

24、I/O1I/O2I/O3I/O4WECS第一组第一组第二组第二组第三组第三组第四组第四组 Intel 2114 RAM Intel 2114 RAM 矩阵矩阵 (64 (64 64) 64) 写写150311647326348150311647326348读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路0163015行行地地址址译译码码列列地地址址译译码码I/O1I/O2I/O3I/O4WECS第一组第一组第二组第二组第三组第三组第四组第四组0000000000 Intel 2114 RAM Intel 2114 RAM 矩阵矩阵 (64 (64 64) 64) 写写第一组第一

25、组第二组第二组第三组第三组第四组第四组150311647326348150311647326348读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路0163015行行地地址址译译码码列列地地址址译译码码I/O1I/O2I/O3I/O4WECS0000000000 Intel 2114 RAM Intel 2114 RAM 矩阵矩阵 (64 (64 64) 64) 写写150311647326348第一组第一组第二组第二组第三组第三组第四组第四组 Intel 2114 RAM Intel 2114 RAM 矩阵矩阵 (64 (64 64) 64) 写写150311647326348

26、150311647326348读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路0163015行行地地址址译译码码列列地地址址译译码码I/O1I/O2I/O3I/O4WECS0000000000150311647326348WECS0164832第一组第一组第二组第二组第三组第三组第四组第四组 Intel 2114 RAM Intel 2114 RAM 矩阵矩阵 (64 (64 64) 64) 写写I/O1I/O2I/O3I/O4WECS150311647326348150311647326348读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路0163015行行地

27、地址址译译码码列列地地址址译译码码0000000000150311647326348I/O1I/O2I/O3I/O40164832第一组第一组第二组第二组第三组第三组第四组第四组 Intel 2114 RAM Intel 2114 RAM 矩阵矩阵 (64 (64 64) 64) 写写I/O1I/O2I/O3I/O4WECS150311647326348150311647326348读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路0163015行行地地址址译译码码列列地地址址译译码码0000000000150311647326348I/O1I/O2I/O3I/O4读写电路读写电

28、路读写电路读写电路读写电路读写电路读写电路读写电路0164832第一组第一组第二组第二组第三组第三组第四组第四组 Intel 2114 RAM Intel 2114 RAM 矩阵矩阵 (64 (64 64) 64) 写写I/O1I/O2I/O3I/O4WECS150311647326348150311647326348读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路0163015行行地地址址译译码码列列地地址址译译码码0000000000150311647326348I/O1I/O2I/O3I/O4读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路0164832第

29、一组第一组第二组第二组第三组第三组第四组第四组 Intel 2114 RAM Intel 2114 RAM 矩阵矩阵 (64 (64 64) 64) 写写I/O1I/O2I/O3I/O4150311647326348150311647326348读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路0163015行行地地址址译译码码列列地地址址译译码码WECS0000000000150311647326348读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路0164832第一组第一组第二组第二组第三组第三组第四组第四组 Intel 2114 RAM Intel 2114

30、 RAM 矩阵矩阵 (64 (64 64) 64) 写写I/O1I/O2I/O3I/O4150311647326348150311647326348读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路0163015行行地地址址译译码码列列地地址址译译码码WECS0000000000150311647326348读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路01632480164832ACSDOUT地址有效地址有效地址失效地址失效片选失效片选失效数据有效数据有效数据稳定数据稳定高阻高阻 (3) (3) 静态静态 RAM RAM 读读 时序时序 tAtCOtOHAtO

31、TDtRC片选有效片选有效读周期读周期 t tRCRC 地址有效地址有效 下一次地址有效下一次地址有效读时间读时间 t tA A 地址有效地址有效数据稳定数据稳定 t tCOCO 片选有效片选有效数据稳定数据稳定t tOTDOTD 片选失效片选失效输出高阻输出高阻t tOHAOHA 地址失效后的地址失效后的数据维持时间数据维持时间ACSWEDOUTDIN (4) (4) 静态静态 RAM (2114) RAM (2114) 写写 时序时序 tWCtWtAWtDWtDHtWR写周期写周期 t tWCWC 地址有效地址有效下一次地址有下一次地址有效效写时间写时间 t tW W 写命令写命令 WEW

32、E 的有效时间的有效时间t tAWAW 地址有效地址有效片选有效的滞后时间片选有效的滞后时间t tWRWR 片选失效片选失效下一次地址有效下一次地址有效t tDW DW 数据稳定数据稳定 WE WE 失效失效t tDHDH WE WE 失效后的数据维持时间失效后的数据维持时间n“1”“1”状态：状态：电容电容C C上有上有电荷电荷n“0”0”状态：状态：电容电容C C上无上无电荷电荷n再生：再生：读出后信息可能读出后信息可能被破坏，需要重写。被破坏，需要重写。n刷新：刷新：经过一段时间后，经过一段时间后，信息可能丢失，需要重信息可能丢失，需要重写。写。单管单管MOS动态存储器结构动态存储器结构

33、 2. 2. 动态动态 RAM ( DRAM )RAM ( DRAM ) (1) (1) 动态动态 RAM RAM 基本单元电路基本单元电路 单元读写：单元读写：只有只有行选择信号行选择信号和和列选择信号列选择信号同时有效时才同时有效时才选中该存储单元，再根据数据线状态和控制电路完成对选中该存储单元，再根据数据线状态和控制电路完成对电容电压的读取电容电压的读取( (读读) )或或对电容的充放电对电容的充放电( (写写) )。 T T数据输入输出线数据输入输出线行选择信号行选择信号列列选选择择信信号号C C刷新放大器刷新放大器 刷新：刷新：由于电容器存在漏电，因此需要定期对电容由于电容器存在漏电

34、，因此需要定期对电容器充放电，每隔一定时间器充放电，每隔一定时间(一般一般2ms左右的刷新周期左右的刷新周期)就要刷新一次。就要刷新一次。DRAM芯片结构：芯片结构：存储阵列为多页面结构，地址线为行地址存储阵列为多页面结构，地址线为行地址和列地址分别传送，由行选通和列地址分别传送，由行选通(RAS)信号和列选通信号信号和列选通信号(CAS)控制。数据线分为输入和输出，控制。数据线分为输入和输出，WE有效为写，无效为读。有效为写，无效为读。 RAS（行选通）（行选通）CAS（列选通）（列选通）行行选选择择信信号号列列选选择择信信号号行地址译码器地地址址WE数数据据输输出出数数据据输输入入位存储单

35、元地址锁存器列地址译码器RAS CAS单元单元电路电路读读 写写 控控 制制 电电 路路列列 地地 址址 译译 码码 器器读选择线读选择线写选择线写选择线D行行地地址址译译码码器器001131311A9A8A7A6A531A4A3A2A1A0刷新放大器刷新放大器写写数数据据线线读读数数据据线线0 (2) (2) 动态动态 RAM RAM 芯片举例芯片举例 三管动态三管动态 RAM RAM 芯片芯片 (Intel 1103) (Intel 1103) 读读00000000000D0 0单元单元电路电路读读 写写 控控 制制 电电 路路1KX1位位A9A8A7A6A5读读 写写 控控 制制 电电

36、路路列列 地地 址址 译译 码码 器器读选择线读选择线写选择线写选择线D单元单元电路电路行行地地址址译译码码器器00113131131A4A3A2A1A0刷新放大器刷新放大器写写数数据据线线读读数数据据线线0 三管动态三管动态 RAM RAM 芯片芯片 (Intel 1103) (Intel 1103) 写写11111 三管动态三管动态 RAM RAM 芯片芯片 (Intel 1103) (Intel 1103) 写写A9A8A7A6A5读读 写写 控控 制制 电电 路路列列 地地 址址 译译 码码 器器读选择线读选择线写选择线写选择线D单元单元电路电路行行地地址址译译码码器器00113131

37、131A4A3A2A1A0刷新放大器刷新放大器写写数数据据线线读读数数据据线线0A9A8A7A6A5读读 写写 控控 制制 电电 路路列列 地地 址址 译译 码码 器器读选择线读选择线写选择线写选择线D单元单元电路电路行行地地址址译译码码器器00113131131A4A3A2A1A0刷新放大器刷新放大器写写数数据据线线读读数数据据线线011111 三管动态三管动态 RAM RAM 芯片芯片 (Intel 1103) (Intel 1103) 写写A9A8A7A6A5读读 写写 控控 制制 电电 路路列列 地地 址址 译译 码码 器器读选择线读选择线写选择线写选择线D单元单元电路电路行行地地址址

38、译译码码器器00113131131A4A3A2A1A0刷新放大器刷新放大器写写数数据据线线读读数数据据线线00100011111 三管动态三管动态 RAM RAM 芯片芯片 (Intel 1103) (Intel 1103) 写写A9A8A7A6A5读读 写写 控控 制制 电电 路路列列 地地 址址 译译 码码 器器读选择线读选择线写选择线写选择线D单元单元电路电路行行地地址址译译码码器器00113131131A4A3A2A1A0刷新放大器刷新放大器写写数数据据线线读读数数据据线线0111111010001 1 三管动态三管动态 RAM RAM 芯片芯片 (Intel 1103) (Intel

39、 1103) 写写A9A8A7A6A5读读 写写 控控 制制 电电 路路列列 地地 址址 译译 码码 器器读选择线读选择线写选择线写选择线D单元单元电路电路行行地地址址译译码码器器00113131131A4A3A2A1A0刷新放大器刷新放大器写写数数据据线线读读数数据据线线0D11111010001 三管动态三管动态 RAM RAM 芯片芯片 (Intel 1103) (Intel 1103) 写写A9A8A7A6A5读读 写写 控控 制制 电电 路路列列 地地 址址 译译 码码 器器读选择线读选择线写选择线写选择线D单元单元电路电路行行地地址址译译码码器器00113131131A4A3A2A

40、1A0刷新放大器刷新放大器写写数数据据线线读读数数据据线线0D11111010001 三管动态三管动态 RAM RAM 芯片芯片 (Intel 1103) (Intel 1103) 写写读读 写写 控控 制制 电电 路路A9A8A7A6A5读读 写写 控控 制制 电电 路路列列 地地 址址 译译 码码 器器读选择线读选择线写选择线写选择线D单元单元电路电路行行地地址址译译码码器器00113131131A4A3A2A1A0刷新放大器刷新放大器写写数数据据线线读读数数据据线线0D11111010001 三管动态三管动态 RAM RAM 芯片芯片 (Intel 1103) (Intel 1103)

41、写写读读 写写 控控 制制 电电 路路A9A8A7A6A5读读 写写 控控 制制 电电 路路列列 地地 址址 译译 码码 器器读选择线读选择线写选择线写选择线D单元单元电路电路行行地地址址译译码码器器00113131131A4A3A2A1A0刷新放大器刷新放大器写写数数据据线线读读数数据据线线0D11111010001 三管动态三管动态 RAM RAM 芯片芯片 (Intel 1103) (Intel 1103) 写写读读 写写 控控 制制 电电 路路时序与控制时序与控制 行时钟行时钟列时钟列时钟写时钟写时钟 WERASCAS A6A0存储单元阵列存储单元阵列基准单元基准单元行行译译码码列译码

42、器列译码器再生放大器再生放大器列译码器列译码器读读出出放放大大基准单元基准单元存储单元阵列存储单元阵列行行译译码码 I/O缓存器缓存器数据输出数据输出驱动驱动数据输入数据输入寄存器寄存器 DINDOUT行地址行地址缓存器缓存器列地址列地址缓存器缓存器 单管动态单管动态 RAM 4116 (16K RAM 4116 (16K 1 1位位) )外特性外特性DINDOUTA6A064X12864X128 读放大器读放大器 读放大器读放大器 读放大器读放大器06364127128 根行线根行线Cs01271128列列选选择择读读/写线写线数据输入数据输入I/O缓冲缓冲输出驱动输出驱动DOUTDINCs

43、 4116 (16K 4116 (16K 1 1位位) ) 芯片芯片 读读 原理原理 读放大器读放大器 读放大器读放大器 读放大器读放大器630 0 0I/O缓冲缓冲输出驱动输出驱动OUTD左左右右 读放大器读放大器 读放大器读放大器 读放大器读放大器06364127128 根行线根行线Cs01271128列列选选择择读读/写线写线数据输入数据输入I/O缓冲缓冲输出驱动输出驱动DOUTDINCs 4116 (16K 4116 (16K1 1位位) ) 芯片芯片 写写 原理原理数据输入数据输入I/O缓冲缓冲I/O缓冲缓冲DIN读出放大器读出放大器 读放大器读放大器630 (3) (3) 动态动态

44、 RAM RAM 时序时序 行、列地址分开传送行、列地址分开传送写时序写时序行地址行地址 RAS RAS 有效有效写允许写允许 WE WE 有效有效( (高高) )数据数据 D DOUT OUT 有效有效数据数据 D DIN IN 有效有效读时序读时序行地址行地址 RAS RAS 有效有效写允许写允许 WE WE 有效有效( (低低) )列地址列地址 CAS CAS 有效有效列地址列地址 CAS CAS 有效有效tA-RAStA-CASth-CASth-RD-CAStsu-RD-CAStC-RDRASCASWEDout1)1)读时序读时序/RAS/RAS/CAS/WEDINDout2)2)写时

45、序写时序tW-WRtsu-DIN-CAStsu-RD-CAStsu-WR-CASth-DIN-CAS (4) (4) 动态动态 RAM RAM 刷新刷新 刷新与行地址有关刷新与行地址有关 集中刷新集中刷新 （存取周期为（存取周期为0.5 0.5 s s ）“死时间率死时间率” 为为 128/4 000 100% = 3.2%“死区死区” 为为 0.5 s s 128 = 64 s s 周期序号周期序号地址序号地址序号tc0123871 387201tctctctc3999V W01127读读/写或维持写或维持刷新刷新读读/写或维持写或维持3872 个周期个周期 （1936 s s） 128个周

46、期个周期 （64 s s） 刷新时间间隔刷新时间间隔 （2 ms）刷新序号刷新序号tcXtcY 以以128128128 128 矩阵为例矩阵为例tC = = tM + + tR读写读写 刷新刷新无无 “ “死区死区” 分散刷新（存取周期为分散刷新（存取周期为1 1 s s ）(存取周期为存取周期为 0.5 s + 0.5 s )以以 128128 128 128 矩阵为例矩阵为例W/RREF0W/RtRtMtCREF126REF127REFW/RW/RW/RW/R刷新间隔刷新间隔 128 个存取周期个存取周期 分散刷新与集中刷新相结合（异步刷新）分散刷新与集中刷新相结合（异步刷新）对于对于 1

47、28 128 128 128 的存储芯片（存取周期为的存储芯片（存取周期为 0.5 0.5 s s ）将刷新安排在指令译码阶段，不会出现将刷新安排在指令译码阶段，不会出现 “ “死区死区”“死区死区” ” 为为 0.5 0.5 s s 若每隔若每隔 15.6 15.6 s s 刷新一行刷新一行每行每隔每行每隔 2 ms2 ms 刷新一次刷新一次 3. 3. 动态动态 RAM RAM 和静态和静态 RAM RAM 的比较的比较DRAMSRAM存储原理存储原理集成度集成度芯片引脚芯片引脚功耗功耗价格价格速度速度刷新刷新电容电容触发器触发器高高低低少少多多小小大大低低高高慢慢快快有有无无主存主存缓存

48、缓存单元3单元2单元1单元0VCC地址译码器A1A0D3D2D1D0(1) (1) 掩模式掩模式ROMROM 采用掩模工艺制成，其内容由厂方生产时写入，采用掩模工艺制成，其内容由厂方生产时写入，用户只能读出使用而不能改写用户只能读出使用而不能改写。 四、只读存储器（四、只读存储器（ROMROM） 若地址线若地址线A A1 1A A0 0=00=00，则选中，则选中0 0号单元，即字线号单元，即字线0 0为高电平，若有管为高电平，若有管子与其相连子与其相连( (如位线如位线2 2和和0)0)，其相应的，其相应的MOSMOS管导通，位线输出为管导通，位线输出为0 0，而位线而位线1 1和和3 3没

49、有管子与字线相连，则输出为没有管子与字线相连，则输出为1 1。故存储器的内容。故存储器的内容取决于制造工艺，存储矩阵的内容如表所示。取决于制造工艺，存储矩阵的内容如表所示。单元3单元2单元1单元0VCC地址译码器A1A0D3D2D1D0掩膜掩膜ROMROM存储矩阵的内容存储矩阵的内容 位单元单元D3D2D1D001010111012010130110n优点：可靠性高，集成度高，形成批量之后价格便宜；优点：可靠性高，集成度高，形成批量之后价格便宜；n缺点：用户对制造厂商的依赖性过大，灵活性差。缺点：用户对制造厂商的依赖性过大，灵活性差。 (2) (2) 可写入（可编程）只读存储器可写入（可编程）

50、只读存储器PROMPROM例：熔丝烧断型例：熔丝烧断型写写“0”0”时：时： 烧断熔丝烧断熔丝写写“1”1”时：时： 保留熔丝保留熔丝行线行线X X位位线线Y YVccVccT TXYXY熔丝熔丝在制作时不写入任何信在制作时不写入任何信息，但允许用户利用专息，但允许用户利用专门的设备（编程器）写门的设备（编程器）写入自己的程序，写入是入自己的程序，写入是一次性的。写入后，其一次性的。写入后，其内容将无法改变。内容将无法改变。 双极型双极型PROM PROM 有两种结有两种结构构: : 一种是熔丝烧断型一种是熔丝烧断型; ; 一种是一种是PNPN结击穿型结击穿型; ;(3)(3)光擦可编程只读存

51、储器光擦可编程只读存储器EPROMEPROMEPROMEPROM不仅可以由用户利用编程器写入信息，而且可不仅可以由用户利用编程器写入信息，而且可以对其内容进行多次改写。以对其内容进行多次改写。 EPROMEPROM又可分为两种：又可分为两种： 一种紫外线擦除（一种紫外线擦除（EPROMEPROM）; ; 一种是电擦除（一种是电擦除（EEPROMEEPROM）; ;通常通常EPROMEPROM存储电路是利用浮栅存储电路是利用浮栅MOSMOS管构成管构成的，又称的，又称FAMOSFAMOS管，即浮栅雪崩注入管，即浮栅雪崩注入MOSMOS管管) )行线行线位位线线输输出出位线位线DS浮栅管浮栅管(b

52、)VCCSSiO2浮栅浮栅+P+P+N衬底(a)D 浮栅管的栅极没有引出端，而被浮栅管的栅极没有引出端，而被SiO2SiO2绝缘层所包围，称为绝缘层所包围，称为“浮栅浮栅”。在原始状态，该管栅极上没有电荷，没有导通沟道，。在原始状态，该管栅极上没有电荷，没有导通沟道，D D和和S S是不导通的。如果将源极是不导通的。如果将源极S S和衬底接地，在衬底和漏极形成和衬底接地，在衬底和漏极形成的的PNPN结上加一个约结上加一个约24 V24 V的反向电压，可导致雪崩击穿，产生许的反向电压，可导致雪崩击穿，产生许多高能量的电子，这些电子比较容易越过绝缘薄层进入浮栅。多高能量的电子，这些电子比较容易越过

53、绝缘薄层进入浮栅。注入浮栅的电子数量由所加电压脉冲的幅度和宽度来控制，如注入浮栅的电子数量由所加电压脉冲的幅度和宽度来控制，如果注入的电子足够多，这些负电子在硅表面上感应出一个连接果注入的电子足够多，这些负电子在硅表面上感应出一个连接源源漏极的反型层，使源漏极的反型层，使源漏极呈低阻态。当外加电压取消后，漏极呈低阻态。当外加电压取消后，积累在浮栅上的电子没有放电回路，因而在室温和无光照的条积累在浮栅上的电子没有放电回路，因而在室温和无光照的条件下可长期地保存在浮栅中。件下可长期地保存在浮栅中。SSiO2浮栅+P+P+N衬底D 将一个浮栅管和将一个浮栅管和MOSMOS管串管串起来组成如图所示的存

54、储单起来组成如图所示的存储单元电路。于是浮栅中注入了元电路。于是浮栅中注入了电子的电子的MOSMOS管源管源漏极导通，漏极导通，当行选线选中该存储单元时，当行选线选中该存储单元时，相应的位线为低电平，即读相应的位线为低电平，即读取值为取值为“0”0”，而未注入电子，而未注入电子的浮栅管的源的浮栅管的源漏极是不导漏极是不导通的，故读取值为通的，故读取值为“1”1”。在。在原始状态原始状态( (即厂家出厂即厂家出厂) )，没，没有经过编程，浮栅中没注入有经过编程，浮栅中没注入电子，位线上总是电子，位线上总是“l”l”。行线行线位位线线输输出出位线位线DS浮栅管浮栅管(b)VCC 消除浮栅电荷的办法

55、是利用紫外线光照射，由于消除浮栅电荷的办法是利用紫外线光照射，由于紫外线光子能量较高，从而可使浮栅中的电子获得能紫外线光子能量较高，从而可使浮栅中的电子获得能量，形成光电流从浮栅流入基片，使浮栅恢复初态。量，形成光电流从浮栅流入基片，使浮栅恢复初态。EPROMEPROM芯片上方有一个石英玻璃窗口，只要将此芯片芯片上方有一个石英玻璃窗口，只要将此芯片放入一个靠近紫外线灯管的小盒中，一般照射放入一个靠近紫外线灯管的小盒中，一般照射1010分钟分钟左右，读出各单元的内容均为左右，读出各单元的内容均为FFHFFH，则说明该，则说明该EPROMEPROM已已擦除。擦除。(4) (4) 电擦可编程只读存储

56、器电擦可编程只读存储器EEPROMEEPROMu若若V VG G为正电压，第一浮空栅极与漏极之间产生隧道效应，使为正电压，第一浮空栅极与漏极之间产生隧道效应，使电子注入第一浮空栅极，即编程写入。电子注入第一浮空栅极，即编程写入。u若使若使V VG G为负电压，强使第一级浮空栅极的电子散失，即擦除。为负电压，强使第一级浮空栅极的电子散失，即擦除。uEEPROMEEPROM的编程与擦除电流很小的编程与擦除电流很小, ,可用普通电源供电可用普通电源供电, ,而且擦而且擦除可按字节进行。除可按字节进行。 第一级浮空栅第一级浮空栅第二级浮空栅第二级浮空栅几种非易失性存储器的比较 存储器存储器类别类别擦除

57、方式擦除方式能否单字能否单字节修改节修改写机制写机制MROM只读只读不允许不允许否否掩膜位写掩膜位写PROM写一次读多次写一次读多次不允许不允许否否电信号电信号EPROM写多次读多次写多次读多次紫外线擦除，紫外线擦除，脱机改写脱机改写否否电信号电信号E2PROM写多次读多次写多次读多次电擦除，在线电擦除，在线改写改写能能电信号电信号Flash Memory写多次读多次写多次读多次电擦除，在线电擦除，在线改写改写否否电信号电信号 半半导导体体存存储储器器 只读只读 存储器存储器 ROMROM 随机读随机读写写 存储器存储器RAMRAM 掩膜掩膜ROMROM 可编程可编程ROM ROM （PROM

58、PROM ） 可擦除可擦除ROM ROM （EPPROMEPPROM ） 电擦除电擦除ROM ROM （E E2 2 PROMPROM ） 静态静态RAM RAM （SRAMSRAM ） 动态动态RAM RAM （DRAMDRAM ） 半导体存储器半导体存储器控制逻辑控制逻辑Y 译码译码X 译译码码数据缓冲区数据缓冲区Y 控制控制128 128存储矩阵存储矩阵PD/ProgrCSA10A7A6A0DO0DO7112A7A1A0VSSDO2DO0DO127162413VCCA8A9VPPCSA10PD/ProgrDO3DO7(2) 2716 EPROM (2) 2716 EPROM 的逻辑图和引

59、脚的逻辑图和引脚PD/ProgrPD/Progr功率下降功率下降 / / 编程输入端编程输入端 读出时读出时 为为 低电平低电平(1)(1)位扩展位扩展用用1K1K4 4位的位的SRAMSRAM芯片芯片 1K1K8 8位的位的SRAMSRAM存储器存储器 只加大字长，而存储器的字数与存储器芯片只加大字长，而存储器的字数与存储器芯片字数一致字数一致, , 对片子没有选片要求。对片子没有选片要求。 五、存储器与五、存储器与 CPU CPU 的连接的连接 1. 1. 存储器容量的扩展存储器容量的扩展A15A016K1位位I/OWE CE16K1位位I/OWE CE16K1位位I/OWE CE64K1

60、位位I/OWE CE16K1位位I/OWE CE16K1位位I/OWE CE16K1位位I/OWE CE16K1位位I/OWE CED7D6D5D4D3D2D1D0读读/写写片选片选位数的扩展：位数的扩展：地址线、片选线和地址线、片选线和读写信号线并联，数读写信号线并联，数据线单独引出据线单独引出(2)(2)字扩展字扩展 用用1K1K位的位的SRAMSRAM芯片芯片 2K2K8 8位的位的SRAMSRAM存储存储器器 分析地址：分析地址：nA A1010用于选择芯用于选择芯片片nA A9 9AA0 0用于选择用于选择芯片内的某一芯片内的某一存储单元存储单元(3)(3)字位扩展字位扩展n需扩展的存储器容量为需扩展的存储器容量为M M N N位位 , , 已有芯片已有芯片的