数字电子技术基础简明教程第三版第二章学习教案

1、会计学1数字电子技术基础数字电子技术基础(jch)简明教程第三版简明教程第三版 第二章第二章第一页，共73页。 TTL 即即 Transistor-Transistor Logic CMOS 即即 Complementary Metal-Oxide-Semiconductor 按功能按功能(gngnng)特点不特点不同分同分 普通门普通门( (推拉式输出推拉式输出) ) CMOS传输门传输门 输出输出开路门开路门 三态门三态门 门电路门电路 (Gate Circuit) 指用以实现基本逻辑关系和指用以实现基本逻辑关系和常用复合逻辑关系的电子电路。常用复合逻辑关系的电子电路。是构成数字电路的基本

2、单元之一是构成数字电路的基本单元之一按逻辑按逻辑(lu j)功能不功能不同分同分 与门与门 或门或门 非门非门 异或门异或门 与非门与非门 或非门或非门 与或非门与或非门 按电路结构不同分按电路结构不同分 TTL 集成门电路集成门电路 CMOS 集成门电路集成门电路 输入端和输出端都用三极输入端和输出端都用三极管的逻辑门电路。管的逻辑门电路。 用互补对称用互补对称 MOS 管构管构成的逻辑门电路。成的逻辑门电路。 第2页/共73页第二页，共73页。高电平和低电平为某规定高电平和低电平为某规定(gudng)(gudng)范围的电位值，而非范围的电位值，而非一固定值。一固定值。 高电平信号高电平信

3、号(xnho)是多大的信号是多大的信号(xnho)？低电平信号？低电平信号(xnho)又是多又是多大的信号大的信号(xnho)？10高电平高电平低电平低电平01高电平高电平低电平低电平正逻辑体制正逻辑体制负逻辑体制负逻辑体制由门电路种类等决定由门电路种类等决定 第3页/共73页第三页，共73页。2.2三极管的开关三极管的开关(kigun)特性特性主要主要(zhyo)(zhyo)要求：要求： 理 解 三 极 管 的 开 关理 解 三 极 管 的 开 关(kigun)(kigun)特性。特性。 掌握三极管开关工作的条件。掌握三极管开关工作的条件。 第4页/共73页第四页，共73页。三极管为什么能用

4、作开关三极管为什么能用作开关(kigun)？怎样控制它的开和关？怎样控制它的开和关？ 当输入当输入(shr) uI (shr) uI 为低电平为低电平，使，使 uBE Uth uBE Uth时，三极管截止。时，三极管截止。 iB 0，iC 0，C、E 间相间相当于开关当于开关(kigun)断开。断开。 三极管关断的条件和等效电路三极管关断的条件和等效电路IC(sat)QAuCEUCE(sat)OiCMNIB(sat)TS负载线负载线临界饱和线临界饱和线 饱饱和和区区放大区放大区截止区截止区uBE UthBEC三极管三极管截止状态截止状态等效电路等效电路uI=UILuBE+ +- -Uth为门限

5、电压为门限电压第5页/共73页第五页，共73页。IC(sat)QAuCEUCE(sat)OiCMNIB(sat)TS临界饱和线临界饱和线 饱饱和和区区放大放大(fngd)区区一、三极管的开关一、三极管的开关(kigun)作用作用及其条件及其条件 uI 增大增大(zn d)使使 iB 增大增大(zn d)，从而工作点，从而工作点上移，上移， iC 增大增大(zn d)，uCE 减小。减小。截止区截止区uBE Uth时，三极管开始导通，时，三极管开始导通，iB 0，三极管工作于放大导通，三极管工作于放大导通状态。状态。第6页/共73页第六页，共73页。IC(sat)QAuCEUCE(sat)OiC

6、MNIB(sat)TS临界饱和线临界饱和线 饱饱和和区区放大放大(fngd)区区一、三极管的开关一、三极管的开关(kigun)作用及作用及其条件其条件 截止截止(jizh)区区uBE IB(sat)因为因为 iB =IHB 0.7 VURBBV .92V 7 . 06 . 3RR CCCB(sat)RVI mA 1 . 0k 150V 5 所以求得所以求得 RB ton二、三极管的动态开关特性二、三极管的动态开关特性 开关时间主要由于开关时间主要由于电荷电荷存储效应存储效应引起，要提高开引起，要提高开关速度，必须降低三极管关速度，必须降低三极管饱和深度，加速基区存储饱和深度，加速基区存储电荷的

7、消散。电荷的消散。第12页/共73页第十二页，共73页。C E B SBD B C E 在普通三极管的基极和集电极之间并接一个在普通三极管的基极和集电极之间并接一个(y )肖特基势垒二极管肖特基势垒二极管(简称简称 SBD) 。BCSBD抗饱和抗饱和(boh)(boh)三极管的开关三极管的开关速度高速度高 没有没有(mi yu)电荷存储效应电荷存储效应 SBD 的导通电压只有的导通电压只有 0.4 V 而非而非 0.7 V， 因此因此 UBC = 0.4 V 时，时，SBD 便导通，使便导通，使 UBC 钳在钳在 0.4 V 上，降低了饱和深度。上，降低了饱和深度。第13页/共73页第十三页，

8、共73页。2.3TTL 集成集成(j chn)逻辑门逻辑门主要主要(zhyo)(zhyo)要求：要求： 了解了解 TTL 与非门的组成和工作与非门的组成和工作(gngzu)原理原理。了解了解 TTL 集成逻辑门的主要参数和使用常识。集成逻辑门的主要参数和使用常识。掌握掌握 TTL 基本门的逻辑功能和主要外特性。基本门的逻辑功能和主要外特性。了解了解集电极开路门和三态门的逻辑功能和应用集电极开路门和三态门的逻辑功能和应用。第14页/共73页第十四页，共73页。ABCV1V2V3V4V5V6VD1VD2VD3R1R2R4R5RBRCB1C1C2E2YVCC+5V输入级输入级中间倒相级中间倒相级输出

9、级输出级STTL系列与非门电系列与非门电路路逻辑符号逻辑符号8 . 2 k 900 50 3 . 5 k 500 250 V1V2V3V5V6( (一一) )典型典型(dinxng) TTL (dinxng) TTL 与非门与非门电路电路 除除V4外，采用外，采用了抗饱和三极管，用了抗饱和三极管，用以提高以提高(t go)门电路门电路工作速度。工作速度。V4不会不会工作于饱和状态，因工作于饱和状态，因此用普通三极管。此用普通三极管。 输入级主要由多发射极管输入级主要由多发射极管 V1 和基极和基极电阻电阻 R1 组成，用以实现输入变量组成，用以实现输入变量 A、B、C 的与运算。的与运算。 V

10、D1 VD3 为输入钳位二极管，用以抑为输入钳位二极管，用以抑制输入端出现的负极性干扰。正常信号输制输入端出现的负极性干扰。正常信号输入时，入时，VD1 VD3不工作，当输入的负极性干不工作，当输入的负极性干扰电压大于二极管导通电压时，二极管导通，扰电压大于二极管导通电压时，二极管导通，输入端负电压被钳在输入端负电压被钳在 - -0.7 V上，这不但抑制上，这不但抑制了输入端的负极性干扰，对了输入端的负极性干扰，对 V1 还有保护作还有保护作用。用。 中间级起倒相放大作用，中间级起倒相放大作用，V2 集电极集电极 C2 和发射极和发射极 E2 同时输出两个逻辑电平同时输出两个逻辑电平相反的信号

11、，分别驱动相反的信号，分别驱动 V3和和 V5。 RB、RC 和和 V6 构成有源构成有源泄放电路，用以减小泄放电路，用以减小 V5管开关管开关时间，从而提高门电路工作速度时间，从而提高门电路工作速度。 输出级输出级由由 V3、V4、 R4、R5和和V5组组成。其中成。其中 V3 和和 V4 构成构成复合管，与复合管，与 V5 构成推拉构成推拉式输出结构式输出结构，提高了负，提高了负载能力。载能力。 第15页/共73页第十五页，共73页。VD1 VD3 在正常信号输在正常信号输入时不工作，因此下面的分入时不工作，因此下面的分析中不予考虑。析中不予考虑。RB、RC 和和V6 所构成的有源泄放电路

12、的所构成的有源泄放电路的作用是提高开关速度，它们作用是提高开关速度，它们不影响与非门的逻辑功能不影响与非门的逻辑功能(gngnng)，因此下面的工作原理分析中因此下面的工作原理分析中也不予考虑。也不予考虑。8.2k 因为抗饱和三极管因为抗饱和三极管 V1的集电结导通电压为的集电结导通电压为 0.4 V，而，而 V2、V5 发射结导通电发射结导通电压为压为 0.7 V，因此，因此(ync)要要使使 V1 集电结和集电结和 V2、V5 发发射结导通，必须射结导通，必须 uB1 1.8 V。 0.3 V3.6 V3.6 V 输入输入(shr)(shr)端有一个或数端有一个或数个为个为 低电平时，输出

13、高电平。低电平时，输出高电平。 输入低电平端对应的发射结导输入低电平端对应的发射结导通，通，uB1= 0.7 V + 0.3 V = 1 VV1管其他发射结因反偏而截止。管其他发射结因反偏而截止。1 V这时这时 V2、V5 截止。截止。 V2 截止截止使使 V1 集电极等效电阻很大，使集电极等效电阻很大，使 IB1 IB1(sat) ，V1 深度饱和。深度饱和。V2 截止使截止使 uC2 VCC = 5 V，5 V因此，输入有低电平时，输出为高电平。因此，输入有低电平时，输出为高电平。截止截止截止截止深度深度饱和饱和V3 微饱和，微饱和，V4 放大工作。放大工作。uY = 5V - - 0.7

14、 V - - 0.7 V = 3.6 V电路输出为高电平。电路输出为高电平。微饱和微饱和放大放大( (二二) )TTL 与非门的工作原理与非门的工作原理 第16页/共73页第十六页，共73页。综上所述综上所述,该电路实现了与非逻辑功能该电路实现了与非逻辑功能,即即ABCY 3.6 V3.6 V3.6 V因此因此(ync)，V1 发射结反偏而发射结反偏而集电极正偏，称处于倒置放大集电极正偏，称处于倒置放大状态。状态。1.8 V这时这时 V2、V5 饱和饱和(boh)。 uC2 = UCE2(sat) + uBE5 = 0.3 V + 0.7 V = 1 V使使 V3 导通，而导通，而 V4 截止

15、截止(jizh)。1 V uY = UCE5(sat) 0.3 V 输出为低电平输出为低电平 因此，输入均为高电平时，输出为低电平。因此，输入均为高电平时，输出为低电平。 0.3 V V4 截止使截止使 V5 的等效集电极的等效集电极电阻很大，使电阻很大，使 IB5 IB5(sat) ，因，因此此 V5 深度饱和。深度饱和。倒置放大倒置放大饱饱和和饱和饱和截止截止导通导通TTL 电路输入端悬空电路输入端悬空时相当于输入高电平。时相当于输入高电平。 输入均为高电平时，输入均为高电平时，输出低电平输出低电平 VCC 经经 R1 使使 V1 集电结和集电结和 V2、V5 发射结导通，使发射结导通，使

16、uB1 = 1.8 V。深深注意注意2. TTL与非门的工作原理与非门的工作原理 第17页/共73页第十七页，共73页。电压传输特性测试电电压传输特性测试电路路0uO/VuI/V0.31.02.03.03.61.02.0ACDBUOHUOLSTTL与非门与非门电压传输特性曲电压传输特性曲线线( (三三) TTL ) TTL 与非门的外特性与非门的外特性(txng)(txng)及及主要参数主要参数 1. 电压电压(diny)传输特性和噪声容限传输特性和噪声容限 输出电压随输入输出电压随输入(shr)电压变化的特电压变化的特性性 uI 较小时工作于较小时工作于AB 段，段，这时这时 V2、V5 截

17、止，截止，V3、V4 导通，输出恒为高电平，导通，输出恒为高电平，UOH 3.6V，称与非门工作，称与非门工作在截止区或处于关门状态。在截止区或处于关门状态。 uI 较大时工作于较大时工作于 BC 段，这时段，这时 V2、V5 工作于放工作于放大区，大区， uI 的微小增大引起的微小增大引起 uO 急剧下降，称与非门工急剧下降，称与非门工作在转折区。作在转折区。 uI 很大时工作于很大时工作于 CD 段，这段，这时时 V2、V5 饱和，输出恒为低电饱和，输出恒为低电平，平，UOL 0.3V，称与非门工作在，称与非门工作在饱和区或处于开门状态。饱和区或处于开门状态。 电压传输特性测试电路电压传输

18、特性测试电路0uO/VuI/V0.31.02.03.03.61.02.0ACDBUOHUOLSTTL与非门与非门电压传输特性曲线电压传输特性曲线饱和区：与非门饱和区：与非门处于开门状态。处于开门状态。 截止区：与非门截止区：与非门处于关门状态。处于关门状态。 转折区转折区 第18页/共73页第十八页，共73页。下面介绍与电压传输特下面介绍与电压传输特性性(txng)有关的主要参有关的主要参数：数：有关有关(yugun)参数参数 0uO/VuI/V0.31.02.03.03.61.02.0ACDBUOHUOL电压传输特性曲电压传输特性曲线线标准标准(biozhn)高高电平电平 USH 当当 uO

19、 USH 时，则认为输出高电时，则认为输出高电平，通常取平，通常取 USH = 3 V。 标准低电平标准低电平 USL当当 uO USL 时，则认为输出低电时，则认为输出低电平，通常取平，通常取 USL = 0.3 V。 关门电平关门电平 UOFF保证输出保证输出不小于不小于标准高电平标准高电平USH 时时,允允许的输入低电平的最大值。许的输入低电平的最大值。开门电平开门电平 UON保证输出保证输出不高于不高于标准低电平标准低电平USL 时时,允允许的输入高电平的最小值。许的输入高电平的最小值。阈值电压阈值电压 UTH转折区中点对应的输入电压，又称转折区中点对应的输入电压，又称门槛电平。门槛电

20、平。USH = 3VUSL = 0.3VUOFFUONUTH近似分析时认为：近似分析时认为：uI UTH，则与非门开通，则与非门开通， 输出低电平输出低电平UOL；uI UTH，则与非门关闭，则与非门关闭， 输出高电平输出高电平UOH。第19页/共73页第十九页，共73页。噪声容限越大，抗干扰能力越强。噪声容限越大，抗干扰能力越强。 指输入低电平时，允许的最大正向指输入低电平时，允许的最大正向(zhn xin)噪声电压。噪声电压。UNL = UOFF UIL 指输入高电平时，允许的最大负向噪声指输入高电平时，允许的最大负向噪声(zoshng)电压。电压。UNH = UIH UON 输入输入(s

21、hr)信号上叠加的噪声电压只要不超过允许值信号上叠加的噪声电压只要不超过允许值，就不会影响电路的正常逻辑功能，这个允许值称为噪声，就不会影响电路的正常逻辑功能，这个允许值称为噪声容限。容限。 输入高电平噪声容限输入高电平噪声容限 UNH输入低电平噪声容限输入低电平噪声容限 UNL第20页/共73页第二十页，共73页。输入负载特性测试电路输入负载特性测试电路 输入负载特性输入负载特性曲线曲线0uI /VR1/k UOFF1.1FNROFFRON2. 输入负载输入负载(fzi)特性特性 ROFF 称关门电阻。称关门电阻。RI RON 时，相应输入端相时，相应输入端相当于输入高电平。对当于输入高电平

22、。对 STTL 系列，系列，RON 2.1 k。RONROFFUOFF第21页/共73页第二十一页，共73页。 例例 下图中，已知下图中，已知 ROFF 800 ，RON 3 k ，试对应，试对应 输入波形定性画出输入波形定性画出TTL与非门的输出波形。与非门的输出波形。( (a) )( (b) )tA0.3 V3.6 VO不同不同(b tn) TTL 系列，系列， RON、 ROFF 不同不同(b tn)。相应相应(xingyng)输入端相当于输输入端相当于输入低电平，也即相当于输入逻辑入低电平，也即相当于输入逻辑 0 。逻辑逻辑(lu j)0因此因此 Ya 输出恒为高电平输出恒为高电平 U

23、OH 。相应输入端相当于输入高电平，也即相应输入端相当于输入高电平，也即相当于输入逻辑相当于输入逻辑 1 。逻辑逻辑1AAYb 1因此，可画出波形如图所示。因此，可画出波形如图所示。YbtOYatUOHO解：图解：图( (a) )中，中，RI = 300 RON 3 k 第22页/共73页第二十二页，共73页。3. 负载负载(fzi)能力能力 负载电流负载电流(dinli)流流入与非门的输出端。入与非门的输出端。 负载负载(fzi)电流从与非电流从与非门的输出端流向外负载门的输出端流向外负载(fzi)。负载电流流入驱动门负载电流流入驱动门IOL负载电流流出驱动门负载电流流出驱动门IOH输入均为

24、输入均为高电平高电平 输入有输入有低电平低电平 输出为低电平输出为低电平 输出为高电平输出为高电平 灌电流负载灌电流负载拉电流负载拉电流负载 不管是灌电流负载还是拉电流负载，负载电流都不管是灌电流负载还是拉电流负载，负载电流都不能超过其最大允许电流，否则将导致电路不能正常工不能超过其最大允许电流，否则将导致电路不能正常工作，甚至烧坏门电路。作，甚至烧坏门电路。实用中常用实用中常用扇出系数扇出系数 NOL 表示电路负载能力。表示电路负载能力。门电路输出低电平时允许带同类门电路的个数。门电路输出低电平时允许带同类门电路的个数。 通常按照负通常按照负载电流的流向将载电流的流向将与非门负载分为与非门负

25、载分为 灌电流负载灌电流负载 拉电流负载拉电流负载 第23页/共73页第二十三页，共73页。 由于三极管存在由于三极管存在(cnzi)开关时间，元开关时间，元、器件及连线存在、器件及连线存在(cnzi)一定的寄生电容一定的寄生电容，因此输入矩形脉冲时，输出脉冲将延迟，因此输入矩形脉冲时，输出脉冲将延迟一定时间。一定时间。 输入信输入信号号UOm0.5 UOm0.5 UImUIm输出信输出信号号4. 传输传输(chun sh)延延迟时间迟时间 输入电压输入电压(diny)波形下降沿波形下降沿 0.5 UIm 处到输出电压处到输出电压(diny)上上升沿升沿 0.5 Uom处间隔的时间称截止延迟时

26、间处间隔的时间称截止延迟时间 tPLH。 输入电压波形上升沿输入电压波形上升沿 0.5 UIm 处到输出电压下降沿处到输出电压下降沿 0.5 Uom处间隔处间隔的时间称的时间称导通延迟时间导通延迟时间 tPHL L。平均传输延迟时间平均传输延迟时间 tpd 2PLHPHLpdttt tPHLtPLHtpd 越小，则门电越小，则门电路开关速度越高，工路开关速度越高，工作频率越高。作频率越高。 0.5 UIm0.5 UOm第24页/共73页第二十四页，共73页。5. 功耗功耗(n ho)-延延迟积迟积 常用功耗常用功耗 P 和平均传输延迟和平均传输延迟(ynch)时间时间 tpd 的乘积的乘积(简

27、称简称功耗功耗 延迟延迟(ynch)积积)来综合评价门电路的性能，即来综合评价门电路的性能，即M = P tpd 性能优越的门电路应具有功耗低、工作性能优越的门电路应具有功耗低、工作(gngzu)速度速度高的高的特点，然而这两者矛盾。特点，然而这两者矛盾。 M 又称品质因素，值越小，说明综合性能越好。又称品质因素，值越小，说明综合性能越好。 第25页/共73页第二十五页，共73页。 使用使用(shyng)时时需外接需外接上拉电阻上拉电阻 RL 即即 Open collector gate，简称，简称(jinchng) OC 门。门。 常用的有集电极开路与非门、三态门、或非门、与常用的有集电极开

28、路与非门、三态门、或非门、与或非门和异或门等。它们或非门和异或门等。它们(t men)都是在与非门基础上都是在与非门基础上发展出来的，发展出来的，TTL 与非门的上述特性对这些门电路大与非门的上述特性对这些门电路大多适用。多适用。 VC 可以等于可以等于 VCC也也可不等于可不等于 VCC ( (一一) )集电极开路与非门集电极开路与非门 1. 电路、逻辑符号和工作原理电路、逻辑符号和工作原理 输入都为高电平时，输入都为高电平时， V2 和和 V5 饱和导通，输出为饱和导通，输出为低电平低电平 UOL 0.3 V 。输入有低电平时，输入有低电平时，V2和和 V5 截止，输出为高电平截止，输出为

29、高电平 UOH VC 。 因此具有与非功能。因此具有与非功能。 工作原理工作原理 OC门门第26页/共73页第二十六页，共73页。 相当于与门作用。相当于与门作用。 因为因为 Y1、Y2 中有低电中有低电平时平时(pngsh)，Y 为低电平；只为低电平；只有有 Y1、Y2 均为高电平时均为高电平时(pngsh)，Y才为高电平，故才为高电平，故 Y = Y1 Y2。2. 应用应用(yngyng) (1) (1) 实现实现(shxin)(shxin)线线与与两个或多个两个或多个 OC 门的输出端直接相连，相当于门的输出端直接相连，相当于将这些输出信号相与，称为线与。将这些输出信号相与，称为线与。

30、Y只有只有 OC 门才能实现线与。普通门才能实现线与。普通 TTL 门门输出端不能并联，否则可能损坏器件。输出端不能并联，否则可能损坏器件。注意注意CDABCDABY 第27页/共73页第二十七页，共73页。(2)(2)驱动驱动(q dn)(q dn)显示器和显示器和继电器等继电器等 例例 下图为用下图为用 OC OC 门驱动发光门驱动发光(f un)(f un)二极管二极管 LED LED 的显示电路。的显示电路。 已知已知 LED LED 的正向导通压降的正向导通压降 UF = 2V UF = 2V，正向工作电流，正向工作电流 IF = 10 mA IF = 10 mA，为保证电路正常工作

31、，试确定，为保证电路正常工作，试确定 RC RC 的值。的值。解解：为保证电路正常工作，应满足为保证电路正常工作，应满足FCOLFV5CIRUUIR mA 10V 3 . 0V 2V 5 C R即即因此因此(ync)(ync)RC = 270 RC = 270 分析：分析：该电路只有在该电路只有在 A、B 均为高均为高电平，使输出电平，使输出 uO 为低电平时，为低电平时，LED 才导通发光；否则才导通发光；否则 LED 中无中无电流流通，不发光。电流流通，不发光。 要使要使 LED 发光，应满足发光，应满足IRc IF = 10 mA。第28页/共73页第二十八页，共73页。TTLCMOSR

32、LVDD+5 V(3)(3)实现实现(shxin)(shxin)电平转换电平转换 TTL 与非门有时需要驱动其他种类门电路，而不同种类与非门有时需要驱动其他种类门电路，而不同种类门电路的高低电平标准不一样。应用门电路的高低电平标准不一样。应用 OC 门就可以适应门就可以适应(shyng)负载门对电平的要求。负载门对电平的要求。OC 门的门的 UOL 0.3V，UOH VDD，正好符合，正好符合 CMOS 电路电路(dinl) UIH VDD，UIL 0的要求。的要求。 VDDRL第29页/共73页第二十九页，共73页。 即即 Tri-State Logic 门，门，简称简称(jinchng)

33、TSL 门。其门。其输出有高电平态、低电平态和输出有高电平态、低电平态和高阻态三种状态。高阻态三种状态。三态输出与非门电路三态输出与非门电路 EN = 1 时，时，P = 0，uP = 0.3V01100.3V1V导通导通截 止截 止(jizh)截 止截 止(jizh) 另一方面，另一方面，V1 导通，导通， uB1 = 0.3V + 0.7V = 1V, V2、V5 截止。截止。这时，从输出端这时，从输出端 Y 看进去，看进去，对地和对电源对地和对电源 VCC 都相当于开路都相当于开路，输出端呈现高阻态输出端呈现高阻态，相当于输，相当于输出端开路。出端开路。Y=AB1V导通导通截止截止截止截

34、止Z这时这时 VD 导通，使导通，使 uC2 = 0.3 V + 0.7 V = 1 V，使，使 V4 截止。截止。( (二二) )三态输出门三态输出门 1. 电路、逻辑符号和工作原理电路、逻辑符号和工作原理工作原理工作原理 EN = 0 时，时，P = 1，VD 截止截止电路等效为一个输入为电路等效为一个输入为 A、B 和和1 的的 TTL 与非门。与非门。 Y = AB 第30页/共73页第三十页，共73页。综上所述，综上所述，可见可见(kjin)：( (二二) )三态输出三态输出(shch)(shch)门门 1. 电路、逻辑电路、逻辑(lu j)符号和工作原符号和工作原理理只有当使能信号

35、只有当使能信号 EN = 0 时才允许三态时才允许三态门工作，故称门工作，故称 EN 低电平有效低电平有效。EN 称使能信号或控制信号称使能信号或控制信号，A、B 称数据信号。称数据信号。当当 EN = 0 时，时，Y = AB，三态门处于工作态；三态门处于工作态；当当 EN = 1 时，三态门输出时，三态门输出呈现高阻态，又呈现高阻态，又称称禁止态。禁止态。第31页/共73页第三十一页，共73页。EN 即即 Enable功能表功能表Z0AB1YEN使能端的两种控制方式使能端的两种控制方式使能端低电平有效使能端低电平有效使能端高电平有效使能端高电平有效功能表功能表Z1AB0YENEN第32页/

36、共73页第三十二页，共73页。2. 应用应用(yngyng) 任何时刻任何时刻 EN1、EN2、 EN3 中只能有一个为有效电中只能有一个为有效电平，平，使相应三态门工作，而使相应三态门工作，而其他三态输出门处于高阻状其他三态输出门处于高阻状态，从而实现了总线的复用态，从而实现了总线的复用。总线总线 ( (1) )构成单向总线构成单向总线 第33页/共73页第三十三页，共73页。DIDO/DIDO00高阻态高阻态工作工作DI EN = 0 时，时，总线上的数据总线上的数据 DI经反相后在经反相后在 G2 输输出端输出。出端输出。(2)(2)构成构成(guchng)(guchng)双向总线双向总

37、线 DIDO/DIDO11工工作作 DO高阻态高阻态 EN = 1 时时，数据，数据 DO 经经 G1 反相后传送反相后传送到总线上。到总线上。 DIDO/DIDO11工工作作 DO高阻态高阻态 EN = 1 时时，数据，数据 DO 经经 G1 反相后传送反相后传送到总线上。到总线上。 DIDO/DIDO第34页/共73页第三十四页，共73页。 TTL 集成门集成门的类型很多的类型很多,那么那么如何识别它们如何识别它们?各类型之间有何各类型之间有何异同异同(ytng)?如如何选用合适的门何选用合适的门?1. 各系列各系列 TTL 集成门的比较集成门的比较(bjio)与选与选用用 用于民品用于民

38、品 用于军品用于军品 具有完全相同的电路结构和电气性能参数，具有完全相同的电路结构和电气性能参数，但但 CT54 系列更适合在温度条件恶劣、供电电源系列更适合在温度条件恶劣、供电电源变化大的环境中工作。变化大的环境中工作。 按工作温度和电源允许变化范围不同分为按工作温度和电源允许变化范围不同分为 CT74 系列系列 CT54 系列系列第35页/共73页第三十五页，共73页。向高速向高速(o s)发展发展 向低功向低功耗 发 展耗 发 展(fzhn) 按平均按平均(pngjn)传输延迟时间和平均传输延迟时间和平均(pngjn)功功耗不同分耗不同分 向减小向减小功耗功耗 - -延迟积延迟积发展发展

39、 措施：增大电阻值措施：增大电阻值 措施：措施：( (1) ) 采用采用 SBD 和抗饱和三极管；和抗饱和三极管；( (2) ) 采用有源泄放电路；采用有源泄放电路；( (3) ) 减小电路中的电阻值。减小电路中的电阻值。其中，其中，LSTTL 系列综合性能优越、品种多、价格便宜系列综合性能优越、品种多、价格便宜； ALSTTL 系列性能优于系列性能优于 LSTTL，但品种少、价格，但品种少、价格较高，因此较高，因此实用中多选用实用中多选用 LSTTL。 CT74 系列系列( (即标准即标准 TTL ) )CT74L 系列系列( (即低功耗即低功耗 TTL简称简称 LTTL) ) CT74H

40、系列系列( (即高速即高速 TTL简称简称 HTTL) )CT74S 系列系列( (即肖特基即肖特基TTL简称简称 STTL) ) CT74AS 系列系列( (即先进肖特基即先进肖特基TTL简称简称 ASTTL) ) CT74LS 系列系列( (即低功耗肖特基即低功耗肖特基TTL 简称简称 LSTTL) )CT74ALS 系列系列( (即先进低功耗肖特基即先进低功耗肖特基TTL 简称简称 LSTTL) ) 第36页/共73页第三十六页，共73页。集成集成(j chn)门的选门的选用要点用要点(1)(1)实际使用中的最高工作频率实际使用中的最高工作频率(pnl) fm (pnl) fm 应不大于

41、逻辑应不大于逻辑门最高工作门最高工作 频率频率(pnl) fmax (pnl) fmax 的一半。的一半。 实实物物图图片片 ( (2) )不同系列不同系列 TTL 中，器件型号后面几位数字相同时，通中，器件型号后面几位数字相同时，通常逻辑功能、外型尺寸、外引线排列都相同。但工作常逻辑功能、外型尺寸、外引线排列都相同。但工作速速度度( (平均传输延迟时间平均传输延迟时间 tpd ) )和平均功耗不同。实际使用和平均功耗不同。实际使用时，时， 高速门电路可以替换低速的；反之则不行。高速门电路可以替换低速的；反之则不行。 例如例如 CT7400CT74L00CT74H00CT74S00CT74LS

42、00CT74AS00CT74ALS00 xx74xx00 引脚图引脚图 双列直插双列直插 14 引脚引脚四四 2 输入输入(shr)与非门与非门 第37页/共73页第三十七页，共73页。2. TTL 集成集成(j chn)逻辑门的逻辑门的使用要点使用要点 (1)(1)电源电源(dinyun)(dinyun)电压用电压用 + 5 V+ 5 V， 74 系列系列(xli)应满足应满足 5 V 5% 。( (2) )输出端的连接输出端的连接 普通普通 TTL 门输出端不允许直接并联使用。门输出端不允许直接并联使用。 三态输出门的输出端可并联使用，但同一时刻只能有三态输出门的输出端可并联使用，但同一时

43、刻只能有一个门工作，其他门输出处于高阻状态。一个门工作，其他门输出处于高阻状态。 集电极开路门输出端可并联使用，但公共输出端和集电极开路门输出端可并联使用，但公共输出端和电源电源 VCC 之间应接负载电阻之间应接负载电阻 RL。 输出端不允许直接接电源输出端不允许直接接电源 VCC 或直接接地。或直接接地。输出电流应小于产品手册上规定的最大值。输出电流应小于产品手册上规定的最大值。 第38页/共73页第三十八页，共73页。3. 多余输入多余输入(shr)端的端的处理处理 与门和与非门的多余与门和与非门的多余(duy)(duy)输入端接逻辑输入端接逻辑 1 1 或者与有用输入端并接或者与有用输入

44、端并接。接接 VCC通过通过(tnggu) 1 10 k(tnggu) 1 10 k 电阻接电阻接 VCC VCC与有用输入端并接与有用输入端并接TTL 电路输入端悬空时相当于输入高电平，电路输入端悬空时相当于输入高电平，做做实验时与门和与非门等的实验时与门和与非门等的多余输入端可悬空，但使用多余输入端可悬空，但使用中多余输入端一般不悬空，以防止干扰。中多余输入端一般不悬空，以防止干扰。第39页/共73页第三十九页，共73页。或门和或非门的多余输入端接逻辑或门和或非门的多余输入端接逻辑(lu (lu j) 0j) 0或者与有用输入端并接或者与有用输入端并接第40页/共73页第四十页，共73页。

45、 例例 欲用下列电路实现非运算，试改错。欲用下列电路实现非运算，试改错。( (ROFF 700 ，RON 2.1 k )第41页/共73页第四十一页，共73页。解：解：OC 门输出门输出(shch)端端需外接上拉需外接上拉电阻电阻RC5.1kY = 1Y = 0 RI RON ，相应，相应(xingyng)输入端为输入端为高电平。高电平。510 RI UGS(th)N +UGS(th)P且且 UGS(th)N =UGS(th)P UGS(th)N增强型增强型 NMOS 管开启管开启(kiq)电压电压AuIYuOVDDSGDDGSBVPVNB NMOS 管的衬底接管的衬底接电路最低电位，电路最低

46、电位，PMOS管的衬底接最高电位，管的衬底接最高电位，从而从而保证衬底与漏源间保证衬底与漏源间的的 PN 结始终反偏。结始终反偏。.uGSN+- -增强型增强型 PMOS 管开启电压管开启电压uGSP+- -UGS(th)PuGSN UGS(th)N 时，增强型时，增强型 NMOS 管导通管导通uGSN UGS(th)N 时，增强型时，增强型 NMOS 管截止管截止OiDuGSUGS(th)N增强型增强型 NMOS 管管转移特性转移特性 时时, 增强型增强型 PMOS 管导通管导通 时时, 增强型增强型 PMOS 管截止管截止OiDuGSUGS(th)P增强型增强型 PMOS 管管转移特性转移

47、特性PGS(th)GSPUu PGS(th)GSPUu AuIYuOVDDSGDDGSBVPVNB( (一一) )电路基本结构电路基本结构 UIL = 0 V，UIH = VDD第44页/共73页第四十四页，共73页。AuIYuOVDDSGDDGSVP衬底衬底 BVN衬底衬底 B( (二二) )工作工作(gngzu)(gngzu)原理原理 ROFFNRONPuO+VDDSDDS导通电阻导通电阻 RON 截止电阻截止电阻 ROFFRONNROFFPuO+VDDSDDS可见该电路可见该电路(dinl)构成构成 CMOS 非门，又称非门，又称 CMOS 反相器。反相器。无论输入无论输入(shr)高低

48、，高低，VN、VP 中总有一管截止，中总有一管截止，使静态漏极电流使静态漏极电流 iD 0。因此。因此 CMOS 反相器静态功耗极反相器静态功耗极微小。微小。 输入为低电平，输入为低电平，UIL = 0V 时，时，uGSN = 0V UGS(th)N , VN 导通，导通，VP 截止，截止，PGS(th)DDDDGSPV0UVVu 输入为低电平输入为低电平 UIL = 0 V 时时，uGSN = 0V UGS(th)N ， VN 截止，截止，VP 导通，导通，PGS(th)DDSPGPV0UVuu GSPuuO VDD , 为高电平。为高电平。UIH = VDDuO 0 V ，为低电平。，为低

49、电平。第45页/共73页第四十五页，共73页。( (一一) )CMOS 与非门和或非门与非门和或非门 1. . CMOS 与非门与非门 ABVDDVPBVPAVNAVNBY 每个输入端对应一每个输入端对应一对对 NMOS 管和管和PMOS 管。管。NMOS 管为驱动管管为驱动管，PMOS 管为负载管。管为负载管。输入端与它们的栅极相输入端与它们的栅极相连。连。与非门结构特点：与非门结构特点：驱动管相串联驱动管相串联，负载管相并联负载管相并联。第46页/共73页第四十六页，共73页。ABVDDVPBVPAVNAVNBY CMOS 与非门工作与非门工作(gngzu)原原理理11导通导通导通导通截止

50、截止截止截止0 驱动管均导通，驱动管均导通， 负载管均截止，负载管均截止， 输出为低电平。输出为低电平。 当输入均为当输入均为 高电平时：高电平时： 低电平输入端低电平输入端相对应的驱动管截相对应的驱动管截止，负载管导通，止，负载管导通，输出为高电平。输出为高电平。 当输入中有当输入中有 低电平时：低电平时：ABVDDVPBVPAVNAVNBY0截止截止导通导通1因此因此 Y = AB第47页/共73页第四十七页，共73页。2. . CMOS 或非门或非门 ABVDDVPBVPAVNAVNBY或非门结构特点：或非门结构特点：驱动管相并联驱动管相并联，负载管相串联负载管相串联。第48页/共73页

51、第四十八页，共73页。YABuOuIVDD1漏极开路的漏极开路的CMOS与非与非门电门电路路( (二二) )漏极开路漏极开路(kil)(kil)的的 CMOS CMOS 门门简称简称(jinchng) OD 门门 与与 OC OC 门相似，常用门相似，常用(chn yn)(chn yn)作驱动器、电平转换器和实现作驱动器、电平转换器和实现线与等。线与等。Y = AB构成与门构成与门 构成输构成输出端开出端开路的非路的非门门需外接上需外接上拉电阻拉电阻 RD第49页/共73页第四十九页，共73页。C、C 为互补为互补控制信号控制信号 由一对参数对称一致由一对参数对称一致(yzh)的的增强型增强型

52、 NMOS 管和管和 PMOS 管并联管并联构成。构成。 PMOSCuI/uOVDDCMOS传输传输门电路结门电路结构构uO/uIVPCNMOSVN( (三三)CMOS )CMOS 传输传输(chun (chun sh)sh)门门 工作工作(gngzu)(gngzu)原理原理 MOS 管的漏极和源极结构对称，可管的漏极和源极结构对称，可互换使用，因此互换使用，因此 CMOS 传输门的输出传输门的输出端和输入端也可互换。端和输入端也可互换。 uOuIuIuO 当当 C = 0V，uI = 0 VDD 时，时，VN、VP 均截止，输出与输入之间呈现高均截止，输出与输入之间呈现高电阻，相当于开关断开

53、。电阻，相当于开关断开。 uI 不能传输到输出端，称传输门关不能传输到输出端，称传输门关闭。闭。CC 当当 C = VDD，uI = 0 VDD 时，时，VN、VP 中至少有一管导通，输出与输入中至少有一管导通，输出与输入之间呈现低电阻，相当于开关闭合。之间呈现低电阻，相当于开关闭合。 uO = uI，称传输门开通。，称传输门开通。 C = 1，C = 0 时，传输门开通，时，传输门开通，uO = uI； C = 0，C = 1 时，传输门关闭，信号不能传输。时，传输门关闭，信号不能传输。第50页/共73页第五十页，共73页。PMOSCuI/uOVDDCMOS传输传输门电路结门电路结构构uO/

54、uIVPCNMOSVN 传输门是一个传输门是一个(y )(y )理想的双向开关理想的双向开关，可传输模拟信号，也可传输数字信号。可传输模拟信号，也可传输数字信号。TGuI/uOuO/uICC传输门逻辑符号传输门逻辑符号 TG 即即 Transmission Gate 的缩写的缩写(suxi) ( (三三)CMOS )CMOS 传输传输(chun (chun sh)sh)门门 第51页/共73页第五十一页，共73页。 在反相器基础上串接在反相器基础上串接了了 PMOS 管管 VP2 和和 NMOS 管管 VN2，它们的栅极分别，它们的栅极分别受受 EN 和和 EN 控制。控制。( (四四)CMO

55、S )CMOS 三态输出三态输出(shch)(shch)门门 AENVDDYVP2VP1VN1VN2低电平使能的低电平使能的 CMOS 三态输出门三态输出门工作工作(gngzu)(gngzu)原理原理001导通导通导通导通Y=A110截止截止截止截止Z EN = 1 时，时，VP2、VN2 均截止，输出端均截止，输出端 Y 呈现高呈现高阻态。阻态。 因此构成因此构成(guchng)使能端低电使能端低电平有效的三态门。平有效的三态门。 EN = 0 时，时，VP2 和和 VN2 导通，呈现低电阻，不影导通，呈现低电阻，不影响响 CMOS 反相器工作。反相器工作。 Y = AEN第52页/共73页

56、第五十二页，共73页。( (一一)CMOS )CMOS 数字数字(shz)(shz)集成电路系列集成电路系列 CMOS4000 系列系列 功耗极低、抗干扰能力强；功耗极低、抗干扰能力强；电源电压范围宽电源电压范围宽 VDD = 3 15 V；工作频率低，工作频率低，fmax = 5 MHz；驱动能力差驱动能力差。高速高速CMOS 系列系列( (又称又称 HCMOS 系列系列) ) 功耗极低、抗干扰能力强；电功耗极低、抗干扰能力强；电源电压范围源电压范围 VDD = 2 6 V；工作频率高，工作频率高，fmax = 50 MHz；驱动能力强。驱动能力强。 提高提高(t go)(t go)速度措施

57、速度措施：减小：减小MOS MOS 管的极间电容。管的极间电容。 由于由于CMOS电路电路 UTH VDD / 2，噪声容限，噪声容限UNL UNH VDD / 2，因此抗，因此抗干扰干扰能力很强。电源电压越高，能力很强。电源电压越高，抗干扰能力越强。抗干扰能力越强。第53页/共73页第五十三页，共73页。民品民品(mn pn) 军品军品 VDD = 2 6 V T 表示表示(biosh)与与 TTL 兼容兼容VDD = 4.5 5.5 V CC54HC / 74HC 系列系列CC54HC / 74HC 系系列列 TT按按电源电压电源电压不同分为不同分为 按工作温度不同分为按工作温度不同分为

58、CC74 系列系列 CC54 系列系列 高速高速 CMOS 系列系列第54页/共73页第五十四页，共73页。1. 注意不同系列注意不同系列 CMOS 电路允许的电源电压范围电路允许的电源电压范围(fnwi)不同，不同， 一般多用一般多用 + 5 V。电源电压越高，抗干扰能力也越强。电源电压越高，抗干扰能力也越强。 ( (二二)CMOS )CMOS 集成逻辑门使用集成逻辑门使用(shyng)(shyng)要点要点 2. 闲置输入端的闲置输入端的(dund)处理处理 不允许悬空。不允许悬空。 可与使用输入端并联使用。但这样会增大输入电容，可与使用输入端并联使用。但这样会增大输入电容，使速度下降，因

59、此工作频率高时不宜这样用。使速度下降，因此工作频率高时不宜这样用。 与门和与非门的闲置输入端可接正电源或高电平；与门和与非门的闲置输入端可接正电源或高电平；或门和或非门的闲置输入端可接地或低电平。或门和或非门的闲置输入端可接地或低电平。 第55页/共73页第五十五页，共73页。2.5 集成逻辑集成逻辑(lu j)门电路的应用门电路的应用主要主要(zhyo)(zhyo)要求：要求： 了解了解 TTL 和和 CMOS 电路的主要电路的主要(zhyo)差异。差异。 了解了解集成门电路的选用和应用。集成门电路的选用和应用。 第56页/共73页第五十六页，共73页。 注意：注意：CMOS 电路的扇出系数

60、电路的扇出系数(xsh)大是由于其负载门大是由于其负载门的输入阻抗很高，所需驱动功率极小，并非的输入阻抗很高，所需驱动功率极小，并非 CMOS 电路的驱电路的驱动能力比动能力比 TTL 强。实际上强。实际上 CMOS4000 系列驱动能力远小于系列驱动能力远小于 TTL，HCMOS 驱动能力与驱动能力与 TTL 相近。相近。 功耗极低功耗极低 抗干扰能力强抗干扰能力强 电源电压范围宽电源电压范围宽 输出信号摆幅大输出信号摆幅大( (UOH VDD，UOL 0 V) ) 输入阻抗高输入阻抗高 扇出系数大扇出系数大 第57页/共73页第五十七页，共73页。根据电路工作要求和市场因素等综合根据电路工作要求和