DSP原理与应用(北京化工大学)期末考试相关考点答案总结

1、填空部分1、 I2C,EMIF,I2S,AIC23概念答 :1 I2C(Inter-Integrated Circuit总线是一种由 PHILIPS 公司开发的两线式串行总 线, 是一种串行通信接口规范, 标准 I2C 总线只使用 2条线通信, 能将多个具有 I2C 接口的 设备连接,进行可靠的通信。2 EMIF (外部存储器接口 , External Memory Interface,是 TMS DSP器件上的一种 接口。一般来说, EMIF 可实现 DSP 与不同类型存储器(SRAM 、 Flash RAM、 DDR-RAM 等的 连接。一般 EMIF 与 FPGA 相连,从而使 FPGA

2、 平台充当一个协同处理器、高速数据处理器或 高速数据传输接口。EMIF 支持的存储器包括:同步突发静态 RAM(SBSRAM,同步动态 RAM(SDRAM,异步器件 (异步 FIFO ,外部共享存储 空间的器件FLASHEMIF 整个外部空间容量为 64MB 。分为 4个空间 CE0CE3,每个 CE 空间彼此独立,可以 进行不同的访问控制。 数据总线宽度 32位, 同时也提供对 8/16bit数据读 /写。 数据吞吐能 力最高可达 923MB/s。3 I2S (Inter IC Sound 总线是飞利浦公司为数字音频设备之间的音频数据传输而 制定的一种总线标准, 该总线专用于音频设备之间的数

3、据传输, 广泛应用于各种多媒体系统。 它采用了沿独立的导线传输时钟与数据信号的设计, 通过将数据和时钟信号分离, 避免了因 时差诱发的失真,为用户节省了购买抵抗音频抖动的专业设备的费用。课件:ppt 第八章 p584 AIC23是 TI 公司的一款高性能立体声音频编解码器 Codec 芯片。其内部集成的模数 转换器 (ADCs和数模转换器 (DACs采用了带有过采样数字插补滤波的多位 Sigma Delta 技 术 数据传输字长为 16、 2O 、 24、 32位,支持采样频率范围 8kHz 至 96kHz 。 ADC 和 DAC 的信 噪比分别达到 90dB 和 lOOdB 。内置耳机输出放

4、大器.支持 MIC 和 LINE IN两种输入方式, 且对输入和输出都具有可编程增益调节。另外, AIC23功耗低,回放模式下功率仅为 23mW , 省电模式下更是小于 15uW 。 因此, AIC23成为数字音频应用领域中的理想选择 【 21, 在多种 数码产品中发挥着重要作用,比较典型的应用如手机、 MP3、 DV 摄像机中的音频编解码。 TMS320VC5402(简称 vc540z 是 rrI 公司的一款优秀 16位定点 DSP ,运算速度快,指令执行 速度达到 IOOMIPS 。自带片内存储器和多种片上外设,广泛应用于语音编解码和通信领域。 2、 EDMA 的原理和结构(ppt第八章

5、C5000-6000-Da p57课本:补充材料 p92百度百科:增强型直接内存存取(EDMA , Enhanced Direct Memory Access,是数字信号处理器 (DSP中用于快速数据交换的重要技术, 具有独立于 CPU 的后台批量数据传输的能力, 能够满足实 时图像处理中高速数据传输的要求。 以 TI 公司的 TMS320DM642型 DSP 为例, 介绍 EDMA 控制 器的特点。结合实例给出 EDMA 在图像数据实时传输中的具体控制和实现方法。实验结果表 明,通过灵活控制 EDMA 不仅能够提高图像数据的传输效率,而且能够充分发挥:DSP 的高 速性能。EDMA 数据传输

6、有两种发起方式:(1 CPU发起的 EMDA 数据传输(非同步方式 :需要传输时, CPU 设置 ESR 寄存器的相应 位为 1,从而触发一个 EDMA 事件的产生,事件对应的通道参数被送往地址硬件并且完成相 应的处理,这种非同步方式的实时数据传输无需设定 EER 寄存器;(2事件触发方式 EDMA 数据传输(同步方式 :ER 寄存器保存外设发送过来的事件,一旦 CPU 设置 EER 寄存器的相应位为 1后, ER 中的事件才会提交给事件编码器 (Event Encoder , 并且进一步引起相关的传输参数的发送给地址产生硬件; 如果 EER 中对应于某事件的位没有 置 1, 则 ER 寄存器

7、中的事件将保留, 一旦置 1则触发 EDMA 的传输, 这种特性可以应用到 EDMA Chain 传输,需要 EER 和 CCER 结合使用。3、 TMS320F2812 原理结构TMS320F2812是 32位定点 DSP , 它采用改进的哈佛结构, 其程序存储器和数据存储器分 别独立且有各自分离的总线结构,即程序总线和数据总线。此外,它还采用精简指令系统 (RISC 及 8级流水线结构等设计技术和循环寻址方式等特殊寻址方式及复杂指令, 极大的 提高了处理器的运算速度和效率。TMS320F2812芯片具有丰富的片内资源,其中包含三个主要组成部分:(1中央处理单元(CPU 包括乘法部分、中央算

8、术逻辑部分、移位部分、辅助寄存器算术单元等(2存储器F2812片内配置了不同类型的存储器,类型包括:单口随机存储器 SARAM 、只读存储器 ROM 、 Flash 存储器和 2K ×16位的一次性可编程存储器 OTP(One-time-programmable,OTP等(3片内外设外设模块主要包含:PLL 时钟模块 , 看门狗(WATCHDOG 定时器模块 ,通用数字输入输出(GPIO 模块 , 事件管理器(EV 模块模数转换器(ADC 模块 , 串行通 信接口(SCI 模块串行外设接口(SPI 模块 , 多通道缓冲串口 (McBSP模块 , 增强型控制器 局域网 (eCAN模块

9、, 内部集成电路(I2C 模块等。4、(1 C6416结构特点:主处理器:TMS320C6416,主频:600MHz PCI 接口:可以用 PC 机向 DSP 加载程序等功能,还可用作 DSP 的 HPI 接口,由外部 CPU 直接访问 EMIFA 总线:按照 168P 内存槽方式扩展,可支持 64位宽数据总线,总共 1280M*8位寻址 空间支持与同步或异步总线内存或外设的连接 FLASH :4M*8bit,可用作启动 ROM ;当脱离计算机时,此板可独立工作 EMIFB 异步模式扩展总线:可实现如通用输入输出等可编程逻辑双通道语音信号编解码芯片:可实现双通道 44.1KHz 语音信号的输入

10、和输出支持有源输入 /输出或无源输入 /输出 3M 标准 PCI 总线外形尺寸:163mm ×70mm应用领域:语音处理高速信号处理雷达信号处理汽车牌照识别系统等 (源于网上 (2 C6713的硬件结构包括中央处理单元 CPU 、 片内分层的存储器、 增强的直接存储器存取 EDMA 、 外部存储器接口 EMIF 、主机接口 HPI 、多通道缓冲串行口 McBSP 、多通道音频串行口 McASP 、 I2C 总线模块、 通用输入 /输出 GPIO 接口、 定时器、 扩展总线 XBUS 、 PCI 总线、 锁相环 PLL 和节能逻辑 (Power Done 等C6713的外设EDMA 模

11、块和 EDMA 控制器 (16EDMA通道 主机接口 HPI(16bit宽度的并行接口,主机 -上位机掌握该接口控制权 McBSP(全双工通信; 收 /发独立的帧信号和时钟信号; 可以与标准的编 /译码器、 AIC接口;支持 T1/E1帧协议、 ST-BUS 兼容设备、 AC97兼容设备、 I2S 兼容设备、 SPI 兼容设备 通用定时器外部存储器接口 EMIF (External Memory Interface (CPU访问片外存储器 JTAG 接口 (基于 IEEE1149.1标准的一种边界扫描测试方式。 仿真器通过一个 14引脚接插件与芯片的 JTAG 端口进行通信 第八章、 56和

12、57页(3 DM6437TMS320DM6437是 TI 公司 2006年推出的、 专门为高性能、 低成本视频应用开发的、 主频 600MHz 的、 32位定点 DSP 达芬奇 (DaVinci(TM 技术的处理器系列。TMS320C64x+DSP核, 主频可达 600MHz , 支持 8个 8位或 4个 16位并行 MAC 运算, 峰值处理 能力高达 4800MIPS ,可实时处理 8路 CIF 或 3路 D1格式的 H.264编码算法。还有面向应用的硬件逻辑、 片内存储器以及大量外设, 其中外设包括有 2个可配置是视频口、 视频子处理系统 (VPSS 、 以太网媒体服务控制器 (EMAC

13、、 管理数据输入 /输出模块 (MDIO 、 I2C 和 VLYNQ 口、 CAN 控制器模块。 (补 105页,部分源于网上(4 DM6446 (适合于 DM644x 系列业内称之为 DMSoC, 包括 ARM 子系统、 DSP 子系统、 视频处理子系统 (VPSS 和系统控制模块, 电源管理、外部存储器接口、外围控制模块和交换中心资源(SCR 等部件。 (补 P1 DaVinci 处理器的外设异步外部存储器接口 EMIF 、音频串口 ASP 、 ATA 控制器、 DDR2存储器控制器、 EDMA 控制器、 以太网媒体 (介质 访问控制器 EMAC/管理数据输入输出、 MDIO 模块、通用输

14、入输出 GPIO 、内 部集成电路 I2C 模块、内部 IDMA 控制器、 DSP 子系统中断控制器 INTC 、 多媒体卡 /安全数字 MMC/SD卡控制器、节电控制器 PDC 、脉冲宽度调制 PWM 、串行外设接口 SPI 、 64位定时器、通 用异步收发 UART 、 通用串行总线 USB 、 VLYNQ 接口 (高速串行通信接口 (第八章 69 76(5DM6467硬件规格DM6467集成了 ARM9和 DM64X 的 DSP 处理器,用于处理视频等高端应用。特性包括:128 MBytes 的 NAND Flash 存储composite 和 S-video 输入composite 和

15、 S-video 输出高清输入和输出AIC32 立体编解码器音频输出包括:LINE IN LEFT/RIGHT、 LINE OUT LEFT/RIGHT、 MIC IN和 HPOUTUSB host 接口RS485接口10/100/1000 MBS 以太网物理层接口红外线远程接口9 脚的 UART 接口JTAG 接口ATA接口3个 GPIO 按键IDE硬盘接口应用描述视频电话数字视频录像机(DVR IP机顶盒安防监控和各种数码产品等视频服务器(DVS (源于网上 5、 OMAP(3530 原理和结构OMAP3530采用了面向多媒体智能设备的单芯片解决方案,在单一的芯片上集成了 ARM , Co

16、rtex-A8内核、 TMS320C64x+ DSP内核、图形引擎、视频加速器以及丰富的多媒体外设, 其中 Cortex-A8内核拥有超过当今 300MHz ARM9器件 4倍的处理性能。 OMAP3530可广泛用 于流媒体、 2D/3D游戏、视频会议、高清静态图象、 3G 多媒体手机、高性能 PDA 等项目的评 估与应用。OMAP3530 的硬件主要由 ARM 内核、 DSP 内核以及流量控制器 ( Traffic Cont roler ,TC 组 成。(1 ARM内核OMAP3530 采用 ARM Cortex2A8 核 , 工作主频最高可达 720 MHz 。它包括存储器管理单元、 16

17、 KB 的高速指令缓冲存储器、 16 KB 的数据高速缓冲存储器和 256 K 字的二级 Cache ;片内 有 64 KB 的内部 SRAM ,为液晶显示等应用提供了大量的数据和代码存储空间。 Cortex2A8 内核采用 13 级流水线、 32 位的 RISC 处理器架构。系统中的控制寄存器对 MMU 、 Cache 和 读写缓存控制器进行存取操作。 ARM 内核具有整个系统的控制权 , 可以设置 DSP 、 TC 以及各 种外设的时钟及其他工作参数 , 控制 DSP 的运行停止。 OMAP3530 平台可支持包含绘图、 多媒 体内容和 J ava 程序的先进应用。(2 DSP 内核TMS

18、320C64X + 内核具有最佳的功耗性能比 , 工作主频最高为 520 MHz ;它具有高度的并行能 力 ,32 位读写和功能强大的 EMIF ,双流水线的独立操作以及双 MAC 的运算能力。它采用 3 项关键的革新技术 :增大的空闲省电区域、变长指令和扩大的并行机制。其结构针对多媒体 应用高度优化 , 适合低功耗的实时语音图像处理。另外 ,TMS320C64X + 内核增加了固化了算 法的硬件加速器 , 来处理运动估计、 8 ×8 的 DCT/ IDCT 和 1/ 2 像素插值 , 降低了视频处理 的功耗。(3 流量控制器流量控制器 TC 用于控制 ARM 、 DSP 、 DMA

19、 以及本地总线对 OMAP3530 内所有存储器 ( 包括 SRAM ,SDRAM、 Flash 和 ROM 等 的访问。 OMAP3530 具有丰富的外围接口 , 如液晶控制器、 存储器接口、摄像机接口、空中接口、蓝牙接口、通用异步收发器、 I2C 主机接口、脉宽音 频发生器、串行接口、主客户机 USB 口、安全数字多媒体卡控制器接口、键盘接口等。 这些丰富的外围接口使应用 OMAP 的系统具有更大的灵活性和可扩展性。6、 DSP 系统开发环境 emulator和 simulator 的含义与区别答:课本 16页Emulator 是硬件仿真器,是一种在线仿真工具,它用 JTAG 接口电缆把

20、DSP 硬件目标系统和 装有仿真软件 /仿真卡的 PC 接口班连接起来,用 PC 平台对实际硬件目标系统进行调试,能 真实的仿真程序在实际硬件环境下的功能。Simulator 是软件仿真器,是一种脱离硬件的纯软件仿真工具。将程序代码加载后,在一个 窗口工作环境中, 可以模拟 DSP 的运行程序, 同时对程序进行单步执行, 设置断点, 对寄存 器 /存储器进行观察,修改,统计某段程序的执行时间等。区别:(百度的(1 . 有使用硬件来模拟的,都是 Emulator 。比如基于单片机的模拟。 (什么是叫使用硬 件模拟?比如模拟源平台的 Timer/PPU/SPU, 直接使用目标平台的 Timer/P

21、PU/SPU,那么就 是硬件模拟 。(2 . 一般的,在 PC 上运行的模拟器都叫 Simulator ,常见的是模拟 LCD 的显示画面 ; 在 嵌入平台上运行的模拟器都是 Emulator ,因为在嵌入平台运行的话,为了提高效率,都会 以对应的硬件模块来模拟源平台。(3 . PC上的模拟器如果模拟其内部设计、行为,比如读取 ROM 文件,精确中断、异常, OS 等都是 Emulator 。总之, Simulator 都是软件, Emulator 有硬有软也可以软硬结合7、 JT AG 接口的原理结构和应用答:(百度原理:JTAG 最初是用来对芯片进行 测试的 , 基本原理是在器件内部 定义

22、一个 TAP (Test Acc ess Port 测试访问口通过专 用的 JTAG 测试工具对内部节点进 行测试。 JTAG 测 试允许多个器 件通过 JTAG 接口串联在一 起,形成一个 JTAG 链,能 实现对各个器件 分别测试 。现在, JTAG 接口还常用于实现 ISP (In-System Programmable;在线编程 , 对 FLASH 等器件进行编程。应用:JTAG 也是一种国际标准测试协议(IEEE 1149.1兼容 ,主要用于芯片内部测试。现 在多数的高级器件都支持 JTAG 协议 , 如 DSP 、 FPGA 器件等。 标准的 JTAG 接口是 4线:TMS 、 T

23、CK 、 TDI 、 TDO, 分别为模式选择、时钟、数据输入和数据输出线。 相关 JTAG 引脚的定 义为:TCK 为测试时钟输入; TDI 为测试数据输入,数据通过 TDI 引脚输入 JTAG 接口; TDO 为测试数据输出, 数据通过 TDO 引脚从 JTAG 接口输出; TMS 为测试模式选择, TMS 用来设置 JTAG 接口处于某种特定的测试模式; TRST 为测试复位, 输入引脚, 低电平有效。 8、看门狗原理答:PPT7.1章第 27页。在系统运行后同时也启动了看门狗计数器 (一个 8位的加法计数器 , 看门狗就开始自动计数, 如果超过规定时间看门狗未没清看, 看门狗就会溢出从

24、而引起看门狗中断, 产生一个系统复 位脉冲 (宽度为 512个振荡器的时钟周期 512×OSCCLK ,造成系统复位。或者论文 WatchDog 在嵌入式开发中的应用提到:WatchDog 的工作描述看门狗定时器包含一个数字计数器, 该计数器可以从一个事先设置好的数开始以不变的速度 减到 0。 计数器的速度由一个时钟电路控制。 如果计数器在系统恢复之前减到 0, 它就会向 指定的电路发送信号,通知它执行相应的动作。当一个硬件系统开启了 WatchDog 功能, 那么运行在这个硬件系统之上的软件必须在规定的时间间隔内向 WatchDog 发送一个信号。该行为被称为“喂狗”(Feed D

25、og，以免 WatchDog 记时超时引发系统重起。但是必须 清楚看门狗的溢出时间 (定时器的溢出周期 以决定在合适的时候“喂狗” 喂狗”也不能 ， 太过频繁否则会造成资源浪费。 9、事件管理器原理（课件：7.3 事件管理器（EV）模块； 书上 P228） 事件管理器（ ）模块； 、事件管理器原理（课件： ） 答：EVent Manager Module, EV TMS320F2812 提供了两个事件管理器 EVA 和 EVB 模块，用于运动控制和电机控制。每 个件管理器模块都含有： 1、两个 16 位通用可编程定时器 GP timer1，GP timer2 2、3 个全比较单元和与之对应的脉

26、宽调制电路 PWM 3、3 个捕获单元 CAP 4、1 个正交编码脉冲（QEP）电路 5、中断逻辑 每个事件管理器(EV有 4 个通用定时器， EVA 有 2 个 16 位通用定时器 GP1 和 GP2， EVB 有 2 个 16 位通用定时器 GP3 和 GP4。4 个定时器结构和功能相同，独立使用。定时器的核 心是计数器。每个通用定时器都有一个计数器，存放开始计数时的初值，当进行计数时存放 当前计数值。计数器可以进行增 1 或减 1 计数，由控制寄存器 TxCON 的 D12D11 确定其 计数模式。事件管理器中的所有输入都由内部 CPU 协调同步，高电平为加计数；低电平为 减计数。 每个

27、通用定时器都有一个比较寄存器，存放与计数器 TxCON 进行比较的值。如果设置 控制寄存器 TxCON 中的 D1 位为 1，即使能(允许比较操作，则当计数器的值计到与比较寄 存器值相等时产生比较匹配; 每个通用定时器都对应一个周期寄存器， 周期寄存器的值决定 了定时器的周期。 当定时器的计数值与周期寄存器的值相等时产生周期匹配， 此时通用定时 器停止操作并保持当前计数值，然后根据计数器的计数方式执行复位操作或递减计数。 通用定时器在模块 EVA 和 EVB 的中断标志寄存器 EVAIFRA， EVAIFRB， EVAIFRC， EVBIFRA，EVBIFRB，EVBIFRC 中有 16 个中

28、断标志。 每个通用定时器可根据以下 4 种事件产生中断： （1）上溢定时计数器的值达到 FFFFh 时，产生上溢事件中断此时标志寄存器中的 TxOFINF 位（x=1, 2, 3, 4）置 1 （2）下溢定时计数器的值达到 0000h 时，产生下溢事件中断。此时标志寄存器中的 TxUFINF 位（x=1, 2, 3, 4）置 1。 （3）比较匹配当通用定时计数器的值与比较寄存器的值相等时，产生定时器比较匹配 事件中断。此时标志寄存器中的 TxCINT 位(x=1, 2, 3, 4置 1。 （4）周期匹配当通用定时计数器的值与周期寄存器的值相等时，产生定时器周期匹配 事件中断。此时标志寄存器中的

29、 TxPINT 位（x=1, 2, 3, 4）置 1。 10、DSP 实验操作 实验指导书 P4 、 实验操作(实验指导书 答：加电顺序： 1、 电脑开机 2、实验箱的 220V 电源 3、试验箱核心板的电源 4、打开 CCS 环境进行 调试 5、运行程序 关电顺序：1、先停止正在运行的程序 2、关掉 CCS 调试环境 3、关掉实验箱核心板的 5V 电源 4、关掉实验箱的 220V 电源 5、电脑关机 实验步骤： 1、 硬件连接；将 DSP 仿真器与计算机 USB 口连接好，将仿真器 JTAG 头插入 DSP 实验装置 核心板，按加电顺序上电 2、 双击桌面 CCS 图标，进入 CCS 开发环

30、境； 3、 新建工程;选择 Project/New 菜单，进行新建，项工程中添加源文件（.c） 4、 编译工程文件 5、 调入可执行文件：编译成功后，使用 FILE 菜单中的 LOAD PROGRAM 命令调入可执行文 件（.OUT） 6、 运行程序 7、 跟踪调试程序 11、MCBSP（第八章课件 P13） 、 （ ） 多通道缓冲串口(McBSP 答：多通道缓冲串口 5416 DSP 提供了三个高速、双向、多通道带缓冲串口(McBSP。它可以与其他 C54x DSP 器件或其他串行接口器件通信。并且可以与许多现今常用的编解码芯片(如语音 CODEC， TLV320AIC23实现无缝连接，这大

31、大的简化了硬件电路设计的复杂性。 McBSP 的特性 全双工通信; 双缓冲的发送和三缓冲的接收数据存储器，允许连续的数据流; 独立的接收与发送帧、时钟信号; 具有外部移位时钟发生器及内部频率可编程移位时钟; 多达 128 个发送和接收通道数. 提供 8、12、16、20、24、32 位数据字长 可选的高位或低位先发送的 8 位数据发送 帧同步和时钟信号极性可编程 与 McBSP 有关的引脚 nDX :发送引脚，与 McBSP 相连接发送数据 nDR:接收引脚，与接收数据总线相连接 nCLKX :发送时钟引脚 nCLKR :接收时钟引脚 nFSX :发送帧同步引脚 nFSR : 接收帧同步引脚

32、在时钟信号和帧同步信号控制下，接收发送通过 DR 和 DX 引脚与外部器件直接通信. 12、HPI(第八章课件 P23P24 、 第八章课件 答：HPI 主机接口。HPI 是一个 8 位并行口，用来与主设备或主处理器与 C54x DSP 的接 口。信息在 C54x DSP 和主机之间通过 HPI 口进行数据的交换。主机和 DSP 均可以访问寄 存器。 HPI 是 HPI 的主控制者，HPI 作为一个外设与主机相连接，使主机的访问操作更容易。 n主机通过以下单元与 HPI 通信：专用地址和数据寄存器、HPI 控制寄存器、外部数据和接 口控制信号 nHPI 的外部接口为一个 8 位的数据总线(HD0-HD7， 通过两个连续的 8 位字节组合在一起， 形成一个 16 位字的数