中规模时序逻辑电路ppt课件

1、 中规模时序逻辑电路中规模时序逻辑电路 1 存放器存放器时时 序序逻辑电路逻辑电路存放器和移位存放器存放器和移位存放器计数器计数器顺序脉冲发生器顺序脉冲发生器分析分析设计设计1.1 数码存放器数码存放器Q3Q2Q1Q0&QQDQQDQQDQQDA0A1A2A3CLR取数取数脉冲脉冲接纳接纳脉冲脉冲( CP )存放器是计算机的主要部件之一，存放器是计算机的主要部件之一， 它用来暂时存放数据它用来暂时存放数据或指令。采用任何一种类型的触发器均可构成存放器。每个触或指令。采用任何一种类型的触发器均可构成存放器。每个触发器存放一位二进制数或一个逻辑变量，由发器存放一位二进制数或一个逻辑变量，由

2、n个触发器构成的个触发器构成的存放器可存放存放器可存放n位二进制数或位二进制数或n个逻辑变量的值。个逻辑变量的值。四位数码存放器四位数码存放器1.2 移位存放器移位存放器 所谓所谓“移位，就是将存放器所存各位数据，移位，就是将存放器所存各位数据，在每个移位脉冲的作用下，向左或向右挪动一位。在每个移位脉冲的作用下，向左或向右挪动一位。根据移位方向，常把它分成三种：根据移位方向，常把它分成三种：存放器存放器左移左移(a)存放器存放器右移右移(b)存放器存放器双向双向移位移位(c)根据移位数据的输根据移位数据的输入输出方式，又入输出方式，又可将它分为四种：可将它分为四种：FFFFFFFFFFFFFF

3、FFFFFFFFFFFFFFFFFF串入串出串入串出串入并出串入并出并入串出并入串出并入并出并入并出串行输入串行输出串行输入串行输出串行输入并行输出串行输入并行输出并行输入串行输出并行输入串行输出并行输入并行输出：并行输入并行输出：SDQQ DQQ DQQ DQQ D&A0A1A2A3RDCLRLOAD移位移位脉冲脉冲CP0串行串行输出输出数数 据据 预预 置置 3210存数存数脉冲脉冲清零清零脉冲脉冲四位并入四位并入 - 串出的左移存放器串出的左移存放器初始形状：初始形状： 设设A3A2A1A0 1011在存数脉冲作用下，在存数脉冲作用下， Q3Q2Q1Q0 1011 。D0 0D1

4、 Q0D2 Q1D3 Q2QQ DQQ DQQ DQQ D移位移位脉冲脉冲CP0串行串行输出输出3210D0 0D1 Q0D2 Q1D3 Q2QQ DQQ DQQ DQQ D移位移位脉冲脉冲CP0串行串行输出输出32101 0 1 10 1 1 0 0 1 1 0 1 1 0 0 1 1 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Q3Q2Q1Q0D3D2D1D0设初态设初态 Q3Q2Q1Q0 1011用波形图表示如下：用波形图表示如下：Q3Q2Q1Q0CP110100110011000000000001四位串入四位串

5、入 - 串出的左移存放器：串出的左移存放器：D0 LD1 Q0D2 Q1D3 Q2四位串入四位串入 - 串出的右移存放器：串出的右移存放器：D1 Q2D2 Q3D3 RD0 Q1QQ DQQ DQQ DQQ DCP串行串行输出输出3210串行串行输入输入QDQQ3DQDQDCP串行串行输出输出Q1Q2Q0串行串行输入输入双向移位存放器的构成：只需设置一个控制端双向移位存放器的构成：只需设置一个控制端S，当当S0 时左移；而当时左移；而当S1时右移即可。集成组件时右移即可。集成组件 电路电路74LS194就是这样的多功能移位存放器。就是这样的多功能移位存放器。双向移位存放器双向移位存放器 D0

6、D1 D2 D3 FF0 FF1 FF2 FF3 Q0 Q1 Q2 Q3 1D C1 1D C1 1D C1 1D C1 Q0 Q1 Q2 Q3 CP DSL & 1 & 1 & 1 & 1 1 DSR S Q0 Q1 Q2 Q3 R右移串行输入右移串行输入L左移串行输入左移串行输入A、B、C、D并行输入并行输入VCCQA QB QCQDS1 S0CPQA QB QCQDCP S1S0CLRLDCBARABCDRLCLRGND74LS19415161413121110912345678011110 00 11 01 1直接清零直接清零保保 持持右移右移(从从QD

7、 向向QA挪动挪动)左移左移(从从QA 向向QD挪动挪动)并行输入并行输入 CLRCPS1 S0功功 能能 1.3 存放器运用举例存放器运用举例例：序列发生器例：序列发生器用一片用一片74194和适当的逻辑门构成产生序列为和适当的逻辑门构成产生序列为01100101的序列发生器。的序列发生器。步骤：步骤：第一步：序列有多长就用相应的多少个形状第一步：序列有多长就用相应的多少个形状Tp来与来与之对应，根据之对应，根据Tp=2n来决议移位存放器的级数即来决议移位存放器的级数即触发器的个数触发器的个数第二步：按照循环左移或者右移的规律来确定存放器第二步：按照循环左移或者右移的规律来确定存放器的初始形

8、状，和相应的左移或者右移输入端的输入，的初始形状，和相应的左移或者右移输入端的输入，并列出形状表并列出形状表第三步：形状表推导出反响函数的逻辑表达式，画出第三步：形状表推导出反响函数的逻辑表达式，画出相应电路图相应电路图2 计数器的分析计数器的分析 2.1 计数器的功能和分类计数器的功能和分类1. 计数器的作用计数器的作用记忆输入脉冲的个数；用于定时、分频、产记忆输入脉冲的个数；用于定时、分频、产生节拍脉冲及进展数字运算等等。生节拍脉冲及进展数字运算等等。2. 计数器的分类计数器的分类按任务方式分：同步计数器和异步计数器。按任务方式分：同步计数器和异步计数器。按功能分：加法计数器、减法计数器和

9、可逆计数器。按功能分：加法计数器、减法计数器和可逆计数器。按计数器的计数容量按计数器的计数容量(或称模数或称模数)来分：各种不同的来分：各种不同的计数器，如二进制计数器、十进制计数器、二十计数器，如二进制计数器、十进制计数器、二十进制计数器等等。进制计数器等等。 1同步二进制加法计数器同步二进制加法计数器 设计思想：同步计数器中，一切触发器的设计思想：同步计数器中，一切触发器的CP端相连，端相连，CP的每一个触发沿都会使一切的触发的每一个触发沿都会使一切的触发器形状更新。器形状更新。 二进制加法运算规那么：对一个多位二进制而二进制加法运算规那么：对一个多位二进制而言，最低位每次加言，最低位每次

10、加1都改动形状，而第都改动形状，而第i位除最位除最低位外仅有当以下各位皆为低位外仅有当以下各位皆为1时才改动形状时才改动形状 同步二进制计数器是将计数脉冲同时引同步二进制计数器是将计数脉冲同时引入到各级触发器，当计数时钟脉冲到来时，入到各级触发器，当计数时钟脉冲到来时，各级触发器形状同时发生转换，并且按照二各级触发器形状同时发生转换，并且按照二进制的规律添加或减少。进制的规律添加或减少。同步计数器同步计数器3位二进制同步加法计数器位二进制同步加法计数器 000 001 010 011 /1 /0 111 110 101 100 /0 /0 /0 /0 /0 /0 排排 列列 顺顺 序序 ： /

11、C nnnQQQ012 选用选用3个个CP下降沿触发的下降沿触发的JK触发器，分触发器，分别用别用FF0、FF1、FF2表示。表示。形形状状图图输出方程：输出方程：时钟方程：时钟方程：nnnQQQC012 CPCPCPCP 210 CP Q0 Q1 Q2 C 时序图时序图FF0每输入一个时钟脉冲翻转一次每输入一个时钟脉冲翻转一次FF1在在Q0=1时，在下一个时，在下一个CP触发沿触发沿到来时翻转。到来时翻转。FF2在在Q0=Q1=1时，在下一个时，在下一个CP触发触发沿到来时翻转。沿到来时翻转。100 KJnQKJ011 nnQQKJ0122 Q0Q0 CFF0 FF1 FF2CPQ1Q1Q2

12、Q21J C11K 1J C1 1K1J C11K&1&电路图电路图由于没有无效形状，电路能自启动。由于没有无效形状，电路能自启动。 nnnnnnnnnnnQQQQKJQQKJQKJKJ0132110122011001推行到推行到n位二位二进制同进制同步加法步加法计数器计数器驱动方程驱动方程输出方程输出方程nnnnnnQQQQC0121 2同步二进制减法计数器同步二进制减法计数器设计思想：设计思想： 只需当低位向高位借位时即低位全只需当低位向高位借位时即低位全0时再减时再减1，令高位触发器翻转，计数减，令高位触发器翻转，计数减1。 为此，只需将二进制加法计数器的输出为此，只需将

13、二进制加法计数器的输出由由Q端改为端改为 端，便成为同步二端，便成为同步二进制减法计数器了。进制减法计数器了。Q Q3位二进制同步减法计数器位二进制同步减法计数器选用选用3个个CP下降沿触发的下降沿触发的JK触发器，分别用触发器，分别用FF0、FF1、FF2表示。表示。形状图形状图输出方程：输出方程： 000001010011 /1 /0 111110101100 /0 /0 /0 /0 /0 /0 排列顺序：排列顺序： /B nnnQQQ012 CPCPCPCP 210时钟方程：时钟方程：nnnQQQB012 CPQ0Q1Q2B时序图时序图FF0每输入一个时钟脉冲翻转一次每输入一个时钟脉冲翻

14、转一次FF1在在Q0=0时，在下一个时，在下一个CP触发触发沿到来时翻转。沿到来时翻转。FF2在在Q0=Q1=0时，在下一个时，在下一个CP触触发沿到来时翻转。发沿到来时翻转。100 KJnQKJ011 nnQQKJ0122 Q0Q0 B1FF0 FF1 FF2CPQ1Q1Q2Q21J C11K 1J C1 1K1J C11K&电路图电路图由于没有无效形状，电路能自启动。由于没有无效形状，电路能自启动。 nnnnnnnnnnnQQQQKJQQKJQKJKJ0132110122011001推行到推行到n位二位二进制同进制同步减法步减法计数器计数器驱动方程驱动方程输出方程输出方程nnnnn

15、nQQQQB0121 3位二进制同步可逆计数器位二进制同步可逆计数器设用设用X表示加减控制信号，且表示加减控制信号，且X 0时作加计数，时作加计数， X 1时作减计数，那么把二进制同步加法计数器的驱时作减计数，那么把二进制同步加法计数器的驱动方程和动方程和X相与，把减法计数器的驱动方程和相与，把减法计数器的驱动方程和X相与，相与，再把二者相加，便可得到二进制同步可逆计数器的驱再把二者相加，便可得到二进制同步可逆计数器的驱动方程。动方程。 nnnnnnQQXQQXKJQXQXKJKJ0101220011001输出方程输出方程 Q0 Q0 C/B 1 FF0 FF1 FF2 CP Q1 Q1 Q2

16、 Q2 1J C1 1K 1J C1 1K 1J C1 1K 1 & 1 & 1 & 1 X 电路图电路图 74LS161 Q0 Q1 Q2 Q3 (b) 逻逻辑辑功功能能示示意意图图 (a) 引引脚脚排排列列图图 16 15 14 13 12 11 10 9 74LS161 1 2 3 4 5 6 7 8 VCC CO Q0 Q1 Q2 Q3 CTT LD CR CP D0 D1 D2 D3 CTP GND CR D0 D1 D2 D3 CTT CTP CP CO LD 4位集成二进制同步加法计数器位集成二进制同步加法计数器74LS161/163CR=0时异步清零。时

17、异步清零。CR=1、LD=0时同步置数。时同步置数。CR=LD=1且且CPT=CPP=1时，按照时，按照4位自然二进制码进展同位自然二进制码进展同步二进制计数。步二进制计数。CR=LD=1且且CPTCPP=0时，计数器形状坚持不变。时，计数器形状坚持不变。4位集成二进制同步可逆计数器位集成二进制同步可逆计数器74LS193 BO CO LD 74LS193 Q0 Q1 Q2 Q3 (b) 逻逻辑辑功功能能示示意意图图 (a) 引引脚脚排排列列图图 16 15 14 13 12 11 10 9 74LS193 1 2 3 4 5 6 7 8 VCC D0 CR CO BO LD D2 D3 D1

18、 Q1 Q0 CPD CPU Q2 Q3 GND D0 D1 D2 D3 CR CPU CPD CR是异步清零端，高电平有效；是异步清零端，高电平有效； LD是异步置数端，低电平有效；是异步置数端，低电平有效；CPU是加法计数脉冲输入端；是加法计数脉冲输入端； CPD是减法计数脉冲输入端；是减法计数脉冲输入端； D0D3是并行数据输入端；是并行数据输入端； Q0Q3是计数器形状输出端；是计数器形状输出端； CO是进位脉冲输出端；是进位脉冲输出端； BO是借位脉冲输出端；是借位脉冲输出端；多个多个74LS193级联时，只需把低位的级联时，只需把低位的CO端、端、BO端分别与高位的端分别与高位的C

19、PU、CPD衔接起来，各个芯片的衔接起来，各个芯片的CR端衔接在一同，端衔接在一同，LD端衔接在一同，就端衔接在一同，就可以了。可以了。1. 四位二进制同步计数器四位二进制同步计数器 74LS16374LS163不但不但 计数方式是同步的，而且它的清零方计数方式是同步的，而且它的清零方式式 也是同步的：即使控制端也是同步的：即使控制端CLR0，清零目的真正实，清零目的真正实现还需等待下一个时钟脉冲的上升沿到来以后才可以变现还需等待下一个时钟脉冲的上升沿到来以后才可以变为现实。这就是为现实。这就是“ 同步清零同步清零 的含义。的含义。 利用集胜利能组件设计计数电路利用集胜利能组件设计计数电路一、

20、中规模计数器组件引见及其运用一、中规模计数器组件引见及其运用16151413121110123456789QAQDQDQCQBQAQBQCVCCTTPPCPAABBCCDDCLRLOADENABLERC串行进串行进 位输出位输出 允许允许允许允许GND时钟时钟去除去除输出输出数据输入数据输入置入置入74LS16374LS 163 管脚图管脚图(1) 74LS163 的引见的引见TPRCA B C DQBQCQDQALOADCLR74LS16374LS163功能表功能表1 1 1 1 计计 数数0 1 1 1 X 保保 持持 1 0 1 1 X 坚持坚持 ( RC=0 ) X X 0 1 并并

21、行行 输输 入入X X X 0 清清 零零P T LOAD CLR CP 功功 能能 去除去除置入置入ABCD时钟时钟允许允许 P允许允许 TQAQBQCQD串行进串行进 位输出位输出输输出出数据数据 输入输入例例1：用一片：用一片74LS163构成六进制计数器。构成六进制计数器。QD QC QB QA0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 1六个六个 稳态稳态预备清零：预备清零： 使使 CLR 0TPRCA B C DQBQCQDQALOADCLR74LS163&+5VCP(2) 74LS163 的运用的运用在在QDQCQBQA 0110 时

22、时立刻清零立刻清零 。比较比较 用用74LS 160与用与用74LS 163构成六进制计数器构成六进制计数器:在在QDQCQBQA 0101 时时 预备清零预备清零 。TPRCA B C DQBQCQDQALOADCLR74LS163&+5VCP例例2：用：用74LS163构成二十四进制计数器。构成二十四进制计数器。(1). 需求两片需求两片74LS163；(2). 为了提高运算速度，运用同步计数方式。为了提高运算速度，运用同步计数方式。TPRCA B C DQBQCQDQALOADCLR74LS163TPRCA B C DQBQCQDQALOADCLR74LS163+5V+5V, , , , CPCLR 应该在应该在 QDQCQBQA QDQCQBQA 0001 0111 时预备清零。时预备清零。, , , , QDQCQBQA QDQCQBQA , , , ,CLR =例例3 用用74LS163来构成一个十二进制计数器。来构成一个十二进制计数器。1写出形状写出形