计算机组成原理：4-1 数值的机器运算

1、复习思考题81. 根据操作数所在位置，指出下列寻址方式： 操作数的地址在指令中，为操作数的地址在指令中，为_寻址方式寻址方式。 操作操作数地址在寄存器中，为数地址在寄存器中，为_寻址方式；寻址方式； 操作操作数地址的地址在指令中，为数地址的地址在指令中，为_寻址方式；寻址方式；2. RISC和和CISC的中文含义分别是的中文含义分别是_ ；3. 控制控制类指令的功能是类指令的功能是_；4. 堆栈是一种特殊的数据寻址方式，基于堆栈是一种特殊的数据寻址方式，基于_工作原理，按结构分为工作原理，按结构分为_和和_；5. 自底向上生成的软堆栈，出栈时应先将栈顶数据自底向上生成的软堆栈，出栈时应先将栈顶

2、数据弹出，再修改栈指针。（弹出，再修改栈指针。（ ）第四章 数值的机器运算 运算器是运算器是计算机进行算逻运算计算机进行算逻运算的主要部件，其逻辑结构取决于机的主要部件，其逻辑结构取决于机器的指令系统、数据表示方法和运器的指令系统、数据表示方法和运算方法等。算方法等。 本章主要讨论数值数据在计算本章主要讨论数值数据在计算机中实现算逻运算的方法，以及运机中实现算逻运算的方法，以及运算部件的基本结构和工作原理。算部件的基本结构和工作原理。第四章 数值的机器运算4.0 逻辑电路基础4.1 基本算术运算的实现4.2 定点加减运算4.3 带符号数的移位和舍入操作4.4 定点乘法运算4.5 定点除法运算4

3、.6 规格化浮点运算4.9 运算器和基本组成与实例 本章学习要求n 了解部分n串行加法器串行加法器与并行加法器与并行加法器n运算器运算器的基本结构的基本结构n 理解部分n进位产生和进位传递的进位产生和进位传递的概念概念n3种溢出检测种溢出检测方法方法n补码移位运算和常见的舍入操作方法补码移位运算和常见的舍入操作方法n进位产生和进位传递进位产生和进位传递n浮点加减乘除浮点加减乘除运算运算n 掌握部分n定点数和浮点数的加、减法运算方法定点数和浮点数的加、减法运算方法n定点原码、补码一位乘法运算定点原码、补码一位乘法运算方法方法n补码加减交替除法运算方法补码加减交替除法运算方法4.0 逻辑电路基础n

4、逻辑代数是用于计算机逻辑设计或用于任何数字系统逻辑设计的数学基础n逻辑代数与普通代数的区别n普通代数中普通代数中n任一变量的取值一般为无限个n任一变量的取值有大小之分n逻辑代数中逻辑代数中n任一变量的取值只有两个(真、假)n任一变量的取值并不表示量的大小，而是表示某个逻辑变量的状态情况。与逻辑与逻辑或逻辑或逻辑非逻辑非逻辑+_ABYY=ABY=Y=A+BAAB+Y_A+Y_ABY000011101111ABY000010100111AY0110基本逻辑运算逻辑代数的基本定律n交换律： A+B=B+A AB=BAn结合律： (A+B)+C=A+(B+C) (AB)C=A (BC)n分配律1: (

5、A+B)C=AC+BCn分配律2: A+BC=(A+B)(A+C) n等幂律： A+A+A=A A A A=An吸收律： A(A+B)=A A+AB=A逻辑代数的基本定律n基本定律：A+1=1 A+0=A A1 =A A 0=0n摩根定律：BABABABAAAAAAA10nnAAAAAA2121nnAAAAAA2121组合逻辑电路组合逻辑电路n不具备记忆功能不具备记忆功能，任意时刻的输出信号，任意时刻的输出信号仅仅取决取决于该时刻的输入信号，而与电路过去的电平状于该时刻的输入信号，而与电路过去的电平状态无关态无关。组合逻辑电路组合逻辑电路A1A2AnF1F2Fn时序逻辑电路n 具有记忆功能，电

6、路的输出不仅取决于当时的输入状况，而且取决于电路的状态。n 建立在建立在触发器触发器的基础上，如寄存器、计数器的基础上，如寄存器、计数器组合逻辑电路组合逻辑电路 A1AnF1Fn存储电路存储电路 B1BKCLC1常用逻辑门电路及符号ABY=AB&与门与门ABY=A+B1或门或门A1AY 或非门或非门与非门与非门异或门异或门非门非门AB1BAYAB&BAYAB=1BAY逻辑表达式与逻辑电路图的关系n根据逻辑图写出逻辑表达式的方法n按图逐级写出输出端的逻辑表达式即可按图逐级写出输出端的逻辑表达式即可n例例1：FA ABB ABA&BF1&ABA ABB AB逻辑表达式与逻辑电路图的关系n根据逻辑表

7、达式画出逻辑图的方法n只要分别用与、或、非、或非、与非、异或门只要分别用与、或、非、或非、与非、异或门电路符号将逻辑表达式画出即可。电路符号将逻辑表达式画出即可。n例例2：YA BA BABA&BF111BABABA根据真值表写出逻辑表达式的方法A B CY0 0 0 00 0 100 1 000 1 111 0 011 0 111 1 011 1 11ABY000010100111Y=ABABY000011101111Y=A+BY=A+BC译码器逻辑电路分析举例BAD 1BAD 0ABD 3BAD 2A1&_ _A A B BB1&D0D1D2D3ABD0D1D2D32 2选选4 4译码器逻

8、辑电路分析举例ABD0D1D2D3001000010100100010110001A1&_ _A A B BB1&真值表真值表 译码器译码器1. n个输入信号的译码器有个输入信号的译码器有2n个输出信号个输出信号2. 每个输出信号对应于每个输出信号对应于n个输个输入信号的一种编码入信号的一种编码3. 输出信号中只有一个处于输出信号中只有一个处于有效状态有效状态ABD0D1D2D32 2选选4 4BAD 1ABD 3BAD 2BAD 0多路选择器逻辑电路分析举例101ISS001ISS201ISS301ISSS11&_ _S1 S1 S0 S0S01&1I0I3I2I1YS1S0YI0I1I2I

9、34 4选选1 1S1S0YI0I1I2I34选选1多路选择器多路选择器在选择信号的作用下，从多个输入端中选择一个作为输出在选择信号的作用下，从多个输入端中选择一个作为输出 有n个选择信号的数据选择器从2n个输入数据线中选择一个作为输出组合电路，逻辑表达式：多路选择器逻辑电路分析举例301201101001ISSISSISSISSYS1S0Y00I001I110I211I3简单逻辑电路设计举例“三人表决器”设计步骤n画出真值表n写出逻辑表达式n化简逻辑表达式Y = AB+BC+CAY = AB+(A B)Cn画出逻辑电路图A B CY0 0 0 00 0 100 1 000 1 111 0 0

10、01 0 111 1 011 1 114.1 基本算术运算的实现n加法器n全加器全加器的分析与设计的分析与设计设设X=XnXn-1X1, Y=YnYn-1Y1求算术运算求算术运算 X+Y=？ Si: 本位和本位和Ci-1: 低位向本位低位向本位的的进位进位 Ci: 本位本位向高位的进位向高位的进位进位输入进位输入Ci-1，进位输出进位输出CiCiFAXiYiCi-1Si全加器的实现进位输入进位输入Ci-1，进位输出，进位输出Ci。11111iiiiiiiiiiiiiiiiSX YCX Y CX Y CX YYCXC11111()iiiiiiiiiiCXYCXYCXYX YXCCXYCYCiFA

11、XiYiCi-1SiXi Yi Ci-1Ci Si0 0 0 0 00 0 10 10 1 00 10 1 11 01 0 00 11 0 11 01 1 01 01 1 11 11iiiiCYXS1iiiiiiCYXYXC)(串行进位的并行加法器FAXiYiCi-1CiSi向高位进位本位和=1=1&CisiCi-1 Xi YiC4FAX4Y4C3S4FAX3Y3C2S3FAX2Y2C1S2FAX1Y1C0S1串行进位的串行进位的4位并行全加器位并行全加器串行进位加法实现逻辑n个全加器相连可得个全加器相连可得n位串行进位加法器位串行进位加法器各各进位信号是串行从低位逐位传送到高位进位信号是串行

12、从低位逐位传送到高位速度慢！速度慢！若一级全加器的延迟时间为若一级全加器的延迟时间为tyty，则在字长，则在字长n n位时，位时，从从C0 Cn的最长延迟时间为的最长延迟时间为2n2ntyty。n满足下述条件之一，可生满足下述条件之一，可生成成C1=1：nX1、Y1均为均为“1”; nX1、Y1任一个为任一个为“1”, 且进位且进位C0为为“1”。 可得可得C1的表达式为：的表达式为： C1=X1Y1+(X1 Y1)C0先行进位加法器n 先行进位高位的进位不必等低位的进位产生高位的进位不必等低位的进位产生后再形成，高位的进位与低位的进位同时产生。后再形成，高位的进位与低位的进位同时产生。n 以

13、4位加法器为例，讨论进位C1、C2、C3和C4的产生条件： 同理同理, 得得Ci的表达式为：的表达式为： Ci=XiYi+(Xi Yi)Ci-1 (i=2,3,4)C4FAX4Y4C3S4FAX3Y3C2S3FAX2Y2C1S2FAX1Y1C0S1先行进位加法器C1=X1Y1+(X1 Y1)C0C3=X3Y3+(X3 Y3)C2C4=X4Y4+(X4 Y4)C3 n定义两个辅助函数定义两个辅助函数进位传递函数进位传递函数: Pi= Xi Yi 进位产生函数进位产生函数: Gi= XiYin将将Pi、Gi代入前面的代入前面的C1C4式，可得：式，可得： C1 = G1 + P1C0 C2 = G

14、2 + P2G1 + P2P1C0 C3 = G3 + P3G2 + P3P2G1 + P3P2P1C0 C4 = G4 + P4G3 + P4P3G2 + P4P3P2G1 + P4P3P2P1C0C2=X2Y2+(X2 Y2)C1C4FAX4Y4C3S4FAX3Y3C2S3FAX2Y2C1S2FAX1Y1C0S1先行进位产生电路CLA&1 1 1 1 Pi= Xi Yi Gi= XiYi C1=G1+P1C0 C2=G2+P2G1+ P2P1C0 C3=G3+P3G2+ P3P2G1+ P3P2P1C0 C4=G4+P4G3+ P4P3G2+ P4P3P2G1 +P4P3P2P1C04位并

15、行进位加法器（CLA加法器） C1=G1+P1C0 C2=G2+P2 G1+ P2P1C0 C3=G3+P3 G2+ P3 P2 G1+ P3 P2P1C0 C4=G4+P4 G3+ P4P3 G2+ P4P3 P2 G1 +P4P3 P2P1C0 Pi= Xi Yi Gi= XiYi若一级全加器的延迟时间为若一级全加器的延迟时间为tyty，则在字长，则在字长n n位时，从位时，从C C0 0 C Cn n的最长延迟时间为的最长延迟时间为2 2tyty，与字长无关。但硬件与字长无关。但硬件实现受到限制。实现受到限制。并行进位方式所有各位的进位不依赖于其低位的进位，并行进位方式所有各位的进位不依赖于其低位的进位，而依赖于最低位的进位而依赖于最低位的进位C C0 0，各位的进位是同时产生的。各位的进位是同时产生的。FAFAFAFA组间为串行进位的16位加法器各加法各加法单元间单元间，进位，进位信号串行传送信号串行传送各各加法单元内，进位加法单元内，进位信号并行传送信号并行传送问题：问题：若若4位先行进位加法器位先行进位加法器的时的时延为延为2ty，则这个则这个16位加法器位加法器的总的总时延是多少？时延是多少？4位位CLA加法器加法器4位位CLA加法器加法器4位位CLA加法器加法器4位位CL