版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领
文档简介
1、常用中规模组合逻辑电路常用中规模组合逻辑电路译码器译码器编码器编码器多路复用器多路复用器奇偶校验电路奇偶校验电路比较器比较器加法器加法器功能介绍功能介绍芯片介绍芯片介绍芯片使用芯片使用译码器和编码器译码器和编码器多输入、多输出电路多输入、多输出电路译码器（译码器（decoderdecoder） 一般来说，输出编码比输入编码位数多一般来说，输出编码比输入编码位数多编码器（编码器（encoderencoder） 输出编码比输入编码位数少输出编码比输入编码位数少使能输入使能输入输入输入编码编码输出输出编码编码映射映射使能输入有效才能使能输入有效才能实现正常映射功能实现正常映射功能一种最常用的情况一种
2、最常用的情况使能使能输入输入编码编码输出输出编码编码映射映射译码器（译码器（decoderdecoder）编码器（编码器（encoderencoder）n位二进制码位二进制码2n中取中取1码码使能使能输入输入编码编码输出输出编码编码映射映射2n中取中取1码码n位二进制码位二进制码5.4 译码器译码器（decoder）二进制译码器二进制译码器十进制译码器（十进制译码器（BCD译码器）译码器）显示译码器显示译码器二进制译码器二进制译码器2-42-4译码器译码器Y0Y1Y2Y3I0I1EN 0 X X 0 0 0 0 1 0 0 0 0 0 1 1 0 1 0 0 1 0 1 1 0 0 1 0 0
3、 1 1 1 1 0 0 0输输 入入EN I1 I0输输 出出 Y3 Y2 Y1 Y02-42-4二进制译码器真值表二进制译码器真值表n to - 2n decoder高电平有效高电平有效 0 X X 0 0 0 0 1 0 0 0 0 0 1 1 0 1 0 0 1 0 1 1 0 0 1 0 0 1 1 1 1 0 0 0输输 入入EN I1 I0输输 出出 Y3 Y2 Y1 Y02-42-4二进制译码器真值表二进制译码器真值表Y0 = EN ( I1 I0 )Y1 = EN ( I1 I0 )Y2 = EN ( I1 I0 )Y3 = EN ( I1 I0 )Yi = EN mi逻辑电
4、路图逻辑电路图: P246 图图5-32(b)0 0 0 0 0 0 0 10 0 0 0 0 0 1 00 0 0 0 0 1 0 00 0 0 0 1 0 0 00 0 0 1 0 0 0 00 0 1 0 0 0 0 00 1 0 0 0 0 0 01 0 0 0 0 0 0 00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1I2I1I0Y7Y1Y0Y2Y3Y4Y5Y63-83-8二进制译码器真值表二进制译码器真值表3-83-8译码器译码器II1IY0Y1Y7Yi = EN mi双双2-42-4译码器译码器74x13974x139 74x139 1 X X
5、 1 1 1 1 0 0 0 1 1 1 0 0 0 1 1 1 0 1 0 1 0 1 0 1 1 0 1 1 0 1 1 1输输 入入G_L B A输输 出出 Y3_L Y2_L Y1_L Y0_L1/2 74x139双双2-4译码器真值表译码器真值表译码器芯片：译码器芯片：（使能端低有效，输出低有效）（使能端低有效，输出低有效）G_L A BY3_LY2_LY1_LY0_L3-83-8译码器译码器74x13874x138Y3 = G1 G2A G2B C B A使使 能能选选 择择Y3_L = Y3 = (G1 G2A_L G2B_L C B A)= G1 + G2A_L + G2B_L
6、 + C+B+AG1G2A_LG2B_LY3_LA B C内部信号：内部信号：输出信号：输出信号：G2A = G2A_L G2B= G2B_LN0N1N2N3EN_L+5VD0_LD7_LD8_LD15_L用用74x13874x138设计设计4-16译码器译码器思路：思路： 1616个输出需要个输出需要 片片74x13874x138？Y0Y7ABCG1G2AG2BY0Y7ABCG1G2AG2BU1U2 任何时刻只有任何时刻只有一片在工作。一片在工作。 4 4个输入中，个输入中，哪些位控制片选哪些位控制片选哪些位控制输入哪些位控制输入假设输入信号：假设输入信号：EN_L,N3,N2,N1,N0E
7、N_L,N3,N2,N1,N0。输出信号：。输出信号：D0_LD0_LD15_LD15_L思考：用思考：用74x13874x138设计设计 5 5-32 译码器译码器3232个输出需要多少片个输出需要多少片74x13874x138？控制任何时刻只有一片工作控制任何时刻只有一片工作 利用使能端利用使能端5 5个输入的低个输入的低3 3位控制输入位控制输入5 5个输入的高个输入的高2 2位控制片选位控制片选 利用利用 2 2-4 译码器译码器P252 图图539思考：用思考：用74x13874x138设计设计 4-164-16 译码器译码器奇数，偶数分别在不同的奇数，偶数分别在不同的74x1387
8、4x138片上片上用译码器和逻辑门实现逻辑函数用译码器和逻辑门实现逻辑函数F = (X,Y,Z) (0,3,6,7) = (X,Y,Z) (1,2,4,5)对于二进制译码器：对于二进制译码器：Yi = EN mi 当使能端有效时，当使能端有效时，Yi = mi对低电平有效输出：对低电平有效输出：Yi_L = Yi 当使能端有效时，当使能端有效时，Yi_L = mi = MiABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138ZYXABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138F+5VF = (X,Y,Z) (0,3,6,7)当使能端有效时当使能端有效时Yi_L
9、 = miZYXABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138+5VFF = (X,Y,Z) (0,3,6,7)= M1 M2 M4 M5= m1 m2 m4 m5F = (X,Y,Z) ( 1, 2, 4, 5 )ZYXABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138+5VFn-2n 译码器，包含了译码器，包含了n变量所有的最变量所有的最小项。加上或门或者与非门，可以小项。加上或门或者与非门，可以组成任何形式的输入变量小于组成任何形式的输入变量小于n的组的组合逻辑函数。合逻辑函数。十进制译码器十进制译码器输入：输入：BCDBCD码码输出：十中取一码输出：
10、十中取一码Y0Y9I0I1I2I3多余的多余的6 6个状态如何处理？个状态如何处理？输出均无效：拒绝输出均无效：拒绝“翻译翻译”作为无关项处理作为无关项处理 电路内部结构简单电路内部结构简单二二- -十十进进制制译译码码器器0 0 0 0 0 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 1 1 1 1 1 1 1 1 11 0 1 1 1 1 1 1 1 11 1 0 1 1 1 1 1 1 11 1 1 0 1 1 1 1 1
11、11 1 1 1 0 1 1 1 1 11 1 1 1 1 0 1 1 1 11 1 1 1 1 1 0 1 1 11 1 1 1 1 1 1 0 1 11 1 1 1 1 1 1 1 0 11 1 1 1 1 1 1 1 1 01 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 1I3 I2 I1 I00123456789Y0_L Y9_L伪伪码码任任 意意 项项七段显示译码器七段显示译码器abcdefg dp公共阴极公共阴极abcdefgdp公共阳极公共阳极abcdefg dpabcdfga b c d e f g1 1 1 1 1 1 00 1 1 0 0 0 01
温馨提示
- 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
- 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
- 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
- 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
- 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
- 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
- 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
评论
0/150
提交评论