ARM硬件调试方法ppt课件

1、2019全国高校全国高校ARM嵌入式教学及科研师资高级嵌入式教学及科研师资高级培训班讲稿培训班讲稿 嵌入式硬件平台设计嵌入式硬件平台设计华中科技大学华中科技大学 武汉创维特武汉创维特2022-4-17主讲：刘铁刚主讲：刘铁刚提纲硬件系统的调试硬件系统的调试第四章 嵌入式硬件平台设计S3C2410XS3C2410X概述概述嵌入式系统体系构造设计嵌入式系统体系构造设计S3C44B0XS3C44B0X概述概述印刷电路板的设计印刷电路板的设计系统的硬件选型及电路设计系统的硬件选型及电路设计嵌入式系统的软硬件框架嵌入式系统体系构造设计嵌入式嵌入式微处置器微处置器SDRAMSDRAMROMROMI/OI/

2、OA/DA/DD/AD/A人机交互接口人机交互接口通用接口通用接口实时操作系统实时操作系统( (RTOS)RTOS)图形用户图形用户接口接口BSP/HAL BSP/HAL 板极支持包板极支持包/ /硬件笼统层硬件笼统层文件系统文件系统运用程序运用程序嵌入式系统嵌入式系统硬件层硬件层OSOS层层驱动层驱动层运用层运用层软件软件硬件硬件串口、并口、USB、以太网等LED、LCD、触摸屏、鼠标、键盘等Linux、uCLinux、uC/OS-II等嵌入式系统的开发步骤嵌入式系统体系构造设计体系结构设计系统需求分析:规格说明书机械/结构设计硬件设计软件设计系统集成系统测试产品嵌入式系统的开发步骤q系统需

3、求分析：确定设计义务和目的，并提炼出设系统需求分析：确定设计义务和目的，并提炼出设计规格阐明书，作为正式设计指点和验收的规范。系统计规格阐明书，作为正式设计指点和验收的规范。系统的需求普通分功能性需求和非功能性需求两方面。功能的需求普通分功能性需求和非功能性需求两方面。功能性需求是系统的根本功能，如输入输出信号、操作方式性需求是系统的根本功能，如输入输出信号、操作方式等；非功能需求包括系统性能、本钱、功耗、体积、分等；非功能需求包括系统性能、本钱、功耗、体积、分量等要素。量等要素。嵌入式系统体系构造设计q体系构造设计：描画系统如何实现所述的功能和非体系构造设计：描画系统如何实现所述的功能和非功

4、能需求，包括对硬件、软件和执行安装的功能划分以功能需求，包括对硬件、软件和执行安装的功能划分以及系统的软件、硬件选型等。一个好的体系构造是设计及系统的软件、硬件选型等。一个好的体系构造是设计胜利与否的关键。胜利与否的关键。嵌入式系统的开发步骤嵌入式系统体系构造设计q硬件硬件/ /软件协同设计：基于体系构造，对系统的软件、软件协同设计：基于体系构造，对系统的软件、硬件进展详细设计。为了缩短产品开发周期，设计往往硬件进展详细设计。为了缩短产品开发周期，设计往往是并行的。是并行的。q系统集成：把系统的软件、硬件和执行安装集成在系统集成：把系统的软件、硬件和执行安装集成在一同，进展调试，发现并改良单元

5、设计过程中的错误。一同，进展调试，发现并改良单元设计过程中的错误。q系统测试：对设计好的系统进展测试，看其能否满系统测试：对设计好的系统进展测试，看其能否满足规格阐明书中给定的功能要求。足规格阐明书中给定的功能要求。JX44B0系列教学系统的硬件组成嵌入式系统体系构造设计q本章将以武汉创维特公司消费的本章将以武汉创维特公司消费的JX44B0JX44B0教学系统为教学系统为原型，详细分析系统的硬件设计步骤、实现细节以及调原型，详细分析系统的硬件设计步骤、实现细节以及调试技巧等。试技巧等。S3C44B0XS3C44B0X4 4MBMBFlash(BIOS)Flash(BIOS)USBUSB 接口接

6、口RSRS- -232232接口接口JTAGJTAG 调试端口调试端口LCDLCD显示显示及触摸屏及触摸屏键盘接口键盘接口以太网接口以太网接口音频接口音频接口基于基于ARM7TDMIARM7TDMI的的32位微处理32位微处理器器SamsungSamsungS3C44B0XS3C44B0X4 4MBMBFlash(BIOS)Flash(BIOS)USBUSB 接口接口RSRS- -232232接口接口JTAGJTAG 调试端口调试端口LCDLCD显示显示及触摸屏及触摸屏以太网接口以太网接口音频接口音频接口8MB SDRAM8MB SDRAM系统内存系统内存S3C44B0X内部构造图S3C44B

7、0X概述S3C44B0X片上资源S3C44B0X概述qARM7TDMIARM7TDMI核、任务频率核、任务频率66MHz66MHz；q8KB Cache8KB Cache，外部存储器控制器；，外部存储器控制器；qLCDLCD控制器；控制器；q4 4个个DMADMA通道；通道；q2 2通道通道UARTUART、1 1个多主个多主I2CI2C总线控制器、总线控制器、1 1个个IISIIS总线控制器；总线控制器；q5 5通道通道PWMPWM定时器及一个内部定时器；定时器及一个内部定时器；q7171个通用个通用I/OI/O口；口；q8 8个外部中断源；个外部中断源；q8 8通道通道1010位位ADCA

8、DC；q实时时钟等。实时时钟等。S3C44B0X特性S3C44B0X概述q内核内核:2.5V I/O : 3.0 V :2.5V I/O : 3.0 V 到到 3.6 V3.6 Vq最高为最高为66MHz66MHzq160 LQFP / 160 FBGA160 LQFP / 160 FBGAS3C44B0X的引脚分布图S3C44B0X概述S3C44B0X的引脚信号描画 总线控制信号S3C44B0X概述S3C44B0X的引脚信号描画 DRAM/SDRAM/SRAMS3C44B0X概述输入S3C44B0X的引脚信号描画 LCD控制信号S3C44B0X概述S3C44B0X的引脚信号描画 TIMER/

9、PWM控制信号S3C44B0X概述S3C44B0X的引脚信号描画 中断控制信号S3C44B0X概述S3C44B0X的引脚信号描画 DMA控制信号S3C44B0X概述S3C44B0X的引脚信号描画 UART控制信号S3C44B0X概述S3C44B0X的引脚信号描画 IIC-BUS控制信号S3C44B0X概述S3C44B0X的引脚信号描画 IIS-BUS控制信号S3C44B0X概述S3C44B0X的引脚信号描画 SIO控制信号S3C44B0X概述S3C44B0X的引脚信号描画 ADCS3C44B0X概述S3C44B0X的引脚信号描画 GPIOS3C44B0X概述S3C44B0X的引脚信号描画 复位

10、和时钟信号S3C44B0X概述S3C44B0X的引脚信号描画 JTAG测试逻辑S3C44B0X概述S3C44B0X的引脚信号描画 电源S3C44B0X概述S3C44B0X的存储器映射S3C44B0X概述SROM为ROM或SRAM特殊功能存放器S3C44B0X芯片及引脚分析系统的硬件选型及电路设计qS3C44B0XS3C44B0X共有共有160160只引脚，采用只引脚，采用QFPQFP封装封装q具有大量的电源和接地引脚，以及地址总线、数据总线具有大量的电源和接地引脚，以及地址总线、数据总线和通用和通用I/OI/O口，以及其他的公用模块如口，以及其他的公用模块如UARTUART、IICIIC等接口

11、等接口q在硬件系统的设计中，该当留意芯片引脚的类型，在硬件系统的设计中，该当留意芯片引脚的类型， S3C44B0XS3C44B0X的引脚主要分为三类，即：输入的引脚主要分为三类，即：输入I I、输出、输出O O、输入输入/ /输出输出I/OI/Oq输出类型的引脚主要用于输出类型的引脚主要用于S3C44B0XS3C44B0X对外设的控制或通讯，对外设的控制或通讯，由由S3C44B0XS3C44B0X自动发出，这些引脚的衔接不会对自动发出，这些引脚的衔接不会对S3C44B0XS3C44B0X本身本身的运转有太大的影响的运转有太大的影响q输入输入/ /输出类型的引脚主要是输出类型的引脚主要是S3C4

12、4B0XS3C44B0X与外设的双向数据与外设的双向数据传输通道传输通道S3C2410X内部构造图S3C2410X概述S3C2410X片上资源S3C2410X概述q5555个中断源，个中断源，2424个外部中断口；个外部中断口；q16KB 16KB 指令指令CacheCache，16KB16KB数据数据CacheCache；q4 4通道通道16bit16bit带带PWMPWM的定时器及的定时器及1 1通道通道16bit16bit内部定时器；内部定时器；q3 3通道通道UARTUART、1 1个多主个多主I2CI2C总线控制器、总线控制器、1 1个个IISIIS总线控制器，一总线控制器，一 q个

13、个SPISPI接口；接口；q4 4个个DMADMA控制器，控制器， 8 8通道通道1010位位ADCADC；q实时时钟等。实时时钟等。q存储器控制器，支持存储器控制器，支持NAND FLASHNAND FLASH启动，启动，4BK4BK用于启动的内部缓用于启动的内部缓 q存区；存区；q两个两个USBUSB主、一个主、一个USBUSB从；从；q支持支持SDSD卡卡/MMC/MMC卡；卡；qLCDLCD控制器，支持黑白、控制器，支持黑白、STNSTN、TFTTFT显示器；触摸屏接口支持；显示器；触摸屏接口支持；S3C2410X特性S3C2410X概述q最高为最高为203MHz203MHzq2722

14、72脚的脚的FBGAFBGA封装封装q内核内核:1.8V I/O : 3.3 V:1.8V I/O : 3.3 VS3C2410X的引脚分布图S3C2410X概述电源电路设计DC-DC转换芯片系统的硬件选型及电路设计q有很多有很多DC-DCDC-DC转换器可完成到转换器可完成到3.3V3.3V的转换，如的转换，如Linear Linear TechnologyTechnology的的LT108XLT108X系列。常见的型号和对应的电流输出如下：系列。常见的型号和对应的电流输出如下：qLT1083 LT1083 7.5A7.5AqLT1084 LT1084 5A5AqLT1085 LT1085

15、3A3AqLT1086 LT1086 1.5A1.5Aq有很多有很多DC-DCDC-DC转换器可完成到转换器可完成到2.5V2.5V的转换，常用的如的转换，常用的如Linear Linear TechnologyTechnology的的LT1761LT1761。电源电路设计3.3V系统的硬件选型及电路设计q需求运用需求运用3.3V3.3V的直流稳压电源，系统电源电路如以下图所的直流稳压电源，系统电源电路如以下图所示：示：DC 7.5V 2A直流电源整流、定向拨动开关DC-DC转换芯片LT1086滤波电路电源电路设计2.5V系统的硬件选型及电路设计q需求运用需求运用2.5V2.5V的直流稳压电源

16、，系统电源电路如以下图所的直流稳压电源，系统电源电路如以下图所示：示：滤波电路DC3.3V晶振电路设计系统的硬件选型及电路设计q晶振电路用于向晶振电路用于向CPUCPU及其他电路提供任务时钟。在该系统中，及其他电路提供任务时钟。在该系统中，S3C44B0XS3C44B0X运用无源晶振，晶振的接法如以下图所示：运用无源晶振，晶振的接法如以下图所示：系统时钟PLL的滤波电容(700pF左右)系统时钟晶体电路的输入信号系统时钟晶体电路的输出信号晶振电路设计系统的硬件选型及电路设计q根据根据S3C44B0XS3C44B0X的最高任务频率以及的最高任务频率以及PLLPLL电路的任务方式，选电路的任务方式

17、，选择择10MHz10MHz的无源晶振，的无源晶振，10MHz10MHz的晶振频率经过的晶振频率经过S3C44B0XS3C44B0X片内的片内的PLLPLL电路倍频后，最高可以到达电路倍频后，最高可以到达66MHz66MHz。q片内的片内的PLLPLL电路兼有倍频和信号提纯的功能，因此，系统可电路兼有倍频和信号提纯的功能，因此，系统可以以较低的外部时钟信号获得较高的任务频率，以降低因高速以以较低的外部时钟信号获得较高的任务频率，以降低因高速开关时钟所呵斥的高频噪声。开关时钟所呵斥的高频噪声。复位电路设计系统的硬件选型及电路设计q采用采用IMP706IMP706看门狗芯片看门狗芯片低电平复位JP

18、2短接后，必需定时1.6S喂狗，否那么将引起系统复位在规定时间内没有喂狗，将输出低电平复位及看门狗功能能否有效，假设短接那么有效复位按键，JP2短接时才有效JTAG接口电路设计接口简介系统的硬件选型及电路设计qJTAG(Joint Test Action GroupJTAG(Joint Test Action Group，结合测试行动小组，结合测试行动小组) )是一种国际规范是一种国际规范测试协议，主要用于芯片内部测试及对系统进展仿真、调试。测试协议，主要用于芯片内部测试及对系统进展仿真、调试。qJTAGJTAG技术是一种嵌入式调试技术，它在芯片内部封装了专门的测试电路技术是一种嵌入式调试技术

19、，它在芯片内部封装了专门的测试电路TAPTAPTest Access PortTest Access Port，测试访问口，经过公用的，测试访问口，经过公用的JTAGJTAG测试工具对内部测试工具对内部节点进展测试。节点进展测试。q目前大多数比较复杂的器件都支持目前大多数比较复杂的器件都支持JTAGJTAG协议，如协议，如ARMARM、DSPDSP、FPGAFPGA器件等。器件等。q规范的规范的JTAGJTAG接口是接口是4 4线：线：TMSTMS、TCKTCK、TDITDI、TDOTDO，分别为测试方式选择、，分别为测试方式选择、测试时钟、测试数据输入和测试数据输出。测试时钟、测试数据输入和

20、测试数据输出。qJTAGJTAG测试允许多个器件经过测试允许多个器件经过JTAGJTAG接口串联在一同，构成一个接口串联在一同，构成一个JTAGJTAG链，能链，能实现对各个器件分别测试。实现对各个器件分别测试。JTAGJTAG接口还常用于实现接口还常用于实现ISPISPIn-System In-System ProgrammableProgrammable在系统编程功能，如对在系统编程功能，如对FLASHFLASH器件进展编程等。器件进展编程等。q经过经过JTAGJTAG接口，可对芯片内部的一切部件进展访问，因此是开发调试嵌接口，可对芯片内部的一切部件进展访问，因此是开发调试嵌入式系统的一种

21、简约高效的手段。目前入式系统的一种简约高效的手段。目前JTAGJTAG接口的衔接有两种规范，即接口的衔接有两种规范，即1414针针接口和接口和2020针接口。针接口。JTAG接口电路设计14针接口及定义系统的硬件选型及电路设计JTAG接口电路设计20针接口及定义系统的硬件选型及电路设计JTAG接口电路设计接口电路系统的硬件选型及电路设计必需接上拉14针接口S3C44B0X最小系统系统的硬件选型及电路设计qS3C44B0X + S3C44B0X + 电源电路电源电路 + + 晶振电路晶振电路 + + 复位电路复位电路 + JTAG+ JTAG接接口电路可构成真正意义上的最小系统口电路可构成真正意

22、义上的最小系统q程序可运转于程序可运转于S3C44B0XS3C44B0X内部的内部的8KB RAM8KB RAM中中q程序大小有限，掉电后无法保管，只能经过程序大小有限，掉电后无法保管，只能经过JTAGJTAG接口调试接口调试程序程序SDRAM接口电路设计SDRAM简介系统的硬件选型及电路设计q与与FlashFlash存储器相比较，存储器相比较，SDRAMSDRAM不具有掉电坚持数据的特性，不具有掉电坚持数据的特性，但其存取速度大大高于但其存取速度大大高于FlashFlash存储器，且具有读存储器，且具有读/ /写的属性，因写的属性，因此，此，SDRAMSDRAM在系统中主要用作程序的运转空间

23、，数据及堆栈区。在系统中主要用作程序的运转空间，数据及堆栈区。q当系统启动时，当系统启动时，CPUCPU首先从复位地址首先从复位地址0 x00 x0处读取启动代码，处读取启动代码，在完成系统的初始化后，程序代码普通应调入在完成系统的初始化后，程序代码普通应调入SDRAMSDRAM中运转，以中运转，以提高系统的运转速度，同时，系统及用户堆栈、运转数据也都提高系统的运转速度，同时，系统及用户堆栈、运转数据也都放在放在SDRAMSDRAM中。中。qSDRAMSDRAM具有单位空间存储容量大和价钱廉价的优点，已广泛具有单位空间存储容量大和价钱廉价的优点，已广泛运用在各种嵌入式系统中。运用在各种嵌入式系

24、统中。SDRAMSDRAM的存储单元可以了解为一个电的存储单元可以了解为一个电容，总是倾向于放电，为防止数据丧失，必需定时刷新充容，总是倾向于放电，为防止数据丧失，必需定时刷新充电。因此，要在系统中运用电。因此，要在系统中运用SDRAMSDRAM，就要求微处置器具有刷新，就要求微处置器具有刷新控制逻辑，或在系统中另外参与刷新控制逻辑电路。控制逻辑，或在系统中另外参与刷新控制逻辑电路。S3C44B0XS3C44B0X在片内具有独立的在片内具有独立的SDRAMSDRAM刷新控制逻辑，可方便地与刷新控制逻辑，可方便地与SDRAMSDRAM接口。接口。SDRAM接口电路设计SDRAM选型系统的硬件选型

25、及电路设计q目前常用的目前常用的SDRAMSDRAM为为8 8位位/16/16位的数据宽度，任务电压普通为位的数据宽度，任务电压普通为3.3V3.3V。主要的消费厂商为。主要的消费厂商为HYUNDAIHYUNDAI、WinbondWinbond等。他们消费的同等。他们消费的同型器件普通具有一样的电气特性和封装方式，可通用。型器件普通具有一样的电气特性和封装方式，可通用。q本系统中运用本系统中运用WinbondWinbond的的W986416DHW986416DH。qW986416DHW986416DH存储容量为存储容量为4 4组组16M16M位位8M8M字节，任务电压为字节，任务电压为3.3V

26、3.3V，常见封装为，常见封装为5454脚脚TSOPTSOP，兼容，兼容LVTTLLVTTL接口，支持自动刷新接口，支持自动刷新Auto-RefreshAuto-Refresh和自刷新和自刷新Self-RefreshSelf-Refresh，1616位数据宽度。位数据宽度。SDRAM接口电路设计W986416DH引脚分布系统的硬件选型及电路设计SDRAM接口电路设计W986416DH引脚信号描画系统的硬件选型及电路设计SDRAM接口电路设计SDRAM接口电路系统的硬件选型及电路设计SDRAM接口电路设计电路阐明系统的硬件选型及电路设计q一片一片W986416DHW986416DH构建构建161

27、6位的位的SDRAMSDRAM存储器系统存储器系统, ,将其配置到将其配置到Bank6Bank6，即将，即将S3C44B0XS3C44B0X的的nGCS6nGCS6接至两片接至两片W986416DHW986416DH的的/CS/CS端。此端。此时时SDRAMSDRAM地址为地址为0 x0c000000-0 x0c7fffff0 x0c000000-0 x0c7fffff。qW986416DHW986416DH的的CLKCLK端接端接S3C44B0XS3C44B0X的的SCLKSCLK端；端；qW986416DHW986416DH的的CKECKE端接端接S3C44B0XS3C44B0X的的SCK

28、ESCKE端；端；qW986416DHW986416DH的的/RAS/RAS、/CAS/CAS、/WE/WE端分别接端分别接S3C44B0XS3C44B0X的的nSDRASnSDRAS端、端、nSDCASnSDCAS端、端、nSDWEnSDWE端；端；qW986416DHW986416DH的的A12A12A0A0接接S3C44B0XS3C44B0X的地址总线的地址总线ADDRADDRADDRADDR；qW986416DHW986416DH的的BA1BA1、BA0BA0接接S3C44B0XS3C44B0X的地址总线的地址总线ADDRADDR、ADDRADDR；qW986416DHW986416D

29、H的数据总线接的数据总线接S3C44B0XS3C44B0X的数据总线的低的数据总线的低1616位位XDATAXDATAXDATAXDATA；FLASH接口电路设计FLASH简介系统的硬件选型及电路设计qFlashFlash存储器是一种可在系统存储器是一种可在系统In-SystemIn-System进展电擦写，进展电擦写，掉电后信息不丧失的存储器。掉电后信息不丧失的存储器。q它具有低功耗、大容量、擦写速度快、可整片或分扇区在它具有低功耗、大容量、擦写速度快、可整片或分扇区在系统编程烧写、擦除等特点，并且可由内部嵌入的算法完系统编程烧写、擦除等特点，并且可由内部嵌入的算法完成对芯片的操作，因此在各

30、种嵌入式系统中得到了广泛的运用。成对芯片的操作，因此在各种嵌入式系统中得到了广泛的运用。q作为一种非易失性存储器，作为一种非易失性存储器，FlashFlash在系统中通常用于存放程在系统中通常用于存放程序代码、常量表以及一些在系统掉电后需求保管的用户数据等。序代码、常量表以及一些在系统掉电后需求保管的用户数据等。FLASH接口电路设计FLASH选型系统的硬件选型及电路设计q常用的常用的FlashFlash为为8 8位或位或1616位的数据宽度，编程电压为单位的数据宽度，编程电压为单3.3V3.3V。主要的消费厂商为主要的消费厂商为INTELINTEL、ATMELATMEL、AMDAMD、HYU

31、NDAIHYUNDAI等。等。q本系统中运用本系统中运用INTELINTEL的的TE28F320BTE28F320B。qTE28F320BTE28F320B存储容量为存储容量为32M32M位位4M4M字节，任务电压为字节，任务电压为2.7V2.7V3.6V3.6V，采用，采用4848脚脚TSOPTSOP封装或封装或4848脚脚FBGAFBGA封装，封装，1616位数据宽位数据宽度。度。qTE28F320BTE28F320B仅需单仅需单3V3V电压即可完成在系统的编程与擦除操作，电压即可完成在系统的编程与擦除操作，经过对其内部的命令存放器写入规范的命令序列，可对经过对其内部的命令存放器写入规范的

32、命令序列，可对FlashFlash进进展编程烧写、整片擦除、按扇区擦除以及其他操作。展编程烧写、整片擦除、按扇区擦除以及其他操作。FLASH接口电路设计TE28F320B引脚分布系统的硬件选型及电路设计FLASH接口电路设计 TE28F320B引脚信号描画系统的硬件选型及电路设计FLASH接口电路设计FLASH接口电路系统的硬件选型及电路设计FLASH接口电路设计电路阐明系统的硬件选型及电路设计q地址总线地址总线A20A20A0A0与与S3C44B0S3C44B0的地址总线的地址总线ADDR20ADDR20ADDR0ADDR0相连；相连；q1616位数据总线位数据总线DQ15DQ0DQ15DQ

33、0与与S3C44B0S3C44B0的低的低1616位数据总线位数据总线XDATA15XDATA0XDATA15XDATA0相连。相连。q留意此时应将留意此时应将S3C44B0XS3C44B0X的的OM1:0OM1:0置为置为0101，选择，选择Bank0Bank0为为1616位任务方式。位任务方式。q一片一片TE28F320BTE28F320B构建构建1616位的位的FLASHFLASH存储器系统，将其配置到存储器系统，将其配置到Bank0Bank0，即将，即将S3C44B0XS3C44B0X的的nGCS0nGCS0接至两片接至两片TE28F320BTE28F320B的的CECE端。此时端。此

34、时FLASHFLASH地址为地址为0 x00000000-0 x004fffff0 x00000000-0 x004fffff。S3C44B0X扩展系统系统的硬件选型及电路设计qS3C44B0XS3C44B0X最小系统最小系统 + SDRAM + FLASH+ SDRAM + FLASH电路可构成一个完全电路可构成一个完全的嵌入式系统的嵌入式系统q可运转于可运转于SDRAMSDRAM中的程序，也可以运转中的程序，也可以运转FLASHFLASH中的程序中的程序q程序大小可以很大，假设将程序保管到程序大小可以很大，假设将程序保管到FLASHFLASH中，掉电后不中，掉电后不会丧失，因此，既可以经过

35、会丧失，因此，既可以经过JTAGJTAG接口调试程序，也可以将程序接口调试程序，也可以将程序烧写到烧写到FLASHFLASH，然后运转，然后运转FLASHFLASH中的程序中的程序q在此根底上参与必要的接口及其他电路，就构成了详细的在此根底上参与必要的接口及其他电路，就构成了详细的S3C44B0XS3C44B0X运用系统运用系统串口接口电路设计串口简介系统的硬件选型及电路设计q几乎一切的微控制器、几乎一切的微控制器、PCPC都提供串行接口，运用电子工业都提供串行接口，运用电子工业协会协会EIAEIA引荐的引荐的RS-232-CRS-232-C规范，这是一种很常用的串行数据规范，这是一种很常用的

36、串行数据传输总线规范。传输总线规范。q早期它被运用于计算机和终端经过线和早期它被运用于计算机和终端经过线和MODEMMODEM进展远间隔的进展远间隔的数据传输，随着微型计算机和微控制器的开展，不仅远间隔，数据传输，随着微型计算机和微控制器的开展，不仅远间隔，近间隔也采用该通讯方式。在近间隔通讯系统中，不再运用线近间隔也采用该通讯方式。在近间隔通讯系统中，不再运用线和和MODEMMODEM，而直接进展端到端的衔接。，而直接进展端到端的衔接。qRS-232-CRS-232-C规范采用的接口是规范采用的接口是9 9芯或芯或2525芯的芯的D D型插头，以常用型插头，以常用的的9 9芯芯D D型插头为

37、例，各引脚定义如下所示：型插头为例，各引脚定义如下所示：串口接口电路设计串口芯片选型系统的硬件选型及电路设计q要完成最根本的串行通讯功能，实践上只需求要完成最根本的串行通讯功能，实践上只需求RXDRXD、TXDTXD和和GNDGND即可，但由于即可，但由于RS-232-CRS-232-C规范所定义的高、低电平信号与规范所定义的高、低电平信号与S3C44B0XS3C44B0X系统的系统的TTLTTL电路所定义的高、低电平信号完全不同。电路所定义的高、低电平信号完全不同。qTTLTTL的规范逻辑的规范逻辑“1 1对应对应2V2V3.3V3.3V电平，规范逻辑电平，规范逻辑“0 0对对应应0V0V0

38、.4V0.4V电平，而电平，而RS-232-CRS-232-C规范采用负逻辑方式，规范逻辑规范采用负逻辑方式，规范逻辑“1 1对应对应-5V-5V-15V-15V电平，规范逻辑电平，规范逻辑“0 0对应对应+5V+5V+15V+15V电平，电平，显然，两者间要进展通讯必需经过信号电平的转换。显然，两者间要进展通讯必需经过信号电平的转换。q目前常运用的电平转换电路为目前常运用的电平转换电路为SipexSipex公司的公司的SP3232ESP3232E。串口接口电路设计SP3232E引脚分布系统的硬件选型及电路设计串口接口电路设计串口接口电路系统的硬件选型及电路设计RS232电平TTL电平IIC接

39、口电路设计IIC简介系统的硬件选型及电路设计qIICIIC总线是一种用于总线是一种用于ICIC器件之间衔接的二线制总线。它经过器件之间衔接的二线制总线。它经过SDASDA串行数串行数据线及据线及SCLSCL串行时钟线两线在衔接到总线上的器件之间传送信息，并串行时钟线两线在衔接到总线上的器件之间传送信息，并根据地址识别每个器件：不论是微控制器、存储器、根据地址识别每个器件：不论是微控制器、存储器、LCDLCD驱动器还是键盘接驱动器还是键盘接口。口。q带有带有IICIIC总线接口的器件可非常方便地用来将一个或多个微控制器及外总线接口的器件可非常方便地用来将一个或多个微控制器及外围器件构成系统。虽然

40、这种总线构造没有并行总线那样大的吞吐才干，但由围器件构成系统。虽然这种总线构造没有并行总线那样大的吞吐才干，但由于衔接线和衔接引脚少，因此其构成的系统价钱低，器件间总线简单，构造于衔接线和衔接引脚少，因此其构成的系统价钱低，器件间总线简单，构造紧凑，而且在总线上添加器件不影响系统的正常任务，系统修正和可扩展性紧凑，而且在总线上添加器件不影响系统的正常任务，系统修正和可扩展性好。即使有不同时钟速度的器件衔接到总线上，也能很方便地确定总线的时好。即使有不同时钟速度的器件衔接到总线上，也能很方便地确定总线的时钟，因此在嵌入式系统中得到了广泛的运用。钟，因此在嵌入式系统中得到了广泛的运用。qS3C44

41、B0XS3C44B0X内含一个内含一个IICIIC总线主控器，可方便地与各种带有总线主控器，可方便地与各种带有IICIIC接口的器件接口的器件相连。相连。q在本实验系统中，外扩一片在本实验系统中，外扩一片KS24C08KS24C08作为作为IICIIC存储器。存储器。KS24C08KS24C08提供提供1K1K字字节的节的EEPROMEEPROM存储空间，可用于存放少量在系统掉电时需求保管的数据。存储空间，可用于存放少量在系统掉电时需求保管的数据。IIC接口电路设计IIC接口电路系统的硬件选型及电路设计印刷电路板设计本卷须知电源质量与分配印刷电路板的设计q电源滤波电源滤波q为提高系统的电源质量

42、，消除低频噪声对系统的影响，为提高系统的电源质量，消除低频噪声对系统的影响，普通应在电源进入印刷电路板的位置和接近各器件的电源引普通应在电源进入印刷电路板的位置和接近各器件的电源引脚处加上滤波器，以消除电源的噪声，常用的方法是在这些脚处加上滤波器，以消除电源的噪声，常用的方法是在这些位置加上几十到几百微法的电容。位置加上几十到几百微法的电容。q同时，在系统中除了要留意低频噪声的影响，还要留意同时，在系统中除了要留意低频噪声的影响，还要留意元器件任务时产生的高频噪声，普通的方法是在器件的电源元器件任务时产生的高频噪声，普通的方法是在器件的电源和地之间加上和地之间加上0.1uF0.1uF左右地电容

43、，可以很好地滤除高频噪声的左右地电容，可以很好地滤除高频噪声的影响。影响。电源质量与分配印刷电路板的设计q电源分配电源分配q实践的工程运用和实际都证明，电源的分配对系统的稳实践的工程运用和实际都证明，电源的分配对系统的稳定性有很大的影响，因此，在设计印刷电路板时，要留意电定性有很大的影响，因此，在设计印刷电路板时，要留意电源的分配问题。源的分配问题。q在印刷电路板上，电源的供应普通采用电源总线双面在印刷电路板上，电源的供应普通采用电源总线双面板或电源层多层板的方式。电源总线由两条或多条较板或电源层多层板的方式。电源总线由两条或多条较宽的线组成，由于遭到电路板面积的限制，普通不能够布得宽的线组成，由于遭到电路板面积的限制，普通不能够布得过宽，因此存在较大的直流电阻，但在双面板的设计中也只过宽，因此存在较大的直流电阻，但在双面板的设计中也只好采用这种方式了，只是在布线的过程中，应尽量留意这个好采用这种方式了，只是在布线的过程中，应尽量留意这个问