第6章 存储器设计

1、 存储器概述存储器概述 半导体存储器半导体存储器 存储器与存储器与CPU的连接的连接 存储器的工作原理存储器的工作原理 了解存储器的工作原理和外部特性了解存储器的工作原理和外部特性 掌握微机中存储系统的结构掌握微机中存储系统的结构 学会利用现有的存储器芯片构成所学会利用现有的存储器芯片构成所需内存系统。需内存系统。NoImage4.1 存储器概述存储器概述 存储器是计算机系统中具有存储器是计算机系统中具有记忆功能记忆功能的部件，它是由大量的的部件，它是由大量的记忆单元记忆单元(或称基本或称基本的存储电路的存储电路)组成的组成的, 用来存放用二进制数用来存放用二进制数表示的程序和数据。表示的程序

2、和数据。NoImage记忆单元是一种能表示二进制记忆单元是一种能表示二进制“ “ 0 ”0 ”和和“1”1”的状态并具有记忆功能的的状态并具有记忆功能的物理器件物理器件，如，如电容、双稳态电路等。一个记忆单元能够存储电容、双稳态电路等。一个记忆单元能够存储二进制的一位。由若干记忆单元组成一个存储二进制的一位。由若干记忆单元组成一个存储单元、一个存储单元能存储一个单元、一个存储单元能存储一个字字，字有，字有4 4位位、8 8位、位、1616位等称之为字长，字长为位等称之为字长，字长为8 8时，称一时，称一个个字节字节。NoImage速度快速度快 容量小容量小速度慢速度慢 容量大容量大寄存器寄存器

3、内部内部Cache外部外部Cache主存储器主存储器辅助存储器辅助存储器大容量辅助存储器大容量辅助存储器CPUNoImage存储器操作：存储器操作： 读操作，非破坏性。读操作，非破坏性。 写操作，破坏性。写操作，破坏性。存储器的职能：存储器的职能： 信息交换中心。信息交换中心。 数据仓库。数据仓库。NoImage一、存储器分类一、存储器分类1. 1. 内存储器内存储器( (内存或主存内存或主存) ) 功能功能：存储当前运行所需的程序和数据。：存储当前运行所需的程序和数据。 特点特点：CPU可以直接访问并与其交换信可以直接访问并与其交换信 息，容量小，存取速度快。息，容量小，存取速度快。NoIm

4、age2. 2. 外存储器外存储器( ( 外存外存) ) 功能功能：存储当前不参加运行的程序和数据。：存储当前不参加运行的程序和数据。 特点特点：CPU不能直接访问，配备专门设不能直接访问，配备专门设备才能进行交换信息，容量大，备才能进行交换信息，容量大，存取速度慢。存取速度慢。NoImage目前，存储器使用的存储介质有半导体器件目前，存储器使用的存储介质有半导体器件，磁性材料，光盘等。一般把半导体存储器芯片，磁性材料，光盘等。一般把半导体存储器芯片作为内存。由于半导体存储器具有存取速度快、作为内存。由于半导体存储器具有存取速度快、集成度高、体积小、功耗低、应用方便等优点，集成度高、体积小、功

5、耗低、应用方便等优点，在此我们只讨论在此我们只讨论半导体存储器半导体存储器。半 导 体 存 储 器静态随机SRAM动态随机DRAM一次性编程 PROM可擦除 EPROM紫外光擦除 UREPROM电擦除 EEPROM读写存储器 RAM只读存储器 ROM双极型MOS掩膜ROM可编程ROM 图4.2 半导体存储器分类NoImage二、半导体存储器的组成二、半导体存储器的组成 半导体存储器由地址寄存器，译码电路、存储体、半导体存储器由地址寄存器，译码电路、存储体、读读/写控制电路、数据寄存器、控制逻辑等写控制电路、数据寄存器、控制逻辑等6个部分组成。个部分组成。 ABDB 启动片选读/写图图4.3 4

6、.3 存储器的基本组成存储器的基本组成NoImage NoImage(1) 单译码方式单译码方式 Ap-1 Ap-2 A1 A0 N 取 1 译 码 器基本存储电路p个输入M位位位位线线D0 D1 DM1 N根字线根字线N=2p 个地址个地址W0 W1 选中的字线输出M位Wn-1 输出缓冲放大器 图4.4 单译码寻址示意图NoImage(2) 双译码方式双译码方式A0 A1 A2 A3 A4 X0 X31 .W0,0 W31,0 W0,31 W31,31 Y0 Y31 基本存储电路R/W控制Y(列)地址译码及I/O控制数据输入数据输出A5 A6 A7 A8 A9 X(行)地址译码器 图4.5

7、双译码结构示意图NoImage NoImage NoImageNoImage三、半导体存储器芯片的主要技术指标三、半导体存储器芯片的主要技术指标1. 1. 存储容量（存放二进制信息的总位数）存储容量（存放二进制信息的总位数）存储容量存储容量=存储单元个数存储单元个数每个存储单元的位数每个存储单元的位数常用单位：常用单位：MB、GB、TB其中：其中：1kB=210B 1M=210kB=220B 1GB=210MB=230B 1TB=210GB=240BNoImage2. 2. 存取时间存取时间存取时间存取时间又称存储器访问时间。指启又称存储器访问时间。指启动一次存储器操作到完成该操作所需的时动一

8、次存储器操作到完成该操作所需的时间间 tA。3. 3. 存取周期存取周期存取周期存取周期是连续启动两次独立的存储是连续启动两次独立的存储器操作所需的最小的时间间隔器操作所需的最小的时间间隔TC，一般，一般TCtA 。NoImage4. 4. 可靠性可靠性可靠性指存储器对电磁场及温度等变可靠性指存储器对电磁场及温度等变化的抗干扰能力。化的抗干扰能力。5. 5. 其他指标其他指标体积、重量、功耗体积、重量、功耗(包括维持功耗和包括维持功耗和操作功耗操作功耗)。NoImage4.2随机存取存储器随机存取存储器RAM一、静态随机存储器一、静态随机存储器SRAM图4.6为6个MOS管组成的双稳态电路。

9、图4.6 六管静态RAM基本存储电路Y地址译码地址译码VccV7 I / OV8 I / OV3V4V5V2V6A V1B DiDiX地址译码地址译码图中图中V V1 1V V2 2是工是工作管，作管，V V3 3V V4 4是是负载管，负载管，V V5 5V V6 6是 控 制 管 ，是 控 制 管 ，V V7 7V V8 8也是控制也是控制管，它们为同管，它们为同一列线上的存一列线上的存储单元共用。储单元共用。NoImage特点：特点：(1) 不需要刷新，简化外围电路。不需要刷新，简化外围电路。 (2) 内部管子较多，功耗大，集成度低。内部管子较多，功耗大，集成度低。NoImage 典型的

10、静态典型的静态RAM芯片芯片 不同的静态不同的静态RAM的内部结构基本相同，只是在不同容量的内部结构基本相同，只是在不同容量时其存储体的矩阵排列结构不同。典型的静态时其存储体的矩阵排列结构不同。典型的静态RAM芯片如芯片如Intel 6116（2K8位），位），6264（8K8位），位），62128（16K8位）和位）和62256（32K8位）等。位）等。 图图4.8为为SRAM 6264芯片的引脚图，其容量为芯片的引脚图，其容量为8K8位，位，即共有即共有8K（213）个单元，每单元）个单元，每单元8位。因此，共需地址线位。因此，共需地址线13条，即条，即A12A0；数据线；数据线8条即条即

11、I/O8I/O1、WE、OE、CE1、CE2的共同作用决定了的共同作用决定了SRAM 6264的操作方式，如表的操作方式，如表4.1所示。所示。 NoImage1 2 3 4 5 6 7 8 9 10 11 12 13 1428 27 26 25 24 23 22 21 20 19 18 17 16 156264 NC A4 A5 A6 A7 A8 A9 A10 A11 A12I/O1 I/O2 I/O3GNDVCCWE CE2 A3 A2 A1 OE A0 CE1 I/O8 I/O7 I/O6 I/O5 I/O4 表表4.1 6264的操作方式的操作方式I/O1 I/O8IN写写 0100I

12、N写写 1100OUT读读 0101高阻高阻输出禁止输出禁止1101高阻高阻未选中未选中0高阻高阻未选中未选中1I/O1 I/O8方式方式 WE CE1CE2OE 图4.8 SRAM 6264引脚图NoImageDRAM的基本存储电路的基本存储电路(存储单元存储单元)有单有单管和四管等结构，这里仅介绍单管存储单元管和四管等结构，这里仅介绍单管存储单元的结构及存储原理。的结构及存储原理。二、动态随机存储器二、动态随机存储器DRAM刷新放大器刷新放大器数据I/O线T1CS行选择信号行选择信号图4.9 单管DRAM基本存储元电路T2列选择列选择 信号信号图图4.9为单管动态为单管动态RAM的基本存储

13、电路，由的基本存储电路，由MOS晶体管和一个电容晶体管和一个电容CS组成。组成。 NoImage特点：特点：(1) 每次读出后，内容被破坏，要采取恢复每次读出后，内容被破坏，要采取恢复措施，即需要刷新，外围电路复杂。措施，即需要刷新，外围电路复杂。(2) 集成度高，功耗低。集成度高，功耗低。NoImage 典型的动态典型的动态RAM芯片芯片 一种典型的一种典型的DRAM如如Intel 2164。2164是是64K1位的位的DRAM芯片，片内含有芯片，片内含有64K个存储单元，所以，需要个存储单元，所以，需要16位位地址线寻址。为了减少地址线引脚数目，采用行和列两地址线寻址。为了减少地址线引脚数

14、目，采用行和列两部分地址线各部分地址线各8条，内部设有行、列地址锁存器。利用外条，内部设有行、列地址锁存器。利用外接多路开关，先由行选通信号接多路开关，先由行选通信号RAS选通选通8位行地址并锁存。位行地址并锁存。随后由列选通信号随后由列选通信号CAS选通选通8位列地址并锁存，位列地址并锁存，16位地址位地址可选中可选中64K存储单元中的任何一个单元。存储单元中的任何一个单元。 图4.10(a) Intel 2164 DRAM芯片引脚图GNDDin A7 A5 A4 A3 A6 Dout VCCA0 A1 A2 NC21641 16 8 9WERASCASA0A7：地址输入：地址输入 CAS：

15、列地址选通：列地址选通 RAS：行地址选通：行地址选通 WE：写允许：写允许 Din：数据输入：数据输入 Dout： 数据输出数据输出 Vcc：电源：电源 GND：地：地 图4.10(b) Intel 2164 DRAM内部结构框图DoutWEDin CASRASA7 A1 A0 8 位 地 址 锁 存 器128128 矩阵128个读出放大器1/2列译码128个读出放大器128128 矩阵128128 矩阵128个读出放大器1/2列译码128个读出放大器128128 矩阵4选1 I/O门控输出缓冲器行时 钟缓 冲器列时 钟缓 冲器写允 许时 钟缓 冲器数据 输入 缓冲 器NoImage包含：包

16、含：(1) 存储体存储体 外围电路外围电路 a. 地址译码器地址译码器 b. 读读/写控制及写控制及I/O电路电路 c. 片选控制片选控制CS二、二、RAM的组成的组成NoImage4.3 只读存储器只读存储器( (ROM) )输出电路Y 译码存储矩阵X 译 码控 制 逻 辑地 址 码 D7 D0它包含有它包含有 (1) 地址译码器地址译码器 (2) 存储矩阵存储矩阵 (3) 控制逻辑控制逻辑 (4) 输出电路输出电路 图4.11 ROM组成框图NoImage一、掩膜一、掩膜ROM特点：特点：(1) 器件制造厂在制造时编制程序器件制造厂在制造时编制程序,用户用户不能修改。不能修改。 (2) 用

17、于产品批量生产。用于产品批量生产。 (3) 可由二极管和三极管电路组成。可由二极管和三极管电路组成。NoImage1.1.字译码结构字译码结构 图4.12为二极管构成的44位的存储矩阵，地址译码采用单译码方式，它通过对所选定的某字线置成低电平来选择读取的字。位于矩阵交叉点并与位线和被选字线相连的二极管导通，使该位线上输出电位为低电平，结果输出为“0”，否则为“1”。 R R R RVCC1 2 3 4字线位4 位3 位2 位1输出数据位图4.12 二极管ROM二极管二极管ROM阵列阵列4 3 2 1位位字字1 2 3 40 0 0 00 0 1 10 1 0 11 0 1 0用用MOS三极三极

18、管取代二极管便构成了管取代二极管便构成了MOS ROM阵列阵列字线1 字线2 字线3 字线4字 地 址 译 码 器VDDD4 D3 D2 D1A1 A000 01 10 11位线1位线2位线3位线44 3 2 1位位字字1 2 3 40 0 1 01 1 0 11 1 1 00 1 0 0D4 D3 D2 D1图4.13 MOS管ROM阵列NoImage NoImage2.2.复合译码结构复合译码结构 如图如图4.14是一个是一个10241位的位的MOS ROM电路。电路。10条地址信号线分成两组，分条地址信号线分成两组，分别经过别经过X和和Y译码，各产生译码，各产生32条选择线。条选择线。X

19、译码输出选中某一行，但这一行中，哪一译码输出选中某一行，但这一行中，哪一个能输出与个能输出与I/O电路相连，还取决于电路相连，还取决于Y译码译码输出，故每次只选中一个单元。输出，故每次只选中一个单元。 A5 A6 A7 A8 A9A0 A1 A2 A3 A4 VCC 图4.14 复合译码的MOS ROM电路NoImage3.3.双极型双极型ROM电路电路 双极型双极型ROM的速度比的速度比MOS ROM快，快，它的取数时间约为几十它的取数时间约为几十ns，可用于速度要，可用于速度要求较高的微机系统中。图求较高的微机系统中。图4.15是一种双极是一种双极型型ROM的结构图，容量为的结构图，容量为

20、2564位。位。 A0 A1 A2 A3 A4 A5 A6 A7 图4.15 一种双极型ROM的结构图NoImageNoImage二、可编程二、可编程ROM (PROM)NoImage图4.16 熔丝式PROM的基本存储结构NoImage特点：特点：(1) 出厂时里面没有信息。出厂时里面没有信息。 (2) 用户根据自己需要对其进行设置用户根据自己需要对其进行设置(编程编程)。 (3) 只能使用一次，一旦进行了编程不能擦只能使用一次，一旦进行了编程不能擦除片内信息。除片内信息。 NoImage三、可擦除、可编程三、可擦除、可编程ROM（EPROM）NoImagePPSD SIO2 SIO2+N基

21、底源极漏极多晶硅浮置栅字选线浮置栅 场效应管位线(a) EPROM的基本存储结构(b) 浮置栅雪崩注入型场效应管结构NoImage特点：特点：(1) 可以多次修改擦除。可以多次修改擦除。 (2) EPROM通过紫外线光源擦除通过紫外线光源擦除(编程后，编程后，窗口应贴上不透光胶纸窗口应贴上不透光胶纸)。 (3) E2PROM电可擦除。电可擦除。NoImage 典型的典型的EPROM芯片芯片 常用的典型常用的典型EPROM芯 片 有 ：芯 片 有 ： 2716（2K8）、）、2732（4K8）、）、2764（8K8）、）、27128（16K8）、）、27256（32K8）、）、27512（64K

22、8）等。）等。 Intel-2764芯片是一块芯片是一块8K8bit的的EPROM芯片，如图所示：芯片，如图所示：允许输出和片选逻辑CEA0A12 Y译码X译码 输出缓冲 Y门8K8位存储矩阵 OE数据输出. 2764结构框图VCCPGM NC A8 A9 A11 OE A10 CE D7 D6 D5 D4 D3 1 2 3 4 5 6 7 8 9 10 11 12 13 1428 27 26 25 24 23 22 21 20 19 18 17 16 152764VPP A12 A7 A6 A5 A4 A3 A2 A1 A0D0 D1 D2GND封装及引脚封装及引脚2764封装图 A0A12

23、 地址输入，213=8192=8K D0D7 双向数据线 VPP 编程电压输入端 OE 输出允许信号 CE 片选信号 PGM 编程脉冲输入端，读数据 时，PGM=1操作方式操作方式读读输出禁止输出禁止备用备用(功率下降功率下降)编程禁止编程禁止编程编程Intel 编程编程校验校验Intel 标识符标识符CEOEPGMA9VppVcc输出输出L L H H L L L LL H X X H H L LH H X X L L H HX X X X X X X HVcc Vcc Vcc Vcc Vcc Vcc Vcc VccVcc Vcc Vcc Vpp Vpp Vpp Vpp VccDOUT 高阻

24、高阻 高阻高阻 高阻高阻 DIN DIN DOUT 编码编码2764操作方式操作方式NoImage2764中第中第26脚为脚为NC，若改为，若改为A13，则为，则为27128芯片封装图，芯片封装图，27128是一块是一块16K8bit的的EPROM芯片，其操作与芯片，其操作与2764相同。相同。注意注意: :NoImage四、电可擦除可编程四、电可擦除可编程ROM（EEPROM） NoImage+VG +VD NoImage五、五、Flash存储器存储器NoImage NoImage特点：特点：固有的非易失性固有的非易失性 它不同于静态它不同于静态RAM，不需要备用电池来确保，不需要备用电池来

25、确保数据存留，也不需要磁盘作为动态数据存留，也不需要磁盘作为动态RAM的后备存的后备存储器。储器。 (2) 经济的高密度经济的高密度 Intel的的1M位闪速存储器的成本按每位计要比位闪速存储器的成本按每位计要比静态静态RAM低一半以上。闪速存储器的成本仅比容低一半以上。闪速存储器的成本仅比容量相同的动态量相同的动态RAM稍高，但却节省了辅助存储器稍高，但却节省了辅助存储器（磁盘）的额外费用和空间。（磁盘）的额外费用和空间。 NoImage特点：特点：(3) 可直接执行可直接执行 由于省去了从磁盘到由于省去了从磁盘到RAM的加载步骤，查的加载步骤，查询或等待时间仅决定于闪速存储器，用户可充分询

26、或等待时间仅决定于闪速存储器，用户可充分享受程序和文件的高速存取以及系统的迅速启动享受程序和文件的高速存取以及系统的迅速启动。 (4) 固态性能固态性能 闪速存储器是一种低功耗、高密度且没有移闪速存储器是一种低功耗、高密度且没有移动部分的半导体技术。便携式计算机不再需要消动部分的半导体技术。便携式计算机不再需要消耗电池以维持磁盘驱动器运行，或由于磁盘组件耗电池以维持磁盘驱动器运行，或由于磁盘组件而额外增加体积和重量。用户不必再担心工作条而额外增加体积和重量。用户不必再担心工作条件变坏时磁盘会发生故障。件变坏时磁盘会发生故障。 NoImage4.4 4.4 存储器与存储器与CPU的接口技术的接口

27、技术数据总线控制总线CPU 地址总线 存 储 器 图图4.19 CPU与存储器连接示意图与存储器连接示意图 一、存储器与一、存储器与CPU的连接的连接NoImage1. 1. CPU总线的负载能力。总线的负载能力。 (1) 直流负载能力 一个TTL电平(2) 电容负载能力 100PF由于存储器芯片是MOS器件，直流负载很小，它的输入电容为510PF。所以a. a. 小系统中，小系统中，CPU与存储器可直连，与存储器可直连，b. b. 大系统常加驱动器大系统常加驱动器, , 在在8086系统中系统中, ,常用常用8226、 8227总线收发器实现驱动。总线收发器实现驱动。NoImage2. CP

28、U的时序和存储器芯片存取速度的配合的时序和存储器芯片存取速度的配合选择存储器芯片要尽可能满足CPU取指令和读写存储器的时序要求。一般选高速存储器，避免需要在CPU有关时序中插入TW，降低CPU速度，增加WAIT信号产生电路。NoImage3. 3. 存储器的地址分配和选片问题。存储器的地址分配和选片问题。(1) 确定整机存储容量。 (2) 整机存储容量在整个存储空间的位置。 (3) 选用存储器芯片的类型和数量。 (4) 划分RAM、ROM区，地址分配，画出 地址分配图。NoImage一般指存储器的一般指存储器的WE、OE、CS等等与与CPU的的RD、WR等相连，不同的存储等相连，不同的存储器和

29、器和CPU连接时其使用的控制信号也不连接时其使用的控制信号也不完全相同。完全相同。4. 4. 控制信号的连接控制信号的连接NoImage 单片的存储器芯片的容量是有限的，整单片的存储器芯片的容量是有限的，整机的存储器由若干芯片组成，应考虑到：机的存储器由若干芯片组成，应考虑到：1. . 地址的分配。地址的分配。 2. . 存储器芯片的选择存储器芯片的选择( (片选片选) )CPU对存储器操作时，先进行片选，再从选中芯片中根据地址译码选择存储单元进行数据的存取。NoImage存储器空间的划分和地址编码是靠地址线来存储器空间的划分和地址编码是靠地址线来实现的实现的。对于多片存储器芯片构成的存储器其

30、地对于多片存储器芯片构成的存储器其地址编码的原则是：址编码的原则是： 一般情况下，CPU能提供的地址线根数大于存储器芯片地址线根数，对于多片6264与8086相连的存储器，A0A12作为片内选址，A13A19作为选择不同的6264。1. 1. 低位片内选址低位片内选址2. 2. 高位选择芯片高位选择芯片( (片选片选) )NoImage1. 1. 线选法：线选法： CPU中用于“选片选片”的高位地址线(即存储器芯片未用完地址线)若一根连接一组芯片的片选端，该根线经反相后，连接另一组芯片的片选端，这样一条线可选中两组芯片，这种方法称之为线选法线选法。片选信号产生的方法片选信号产生的方法NoIma

31、ge NoImageA12A0 2764 （甲）2764 （乙）A14 A13 CECE图4.20 线选法 NoImage 全译码法中，对剩余的全部高位地址全译码法中，对剩余的全部高位地址线进行译码称为线进行译码称为全译码法。全译码法。a. 译码电路复杂。 b. 每组的地址区间是确定的、唯一的。特点：特点：2.2.全译码法：全译码法： 图图4.21为全译码的为全译码的2个例子。前一例采用门电路译码，后例采个例子。前一例采用门电路译码，后例采用用38译码器译码。译码器译码。38译码器有译码器有3个控制端：个控制端：G1，G2A，G2B，只有，只有当当G1=1，G2A=0，G2B=0，同时满足时，

32、译码输出才有效。究竟输出，同时满足时，译码输出才有效。究竟输出(Y0Y7)中是哪个有效，则由选择输入中是哪个有效，则由选择输入C、B及及A三端状态三端状态决定。决定。CBA=000时，时，Y0有效，有效，CBA=001时，时，Y1有效，依此类推。单片有效，依此类推。单片2764（8K8位，位，EPROM）在高位地址）在高位地址A19A13=0000110时被选中时被选中。图图4.21 4.21 全译码法全译码法G2A G1 G2BY6 74LS138A16NoImagea. 译码电路较复杂。 b. 每组的地址区间不唯一，有地址重叠。 在译码法中，只对剩余的高位地址线在译码法中，只对剩余的高位地

33、址线的某几根进行译码，称为的某几根进行译码，称为部分译码法部分译码法。关于部分译码法例题见后面内容。关于部分译码法例题见后面内容。特点：特点：3.3.部分译码法部分译码法 ( (局部译码法局部译码法) )： 图图4. 22所示的电路，采用部分译码对所示的电路，采用部分译码对4个个2732芯片（芯片（4K8位，位，EPROM）进行寻址。译码时，未使用高位地址线）进行寻址。译码时，未使用高位地址线A19、A18和和A15。所以，每个芯片将同时具有所以，每个芯片将同时具有23=8个可用且不同的地址范围（即重叠个可用且不同的地址范围（即重叠区）。区）。 芯片芯片 A19 A15 A14A12 A11

34、A0 一个可用地址范围一个可用地址范围 1 00 000 全全0全全1 0000000FFFH 2 00 001 全全0全全1 0100001FFFH 3 00 010 全全0全全1 0200002FFFH 4 00 011 全全0全全1 0300003FFFH 2732 (1)2732 (4)2732 (2)2732 (3)CECECECEY0 Y1 Y2 Y3G1 G2A G2BC B AM/IO A16 A17A14 A13 A12A11A0NoImage1. 8086存储器组织存储器组织存储器中，任何两相邻的字节被定义为一个字，构成字的两个字节都有各自的字节地址。(1) 字的地址：字的

35、地址：字的高字节放高地址字的高字节放高地址，低字节放低低字节放低 地址地址，低字节的地址作为字的地址低字节的地址作为字的地址 (2) 字的存放方式字的存放方式： a. 非规则存放非规则存放: 若一个字从奇数地址开始存放 b. 规则存放规则存放: 若一个字从偶数地址开始存放 (3) 字的存放原则字的存放原则：规则存放规则存放 二、简单的二、简单的8086存储器子系统的设计存储器子系统的设计NoImage图4.23 字的规则存放和非规则存放字的规则存放字的规则存放字的非规则存放字的非规则存放存储器存储器地址地址 00200H 00201H 00202H 00203H 00204H 00205H 0

36、0206H 34H12H字节变量78H56H字节变量NoImage为了实现规则存放，将为了实现规则存放，将8086的的1MB存储存储空间分成两个空间分成两个512KB的存储体，具体为：的存储体，具体为： (1) 偶数存储体与偶数存储体与8086的的D0D7相连。相连。(2) 奇数存储体与奇数存储体与8086中中D8D15相连。相连。(3) A1A19用来同时访问两个存储体的字节用来同时访问两个存储体的字节单元。单元。(4) A0和和BHE( (高高8位数据总线允许位数据总线允许) )信号用信号用来选择存储体。来选择存储体。NoImage图4.24 存储体与总线的连接DBD15D8 D7D0 奇存储体 A0ABBHEA19 A1偶存储体 CSA19A1D7D0 CSA19A1D7D0 808