计数器和寄存器

1、计数器计数器用以统计输入脉冲用以统计输入脉冲CPCP个数的电路。个数的电路。计数器的分类：计数器的分类：（2 2）按数字的增减趋势可分为加法计数器、减）按数字的增减趋势可分为加法计数器、减法计数器和可逆计数器。法计数器和可逆计数器。（1 1）按计数进制可分为二进制计数器和非二进）按计数进制可分为二进制计数器和非二进制计数器。制计数器。非二进制计数器中最典型的是十进制计数器。非二进制计数器中最典型的是十进制计数器。（3 3）按计数器中触发器翻转是否与计数脉冲同）按计数器中触发器翻转是否与计数脉冲同步分为同步计数器和异步计数器。步分为同步计数器和异步计数器。 计数器计数器（1 1）二进制同步加法计

2、数器）二进制同步加法计数器由于该计数器的翻转规律性较强，只需用由于该计数器的翻转规律性较强，只需用“观察法观察法”就可设计出电路：就可设计出电路：因为是因为是“同步同步”方式，方式，所以将所有触发器的所以将所有触发器的CPCP端连在一起，接计端连在一起，接计数脉冲。数脉冲。 然后分析状态图，然后分析状态图，选择适当的选择适当的JKJK信号信号。一、同步计数器一、同步计数器1KR3FFC1Q1JRFFQC1C12FFC1CP1RQQ0&21KFF&3清零脉冲1JQ&计数脉冲RQ&1KQ1J11J1KQ0CR分析状态图可见：分析状态图可见：FF0 0：每来一个：每来

3、一个CP，向相反的状态翻转一次。所以选向相反的状态翻转一次。所以选J0 0= =K0 0=1=1。FF1 1：当：当Q0 0=1=1时，来一个时，来一个CP，向相反的状态翻转一次。所以选向相反的状态翻转一次。所以选J1 1= =K1 1= = Q0 0 。FF2 2：当：当Q0 0Q1 1=1=1时，时， 来一个来一个CP，向相反的状态翻转一次。所以选向相反的状态翻转一次。所以选J2 2= =K2 2= = Q0 0Q1 1FF3 3： 当当Q0 0Q1 1Q3 3=1=1时，时， 来一个来一个CP，向相反的状态翻转一次。所向相反的状态翻转一次。所以选以选J3 3= =K3 3= = Q0 0

4、Q1 1Q3 31（2 2）二进制同步减法计数器）二进制同步减法计数器分析分析4 4位二进制同步减法计数器的状态表，很容易看出，只要将位二进制同步减法计数器的状态表，很容易看出，只要将各触发器的驱动方程改为：各触发器的驱动方程改为：将加法计数器和减法计数器合并起来，并引入一加将加法计数器和减法计数器合并起来，并引入一加/ /减控制信号减控制信号X便构成便构成4 4位二进制同步可逆计数器，各触发器的驱动方程为：位二进制同步可逆计数器，各触发器的驱动方程为：就构成了就构成了4 4位二进制同步减法计数器。位二进制同步减法计数器。（3 3）二进制同步可逆计数器）二进制同步可逆计数器二、二进制异步计数器

5、工作原理：工作原理： 4个个JK触发器都接成触发器都接成T触发器。触发器。 每当每当Q2由由1变变0，FF3向相反的状态翻转一次。向相反的状态翻转一次。 每来一个每来一个CP的下降沿时，的下降沿时，FF0向相反的状态翻转一次；向相反的状态翻转一次； 每当每当Q0由由1变变0，FF1向相反的状态翻转一次；向相反的状态翻转一次； 每当每当Q1由由1变变0，FF2向相反的状态翻转一次；向相反的状态翻转一次；1J1KC12Q1QCPFF3R1KFF21JC1R1KFF1Q1J0C1RR0FF1JC11KQ31CR计数脉冲清零脉冲QQQQ（1）二进制异步加法计数器（）二进制异步加法计数器（4位）位） 用

6、用“观察法观察法”作出该电路的时序波形图和状态图。作出该电路的时序波形图和状态图。由时序图可以看出，由时序图可以看出，Q0 0、Ql、Q2 2、Q3 3的周期分别是计数脉冲的周期分别是计数脉冲( (CP) )周周期的期的2 2倍、倍、4 4倍、倍、8 8倍、倍、1616倍，因而计数器也可作为分频器。倍，因而计数器也可作为分频器。CPQ0Q1Q2Q3（2 2）二进制异步减法计数器）二进制异步减法计数器用用4 4个上升沿触发的个上升沿触发的D触发器组成的触发器组成的4 4位异步二进制减法计数器。位异步二进制减法计数器。工作原理：工作原理：D触发器也都接成触发器也都接成T触发器。触发器。 由于是上升

7、沿触发，则应将低位触发器的由于是上升沿触发，则应将低位触发器的Q端与相邻高位触发器的端与相邻高位触发器的时钟脉冲输入端相连，即从时钟脉冲输入端相连，即从Q端取借位信号。端取借位信号。 它也同样具有分频作用。它也同样具有分频作用。C1CPFF31DQ3计数脉冲QRQ31DQQ22FFC1R2Q1DQQ11FFC1R1Q1DQQ00FFC1R0Q清零脉冲CR二进制异步减法计数器的二进制异步减法计数器的时序波形图和状态图。时序波形图和状态图。在异步计数器中，高位触发器的状态翻转必须在相邻触发器产生进位信号在异步计数器中，高位触发器的状态翻转必须在相邻触发器产生进位信号（加计数）或借位信号（减计数）之

8、后才能实现，所以工作速度较低。（加计数）或借位信号（减计数）之后才能实现，所以工作速度较低。为了提高计数速度，可采用同步计数器。为了提高计数速度，可采用同步计数器。 2310QQQ Q0000111111101101110010111001101010000111011001010100001100100001CPQ0Q1Q2Q3三、任意进制计数器的构成三、任意进制计数器的构成任意进制计数器的构成方任意进制计数器的构成方法法一）集成计数器一）集成计数器CP脉冲引入方式脉冲引入方式型号型号计数模式计数模式清零方式清零方式预置数方式预置数方式同步74161 4位二进制加法 异步（低电平） 同步同步

9、74191 单时钟4位二进制可逆 无 同步同步74193 双时钟4位二进制可逆 异步（低电平） 同步同步74160 十进制加法 异步（低电平） 同步同步74190 单时钟十进制可逆 无 同步异步7490 二五十进制加法 异步（低电平） 异步异步74290 二五十进制加法 异步（低电平） 同步异步74293 双时钟4位二进制加法 异步（低电平） 同步1、74LS90，74LS2904123567891011121314GNDVcc74LS2909(1)NC9(2)NC0(1)0(2)21Q3Q0Q1Q2CPCPRRRR2 2、1010进制同步加法计数器进制同步加法计数器74160741603Q2

10、QETCP0D1D2D3DRCO1Q0Q7416041235671516CPD0D1D2GNDQ3Q2Q1Vcc74160891011121413RD3DDLEPETQ0RCOEPRDDL当输出为1001时,RCO=1 异步清零。异步清零。w7416174161具有以下功能：具有以下功能： 计数。计数。 同步并行预置数。同步并行预置数。RCO为进位输出端。为进位输出端。 保持。保持。41235671516CPD0D1D2GNDQ3Q2Q1Vcc74161891011121413RD3DDLEPETQ0RCO3 3、4位二进制加法位二进制加法加法计数器加法计数器74161741614、4位二进制

11、同步可逆计数器位二进制同步可逆计数器74191LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q7419141235671516Vcc741918910111214133D0Q1GNDD1EN D/UQ3Q2QD2LDMAX/MINRCOCP0D其中LD是异步预置数控制端，D3、D2、D1、D0是预置数据输入端；EN是使能端，低电平有效；D/ 是加/减控制端，为0时作加法计数，为1时作减法计数；MAX/MIN是最大/最小输出端，RCO是进位/借位输出端。5、4位二进制同步可逆计数器位二进制同步可逆计数器74193UCPDCPLDCR减法计数101加法计数101预置数00清0

12、01工作状态功能表管脚图逻辑符号CR为清0LD为置数CPU为加法计数脉冲CPD为减法计数脉冲D0D3为置数端74LS193BOCO二）任意进制计数器的构成二）任意进制计数器的构成现有N进制计数器构成M进制计数器NM NM 需多片N计数器需1片N计数器获得任意制进计数器的两种方法（a）置零法 （b）置数法多片多片N N进制计数器组合组合构成进制计数器组合组合构成M M进制计数和器，各片之间（各级进制计数和器，各片之间（各级之间）的连接方式可分为串行进位方式，并行进位方式，整体置之间）的连接方式可分为串行进位方式，并行进位方式，整体置数方式和整体置零方式。数方式和整体置零方式。1 1、用、用74L

13、S9074LS90构成任意构成任意(M)(M)进制的计数器进制的计数器0000000011000011110000110011000101010101Q0Q1Q2Q31）当NM时,只需1片74LS902）当NM时,只需1片74LS290 0000000011000011110000110011000101010101Q0Q1Q2Q3如:16进制思考,如果要实现70进制,需要几片290,如何连线?如何实现29进制？2）当NM时, 需多片74LS2903 3、用、用7416074160构成任意构成任意(M)(M)进制的计数器进制的计数器3Q2QETCP0D1D2D3DRCO1Q0Q74160412

14、35671516CPD0D1D2GNDQ3Q2Q1Vcc74160891011121413RD3DDLEPETQ0RCOEPRDDL1）当时, MN时, 需多片74LS160用160实现六进制改进电路用置数法将74160接成六进制计数器（a）置入0000（b）置入1001图(a)图（b）用两块74LS160组成100进制计数器的连线图例：试用两片同步十进制计数器例：试用两片同步十进制计数器74160接成接成29进制计数器进制计数器Q0Q1Q2Q3Q4Q5整体置零方式电路的整体置数方式UCPDCPLDCR减法计数101加法计数101预置数00清001工作状态功能表CR为清0LD为置数CPU为加法

15、计数脉冲CPD为减法计数脉冲D0D3为置数端4 4、用、用7419374193构成任意构成任意(M)(M)进制的计数器进制的计数器整体置零方式如：设计十进制计数器取与非送到LD74LS193BOCO思考：如何用整体置零方式设计？三）集成计数器的应用三）集成计数器的应用（1 1）同步级联。）同步级联。例：用两片例：用两片4 4位二进制加法计数器位二进制加法计数器7416174161采用同步级联方式构成的采用同步级联方式构成的8 8位位二进制同步加法计数器，模为二进制同步加法计数器，模为161616=25616=256。1 1计数器的级联计数器的级联3Q2QETCP0D1D2D3DRCO1Q0Q7

16、4161(1)EPRDDLD13DD3DCPQ Q00RCO74161(2)L21ETQDQR2DEP111计数脉冲清零脉冲0132Q Q Q Q4576Q Q Q Q（2 2）异步级联）异步级联 例：用两片例：用两片74191采用异步级联方式构成采用异步级联方式构成8位二进制位二进制异步可逆计数器。异步可逆计数器。LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q74191(2)LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q74191(1)计数脉冲D/UENL0132Q Q Q QQ6Q7Q4Q5D（3）用计数器的输出端作进位）用计数器的输出端作进

17、位/借位端借位端有的集成计数器没有进位有的集成计数器没有进位/借位输出端，这时可根据具体情况，借位输出端，这时可根据具体情况，用计数器的输出信号用计数器的输出信号Q3、Q2、Q1、Q0产生一个进位产生一个进位/借位。借位。例：如用两片例：如用两片74290采用异步级联方式组成的二位采用异步级联方式组成的二位8421BCD码十进码十进制加法计数器。制加法计数器。 模为模为1010=1003Q2Q1Q0Q74290(1)CP1CP2R0(2)R0(1)R9(1)9(2)RQ0Q12QQ374290(2)CP1CP20(2)RR0(1)9(1)RR9(2)计数脉冲置数脉冲清零脉冲个位输出十位输出01

18、Q2QQ3Q01Q2QQ3Q3 3组成分频器组成分频器前面提到，模前面提到，模N计数器进位输出端输出脉冲的频率是输入脉冲频计数器进位输出端输出脉冲的频率是输入脉冲频率的率的1/1/N，因此可用模，因此可用模N计数器组成计数器组成N分频器。分频器。解：解： 因为因为32768=232768=21515，经，经1515级二分频，就可获得频率为级二分频，就可获得频率为1 1Hz的脉冲的脉冲信号。因此将四片信号。因此将四片7416174161级联，从高位片（级联，从高位片（4 4）的）的Q2 2输出即可。输出即可。例例 某石英晶体振荡器输出脉冲信号的频率为某石英晶体振荡器输出脉冲信号的频率为32768

19、32768Hz，用，用7416174161组组成分频器，将其分频为频率为成分频器，将其分频为频率为1 1Hz的脉冲信号。的脉冲信号。D13DD3DCPQ Q00RCO74161(4)L21ETQDQR2DEP1RRCO0CP0D3DDD1QQETQ3DQEPL1D1274161(3)2QCP332Q1EP74161(2)D0D2DQD10QDRETLRCOD3RQ1DQDCP0EPD1L2D1RCO3ETDQD074161(1)2Q111111ff=1Hz=32768Hz4 4组成序列信号发生器组成序列信号发生器序列信号序列信号在时钟脉冲作用下产生的一串周期性的二进制信号在时钟脉冲作用下产生的

20、一串周期性的二进制信号。例：用例：用74161及门电路构成序列信号发生器。及门电路构成序列信号发生器。其中其中74161与与G1构成了一个模构成了一个模5计数器。计数器。 ，因此，这是一个，因此，这是一个01010序列信号发生器，序列长度序列信号发生器，序列长度P=5。 例例 试用计数器试用计数器74161和数据选择器设计一个和数据选择器设计一个01100011序列发生器。序列发生器。 解：由于序列长度解：由于序列长度P=8，故将，故将74161构成模构成模8计数器，并选用数据选择计数器，并选用数据选择器器74151产生所需序列，从而得电路如图所示。产生所需序列，从而得电路如图所示。Q3 Q2

21、 Q1Q05组成脉冲分配器组成脉冲分配器74161DD32DDLQQRDQ01301CPCP1ET2EPD1RCOQ1000Y22BA2AY1G1YA474138YYGGY0Y315YA7612Y60Y235YY14YYY7YCPQ0Q1Q20Y1Y2Y3Y4Y5Y6Y7Y寄存器移位寄存器寄存器移位寄存器集成数码寄存器集成数码寄存器74LSl75 ：一、一、 数码寄存器数码寄存器数码寄存器数码寄存器存储二进制数码的时序电路组件存储二进制数码的时序电路组件1DRC1FFQ01DRC1QQR1DC1QRC11D0Q0Q1FFQ11Q2FFQ22Q3FFQ33Q1CPDD3012DD1DR7474L

22、S175175的功能的功能: :RD是异步清零控制端。是异步清零控制端。D0D3是并行数据输入端，是并行数据输入端，CP为时钟脉冲端。为时钟脉冲端。Q0Q3是并行数据输出端。是并行数据输出端。二、移位寄存器二、移位寄存器 移位寄存器移位寄存器不但可以寄存数码，而且在移位脉冲作用不但可以寄存数码，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移动下，寄存器中的数码可根据需要向左或向右移动1 1位。位。1 1单向移位寄存器单向移位寄存器 （1 1）右移寄存器（）右移寄存器（D触发器组成的触发器组成的4 4位右移寄存器）位右移寄存器）右移寄存器的结构特点：右移寄存器的结构特点：左边触发器的

23、输出端接右邻触发器的输入端。左边触发器的输出端接右邻触发器的输入端。QRC11D1DC1RQ1DC1RQ1DQRC1Q0Q1Q2Q3CPCRID串行输入串行输出D0D1D20FF1FF2FF3FF并 行 输 出D3设移位寄存器的初始状态为设移位寄存器的初始状态为0000，串行输入数码，串行输入数码DI=1101，从高位，从高位到低位依次输入。其到低位依次输入。其状态表如下：状态表如下：QRC11D1DC1RQ1DC1RQ1DQRC1Q0Q1Q2Q3CPCRID串行输入串行输出D0D1D20FF1FF2FF3FF并 行 输 出D3右移寄存器的时序图：右移寄存器的时序图： 由于右移寄存器移位的方向

24、为由于右移寄存器移位的方向为DIQ0 0Q1 1Q2 2Q3 3，即由低位向，即由低位向高位移，所以又称为高位移，所以又称为上移寄存器上移寄存器。在在4 4个移位脉冲作用下，输入的个移位脉冲作用下，输入的4 4位串行数码位串行数码11011101全部存入了寄存器中。全部存入了寄存器中。这种输入方式称为这种输入方式称为串行输入方式串行输入方式。CPQ0Q1Q21234567893QID1110（2 2）左移寄存器）左移寄存器左移寄存器的结构特点：左移寄存器的结构特点：右边触发器的输出端接左邻触发器的输入端。右边触发器的输出端接左邻触发器的输入端。1DC1RQ1DQRC1Q1D1DC1C1RQRC

25、PCRD01DFF0FF1FF23FF20并 行 输 出3QQ1QQID串行输入串行输出2D3D欲存入数码欲存入数码1011，1011采用串行输入，只有一个数据输入端采用串行输入，只有一个数据输入端？解决的办法：解决的办法： 在在 CP脉冲的作用下脉冲的作用下 ，依次送入数码，依次送入数码左移寄存器：左移寄存器： 先送高位，后送低位先送高位，后送低位右移寄存器：右移寄存器： 先送低位，后送高位先送低位，后送高位由于该电路为一左移寄存器，数码输入顺序为：由于该电路为一左移寄存器，数码输入顺序为：1011CPQ4 Q3 Q2 Q1欲存入数码欲存入数码1011即即D1D2D3D4= 101111(D

26、1) 20(D2) 1(D1) 31(D3) 0(D2) 1(D1) 41(D4) 1(D3) 0(D2) 1(D1) 1011当当S=1时，时，D0=DSR、D1=Q0、D2=Q1、D3=Q2，实现右移操作；，实现右移操作；其中，其中，DSR为右移串行输入端，为右移串行输入端，DSL为左移串行输入端。为左移串行输入端。当当S=0时，时，D0=Q1、D1=Q2、D2=Q3、D3=DSL，实现左移操作。，实现左移操作。RFF1DC13Q&1R1DC12FFQ&1R1DC11FFQ&1FF&C1R01DQ1111QQQQ1302CPCR串行输入SLD（左移）串行输入DSR（右移）串行输出DOR（右移）串行输出DOL（左移）移位控制SS=1：右移S=0：左移并 行 输 出 2 双向移位寄存器双向移位