第二章单片机硬件结构

1、2022-4-2电信学院1第第2 2章章 单片机硬件结构单片机硬件结构中央处理器中央处理器CPU电信学院22022-4-22.1.1 结构框图结构框图2.1.2 内部逻辑结构内部逻辑结构2.1.3 信号引脚信号引脚2.1 逻辑结构及信号引脚逻辑结构及信号引脚2.1.1 结构框图结构框图8031无无总线：数据总线、地址总线、控制总线总线：数据总线、地址总线、控制总线电信学院42022-4-2 MCS51 CPU CPU内部结构：内部结构：（1）运算器电路：）运算器电路：算术逻辑单元算术逻辑单元ALU、累加器、累加器ACC、寄存器、寄存器B、程序状、程序状态字态字PSW和和2个暂存器等。个暂存器等

2、。算术逻辑运算单元算术逻辑运算单元ALU ( 8位位 )： +、算术运算，与、或、非、异或逻辑运算，循环移位、位处理。算术运算，与、或、非、异或逻辑运算，循环移位、位处理。（2）控制器电路：）控制器电路：程序计数器程序计数器PC、堆栈指针（、堆栈指针（SP）、指令寄存器）、指令寄存器(IR)、地址指针（地址指针（DPTR）、指令译码器）、指令译码器(ID)、定时与控制电路等。、定时与控制电路等。 2.1.2 内部逻辑结构内部逻辑结构CPU运算器电路运算器电路CPU控制器电路控制器电路CPU控制器电路控制器电路电信学院62022-4-280C512.1.3 信号引脚信号引脚1、I/O口线口线 4

3、个个8位并行位并行 I/O 接口引脚接口引脚 P0.0P0.7 、P1.0P1.7 、P2.0P2.7和和 P3.0P3.72、控制线控制线ALE：地址锁存允许信号端地址锁存允许信号端PSEN：外部程序存储器读选通信号端外部程序存储器读选通信号端EA/ VPP ：程序存储器选择信号端程序存储器选择信号端/ 编程电源输入端编程电源输入端 为多功能引脚，可自动切换用作数为多功能引脚，可自动切换用作数据总线、地址总线、控制总线和或据总线、地址总线、控制总线和或I/O 接接口外部引脚。口外部引脚。 80C512、控制线控制线RST/VPD：复位信号端和后备电源输入端。复位信号端和后备电源输入端。输入输

4、入10ms以上以上高电平脉冲高电平脉冲，单片机复位。，单片机复位。VPD使用后备电源，可实现掉电保护使用后备电源，可实现掉电保护。3、电源及时钟引线电源及时钟引线 工作电源：工作电源：VCC、VSS 时钟输入：时钟输入：XTAL1、XTAL2。复位电路：复位电路：（1）上电复位）上电复位 （2）按键电平复位）按键电平复位RESET+5V2001K30/22F F单片机单片机RST电信学院92022-4-2上电自动复位和按键手动复位：上电自动复位和按键手动复位： MCS51共有四个共有四个8位的双向并行位的双向并行I/O口，口，分别记作分别记作P0、P1、P2和和P3。实际上它们已。实际上它们已

5、被归入专用寄存器之列。被归入专用寄存器之列。 口是一个综合概念，是一个集数据输入缓冲、口是一个综合概念，是一个集数据输入缓冲、数据输出驱动及锁存等多项功能为一体的数据输出驱动及锁存等多项功能为一体的I/O电路。对于口有时也称为端口。电路。对于口有时也称为端口。2.2 并行输入并行输入/输出口电路输出口电路P0口（口地址口（口地址80H） 一个数据输出锁存器和两个三态数据输入缓冲器。一个数据输出锁存器和两个三态数据输入缓冲器。 一个多路转接电路一个多路转接电路MUX在控制信号的作用下，在控制信号的作用下， MUX可以分别接可以分别接通锁存器输出或地址通锁存器输出或地址/数据线。当作为通用的数据线

6、。当作为通用的I/O口使用时，内部的控口使用时，内部的控制信号为低电平，封锁与门将输出驱动电路的上拉场效应管（制信号为低电平，封锁与门将输出驱动电路的上拉场效应管（FET）截止，同时使截止，同时使MUX接通锁存器接通锁存器Q端的输出通路。端的输出通路。输出驱动电路控制电路D QP0.CL Q锁存器读锁存器内部总线向锁存器写读引脚12P0.引脚T1T2地址/数据控制VccMUX=“0”输出锁存器三态缓冲器电信学院122022-4-2P0口特点：口特点：1。作数据/地址复用口2。双向口3。作为一般的I/O口使用P1口（口地址为口（口地址为90H） P1口是一个准双向口，作通用口是一个准双向口，作通

7、用I/O口使用，所以在电路结构上与口使用，所以在电路结构上与P0口有一些口有一些不同之处。首先它不再需要多路转接电路不同之处。首先它不再需要多路转接电路MUX，其次是电路的内部有上拉，其次是电路的内部有上拉电阻。与场效应管共同组成输出驱动电路。作为输出口使用时，已能向外电阻。与场效应管共同组成输出驱动电路。作为输出口使用时，已能向外提供推拉电流负载，无需再外接上拉电阻。提供推拉电流负载，无需再外接上拉电阻。D QP1.CL Q锁存器读锁存器内部总线向锁存器写读引脚12P1.引脚VccT输出驱动电路输出锁存器三态缓冲器电信学院142022-4-2 P1口特点：口特点：1。作为一般的I/O口2。是

8、准双向口 P2口（口地址为口（口地址为A0H） P2口是一个准双向口，作通用的口是一个准双向口，作通用的I/O口口使用。使用。 P2口电路中比口电路中比P1口多了一个多路转换电口多了一个多路转换电路路MUX，这又正好与，这又正好与P0口一样。口一样。P2口也可口也可以作为通用以作为通用I/O口使用。这时多路转接开关口使用。这时多路转接开关倒向锁存器的倒向锁存器的Q端。但通常应用情况下，端。但通常应用情况下，P2口是作为口是作为高位地址线高位地址线使用，此时多路转接使用，此时多路转接开关应倒向相反方向。开关应倒向相反方向。电信学院162022-4-2 P2口（口地址A0H）输出驱动电路控制电路D

9、 QP2.CL Q锁存器读锁存器内部总线向锁存器写读引脚12P2.引脚MUX地址控制Vcc 内部上拉电阻输出锁存器三态缓冲器电信学院172022-4-2P2口特点：1。作为地址的高8位2。作为一般的I/O口3。为准双向口电信学院182022-4-2 P3口是一个双功能口。作为第二功能口使用时，见附表。输出驱动电路控制电路D QP3.CL Q锁存器读锁存器内部总线向锁存器写读引脚12P3.引脚第二输出功能 内部上拉电阻Vcc第二输入功能输出锁存器三态缓冲器电信学院192022-4-2P3 口特点：1。 具有第二功能2。作为一般的I/O口3。准双向口电信学院202022-4-2电信学院212022

10、-4-2电信学院222022-4-2端口小结：端口小结：（1）系统总线：）系统总线：地址总线（地址总线（16位位）：P0（地址低（地址低8位）、位）、P2口（地址高口（地址高8位）位） 数据总线（数据总线（8位位）：P0口（地址口（地址/ /数据分时复用，借助数据分时复用，借助ALE）；）； 控制总线（控制总线（6根根）：P3口的第二功能和口的第二功能和9、29、30、31脚；脚；（2）供用户使用的端口：）供用户使用的端口：P1口、部分未作第二功能的口、部分未作第二功能的P3口；口；（3）P0口作地址口作地址/ /数据时，是真正的双向口，三态，负载能力数据时，是真正的双向口，三态，负载能力 为

11、为8个个LSTTL电路；电路； P1P3是准双向口，负载能力为是准双向口，负载能力为4个个LSTTL电路。电路。（4）P0P3在用作输入之前必须先写在用作输入之前必须先写“1”，即：，即： （P0）=FFH （P3）=FFH 。电信学院232022-4-22.3 中央处理器中央处理器CPU 2.3.1 运算器运算器 算术逻辑单元算术逻辑单元ALU、累加器、累加器ACC、寄存器、寄存器B、程序状态字、程序状态字PSW和和2个暂存器等。个暂存器等。1. 算术逻辑单元算术逻辑单元ALU 2. 累加器累加器ACC（Accumulator） (1) 需要需要ALU处理的数据和计算结果多数要经过累加器处理

12、的数据和计算结果多数要经过累加器A。(2)大部分的数据传送都要通过大部分的数据传送都要通过A传送，特别是外传送，特别是外RAM中的数据传送只能通过中的数据传送只能通过A进进行。行。电信学院242022-4-2 3. 寄存器寄存器B 与与A累加器配合执行乘、除运算。也可用作通累加器配合执行乘、除运算。也可用作通用寄存器。用寄存器。4. 程序状态字程序状态字PSW（Programe State WordCyACF0RS1RS0OVPPSWD7 D6 D5 D4 D3 D2 D1 D0电信学院252022-4-2表表 2.2 RS1、 RS0与片内工作寄存器组的对应关系与片内工作寄存器组的对应关系

13、RS1RS0寄存器组寄存器组片内片内PAM地址地址通用寄存器通用寄存器名称名称000组组00H07HR0R7011组组08H0FHR0R7102组组10H17HR0R7113组组18H1FHR0R7电信学院262022-4-22.3.2 控制器控制器 程序计数器程序计数器PC、堆栈指针（、堆栈指针（SP）、）、 指令寄存器指令寄存器(IR)、地址指针（、地址指针（DPTR）、）、 指令译码器指令译码器(ID) 、定时与控制电路等。、定时与控制电路等。 电信学院272022-4-2 1. 指令寄存器指令寄存器(IR)和指令译码器和指令译码器(ID) 指令寄存器中存放指令代码。指令寄存器中存放指令

14、代码。CPU执行执行指令时指令时, 由程序存储器中读取的指令代码送由程序存储器中读取的指令代码送入指令入指令寄存器寄存器, 经译码器译码后由定时与控经译码器译码后由定时与控制电路发出相应的控制信号制电路发出相应的控制信号, 完成指令所指完成指令所指定的操作。定的操作。 电信学院282022-4-2 2. 程序计数器程序计数器PC（Program Counter） PC是一个是一个16位的计数器。位的计数器。 PC用于存放用于存放CPU下一条要执行的指令地址下一条要执行的指令地址, 是一是一个个 16 位的专用寄存器位的专用寄存器, 可寻址范围是可寻址范围是0000H0FFFFH共共 64 K。

15、 CPU总是按总是按PC的指示读取程序。的指示读取程序。 程序中的每条指令存放在程序中的每条指令存放在ROM区的某一单元区的某一单元, 并都有自己的存放地址。并都有自己的存放地址。 CPU 要执行哪条指令时要执行哪条指令时, 就把该条指令所在的单元的地址送上地址总线。就把该条指令所在的单元的地址送上地址总线。 在顺在顺序执行程序中序执行程序中, 当当PC的内容被送到地址总线后的内容被送到地址总线后, 会自动加会自动加 1, 即即(PC) (PC)+1, 又指向又指向CPU 下一条要执行的指令地址。下一条要执行的指令地址。当发生转移、子程序调用、中断和复当发生转移、子程序调用、中断和复位等操作，

16、位等操作，PC被强制改写，程序执行顺序也发生改变。复位时，被强制改写，程序执行顺序也发生改变。复位时，PC=0000H。电信学院292022-4-2 3. 堆栈指针堆栈指针SP（Stack Pointer）或堆栈指示器）或堆栈指示器作用：作用：用于子程序调用及返回和中断处理断点的保护及返回用于子程序调用及返回和中断处理断点的保护及返回, 它在完成子程序嵌套和多重中断处理中是必不可少的。它在完成子程序嵌套和多重中断处理中是必不可少的。特点：特点：为保证逐级正确返回为保证逐级正确返回, 进入栈区的进入栈区的“断点断点”数据应遵数据应遵循循“先进后出先进后出”的原则。（的原则。（Last-In Fi

17、rst-outLIFO)堆栈的位置：堆栈的位置：SP用来指示堆栈所处的位置用来指示堆栈所处的位置, 在进行操作之前在进行操作之前, 先用指令给先用指令给SP赋值赋值, 以规定栈区在以规定栈区在RAM区的起始地址（栈底区的起始地址（栈底层）。当数据推入栈区后层）。当数据推入栈区后, SP的值也自动随之变化。的值也自动随之变化。MCS - 51 系统复位后系统复位后, SP初始化为初始化为07H。但在程序设计时应将但在程序设计时应将SP值值初始化为初始化为30H以后，以免占用宝贵的寄存器区和位地址区。以后，以免占用宝贵的寄存器区和位地址区。 电信学院302022-4-2堆栈操作堆栈操作 向上生长型

18、向上生长型 （向地址增大的方向生成）：（向地址增大的方向生成）：MCS51系列系列堆栈类型堆栈类型 向下生长型（向地址较低的方向生成）：向下生长型（向地址较低的方向生成）：MCS96系列系列堆栈指针堆栈指针SP （8位）：位）：MCS51系列的堆栈是按系列的堆栈是按“先进后出先进后出”原则存取数据的存储区。原则存取数据的存储区。MCS51堆栈设在堆栈设在片内片内RAM区区。数据入栈时：先数据入栈时：先SP自动加自动加1，后写入数据，后写入数据，SP始终指向栈顶地址。始终指向栈顶地址。 “先加后压先加后压”数据出栈时：先读出数据，后数据出栈时：先读出数据，后SP自动减自动减 1，SP始终指向栈顶

19、地址。始终指向栈顶地址。 “先弹后减先弹后减” 电信学院312022-4-2 4. 数据指针寄存器数据指针寄存器DPTR 数据指针数据指针DPTR是一个是一个 16 位的专用寄存器位的专用寄存器, 其其高位字节寄存器用高位字节寄存器用DPH表示表示,低位字节寄存器用低位字节寄存器用DPL表示。既可作为一个表示。既可作为一个 16 位寄存器位寄存器DPTR来处来处理理, 也可作为两个独立的也可作为两个独立的 8 位寄存器位寄存器DPH和和DPL来来处理。处理。 DPTR 主要用来存放主要用来存放 16 位地址位地址, 当对当对 64 KB外外部数据存储器空间寻址时部数据存储器空间寻址时, 作为间

20、址寄存器用。在作为间址寄存器用。在访问程序存储器时访问程序存储器时, 用作基址寄存器。用作基址寄存器。 2.4.1 2.4.1 内部数据存储器低内部数据存储器低128128单元单元2.4.2 2.4.2 内部数据存储器高内部数据存储器高128128单元单元2.4.3 2.4.3 内部程序存储器内部程序存储器2.4.4 2.4.4 存储器结构特点存储器结构特点2.4 内部存储器内部存储器电信学院332022-4-2 低低128单元是单片机的真单元是单片机的真正正RAM存储器。存储器。地址：地址：00H-7FH2.4.1 2.4.1 内部数据存储器低内部数据存储器低128128单元单元分为三个区域

21、：分为三个区域：1 寄存器区：寄存器区： 4组寄存器（寄存器阵列）。组寄存器（寄存器阵列）。即即4个工作寄存器个工作寄存器0区区3区。每组区。每组8个寄存单元（每单元个寄存单元（每单元8位），以位），以R0R7作寄存器名，暂存运算数据作寄存器名，暂存运算数据和中间结果。和中间结果。 字节地址为字节地址为00H1FH。2 位寻址区位寻址区 ： 字节地址为字节地址为20H2FH，既可，既可作作RAM，也可位操作。，也可位操作。 共有共有16个个RAM单元，共单元，共128位，位地址为位，位地址为00H7FH。3 用户用户RAM区：区： 32个单元，地址为个单元，地址为30H7FH，在一般应用中常作

22、在一般应用中常作堆栈区堆栈区。 用用PSW中的两位中的两位PSW.4和和PSW.3来切换工作寄存器区，选用来切换工作寄存器区，选用一个工作寄存器区进行读写操作一个工作寄存器区进行读写操作。字字节节地地址址位地址位地址电信学院352022-4-2电信学院362022-4-22.4.2 2.4.2 内部数据存储器高内部数据存储器高128128单元单元 内部内部RAM的高的高128单元单元 专用寄存器专用寄存器( (SFR) )区区 地址为地址为80HFFH（也称特殊功能寄存器）（也称特殊功能寄存器）电信学院372022-4-2专用寄存器：专用寄存器： A、B、PSW、DPTR、SP。 I/O接口寄

23、存器：接口寄存器： P0、P1、P2、P3、SBUF、TMOD、TCON、SCON 有有2套地址套地址字节地址：字节地址：只只2121个有效个有效（其中仅（其中仅1111个有位地址）个有位地址）位地址：位地址：只只8383位有效位有效1、SFR（80HFFH）介绍：）介绍：字字节节地地址址位地址位地址电信学院392022-4-22. 专用寄存器的字节寻址专用寄存器的字节寻址 注意：注意：21个可字节寻址的专用寄存器是个可字节寻址的专用寄存器是不连续不连续地分散在地分散在内部内部RAM高高128单元之中，共单元之中，共83个可寻址位。尽个可寻址位。尽管还剩余许多空闲单元，但用户并不能使用。管还剩

24、余许多空闲单元，但用户并不能使用。在在22个专用寄存器中，个专用寄存器中，唯一唯一一个不可寻址的一个不可寻址的PC。PC不占据不占据RAM单元，它在物理上是独立的，因单元，它在物理上是独立的，因此是不可寻址的寄存器。此是不可寻址的寄存器。对专用寄存器只能使用对专用寄存器只能使用直接寻址直接寻址方式，书写时既方式，书写时既可使用寄存器符号，也可使用可使用寄存器符号，也可使用寄存器单元地址寄存器单元地址。 MCS-51的寄存器在片内的寄存器在片内RAM都有映像地址。都有映像地址。使用时，既可用使用时，既可用寄存器名寄存器名，也可用对应，也可用对应单元地址单元地址。字字节节地地址址位地址位地址字字节

25、节地地址址电信学院412022-4-2电信学院422022-4-22.4.3 2.4.3 内部程序存储器内部程序存储器80C51内有内有4KB ROM，其地址为，其地址为0000H0FFFH（内部（内部ROM）。）。其中其中0000H0002H是系统的启动单元。是系统的启动单元。系统复位后系统复位后( (PC) )0000H，开始取指令执行程序。，开始取指令执行程序。 如果不从如果不从0000H开始，应存放一条无条件转移指令，以便直接开始，应存放一条无条件转移指令，以便直接转去执行指定的程序。转去执行指定的程序。作用：作用：（1）用来存放固化了的用户程序，取指地址由程序计数器）用来存放固化了的

26、用户程序，取指地址由程序计数器PC给出，给出， PC具有自动加具有自动加1的功能；的功能；（2）固化一片数据区，存放被查询的表格和参数等。）固化一片数据区，存放被查询的表格和参数等。电信学院432022-4-20003H000AH外部中断外部中断0（INT0）中断地址区）中断地址区000BH0012H 定时器定时器/计数器计数器0（T0）中断地址区）中断地址区0013H001AH外部中断外部中断1（INT1）中断地址区）中断地址区001BH0022H定时器定时器/计数器计数器1（T1）中断地址区）中断地址区0023H002AH串行（串行（RI/TI）中断地址区）中断地址区中断服务程序存放方法：

27、中断服务程序存放方法：（1）从中断地址区首地址开始，在中断地址区中直接存放；）从中断地址区首地址开始，在中断地址区中直接存放；（2）从中断地址区首地址开始，存放一条无条件转移指令，）从中断地址区首地址开始，存放一条无条件转移指令， 以便中断响应后，通过中断地址区，再转到中断服务以便中断响应后，通过中断地址区，再转到中断服务 程序的程序的实际入口地址实际入口地址区去。区去。程序存储器保留的单元：程序存储器保留的单元：2.4.4 2.4.4 存储器结构特点存储器结构特点物理上物理上4个存储器地址空间：个存储器地址空间： 片内程序存储器片内程序存储器 片外程序存储器片外程序存储器 片内数据存储器片内

28、数据存储器 片外数据存储器片外数据存储器逻辑上逻辑上3个存储器地址空间个存储器地址空间： 64KB 程序存储器程序存储器 256B 片内数据存储器片内数据存储器 64KB 片外数据存储器片外数据存储器8031805164KB电信学院472022-4-2存储器小结：存储器小结： MCS51的程序存储器与数据存储器是分开的（属于哈佛结构），的程序存储器与数据存储器是分开的（属于哈佛结构），地址空间重迭，最大可扩展到地址空间重迭，最大可扩展到64KB。1、程序存储器、程序存储器ROM（1）8031内部无程序存储器内部无程序存储器 由于由于8031无片内程序存储器，需外接，因此，无片内程序存储器，需外

29、接，因此， 端必须外接低电平。端必须外接低电平。（2）8051、8751内部有内部有4KB ROM/EPROM： =0，使用外部程序存储器；，使用外部程序存储器； =1，使用内部程序存储器，使用内部程序存储器4KB空间，当空间，当PC的值超过的值超过4KB 范围时，自动转向外部程序存储器。范围时，自动转向外部程序存储器。2、数据存储器、数据存储器RAM（1）内部）内部RAM中低中低128B，00H7FH；（2）外部）外部RAM，可扩至，可扩至64KB，0000HFFFFH。EAEAEA 2.5 电路与时序电路与时序 XTAL1单片机单片机XTAL2 1。.。XTAL1单片机单片机XTAL2 振

30、荡源振荡源（OSCillation）振荡脉冲并不直接使用，由振荡脉冲并不直接使用，由XTAL2端送往内部时钟电路（端送往内部时钟电路（fosc）：）：节拍与状态周期节拍与状态周期：时钟发生器是一个：时钟发生器是一个2分频的触发器电路，它将振荡器的信号频率除以分频的触发器电路，它将振荡器的信号频率除以2，向，向CPU提供两相时提供两相时钟信号钟信号P1和和P2。时钟信号的周期称为机器状态周期。时钟信号的周期称为机器状态周期S（STATE），是振荡周期的），是振荡周期的2倍。在每个时钟周期倍。在每个时钟周期（即机器状态周期（即机器状态周期S）的前半周期，相位）的前半周期，相位1（P1，节拍，节拍1

31、）信号有效，在每个时钟周期的后半周期，相位）信号有效，在每个时钟周期的后半周期，相位2（P2，节拍，节拍2）信号有效。每个时钟周期（常乘状态）信号有效。每个时钟周期（常乘状态S）有两个节拍）有两个节拍P1和和P2，CPU就以两相时钟就以两相时钟P1和和P2为基本节拍指挥单片机各个部件协调地工作。为基本节拍指挥单片机各个部件协调地工作。经过经过2分频，分频，向向CPU提供提供2相时钟信号相时钟信号P1和和P2 （ f拍节拍节= 1/2 fosc） ；再经再经3分频，分频，产生产生ALE时序（时序（ fALE = 1/6 fosc） ；经过经过12分频，分频，成为机器周期信号（成为机器周期信号（

32、MC = 12 / /fosc） ，如下图所示。，如下图所示。 需要指出的是，需要指出的是，CPU的运算操作在的运算操作在P1期间，数据传送在期间，数据传送在P2期间期间。2.5.2 时序定时单位时序定时单位振荡周期振荡周期(节拍）节拍）：晶振的振荡周期（振荡频率的倒数），为最小：晶振的振荡周期（振荡频率的倒数），为最小的时序单位。的时序单位。状态周期状态周期：振荡频率经单片机内的二分频器分频后提供给片内：振荡频率经单片机内的二分频器分频后提供给片内CPU的时钟周期。（一个状态周期包含的时钟周期。（一个状态周期包含2个振荡周期）个振荡周期）机器周期机器周期：完成一个基本操作所需要的时间（例如：

33、访问存储器：完成一个基本操作所需要的时间（例如：访问存储器一次所需要的时间）。一次所需要的时间）。 一个机器周期由一个机器周期由6个状态周期即个状态周期即12个振荡周期组成。个振荡周期组成。指令周期指令周期：一条指令的执行时间（一个指令周期由：一条指令的执行时间（一个指令周期由14个机器周个机器周期组成，依据指令不同而不同）。期组成，依据指令不同而不同）。以机器周期为单位：可包含以机器周期为单位：可包含1个个4个机器周期。个机器周期。一个机器周期包括一个机器周期包括12个振荡周期，分为个振荡周期，分为6个个S状态：状态：S1S6。每个状态又分为两拍，称为每个状态又分为两拍，称为P1和和P2。因

34、此，一个机器周期中。因此，一个机器周期中的的12个振荡周期表示为个振荡周期表示为S1P1，S1P2，S2P1，S2P2，、，、，S6P2 。电信学院512022-4-24个时序单位从小到大依次是节拍（振荡脉冲周期），状态周期（时钟周期）、机器周期和指令周期。思考题：思考题： 设应用单片机晶振频率为设应用单片机晶振频率为12MHz，问，问机器周期为多少？机器周期为多少？fosc=12MHzMC=12/ fosc =12/12MHz =1s s电信学院522022-4-22.5.3 典型指令时序典型指令时序 MCS51采用定时控制方式，因此它采用定时控制方式，因此它有固定的机器周期。规定一个机器周

35、期的有固定的机器周期。规定一个机器周期的宽度为宽度为6个个状态状态。由于一个状态又包括两个。由于一个状态又包括两个节拍，因此一个机器周期总共有节拍，因此一个机器周期总共有12个个节拍节拍，分别记作分别记作S1P1、S1P2S6P2。电信学院532022-4-2几种典型指令的取指和执行时序几种典型指令的取指和执行时序： 通常，每个机器周期，通常，每个机器周期，ALE两次有效，第两次有效，第1次发生在次发生在S1P2和和S2P1期间，第期间，第2次在次在S4P2和和S5P1期间。期间。 单周期指令的执行单周期指令的执行 始于始于S1P2，这时操作码被锁存，这时操作码被锁存到指令寄存器内，读出下字节

36、（应为下一个操作码）是到指令寄存器内，读出下字节（应为下一个操作码）是不予考虑的，且程序计数器不予考虑的，且程序计数器PC并不增量。并不增量。 访问外部数据存贮器的指令访问外部数据存贮器的指令MOVX的时序，它是一的时序，它是一条条单字节双周期指令单字节双周期指令。在第。在第1机器周期机器周期S5开始时，送出外开始时，送出外部数据存贮器的地址，随后读或写数据。读写期间在部数据存贮器的地址，随后读或写数据。读写期间在ALE端不输出有效信号，在第端不输出有效信号，在第2机器周期，即外部数据存机器周期，即外部数据存贮器已被寻址和选通后，也不产生取指操作。贮器已被寻址和选通后，也不产生取指操作。MCS

37、51单片机时序单片机时序1 211 123 4 5 6 7 8 9 1012S1P2 S2P1S4P2 S5P1可通过测量可通过测量ALE确定确定CPU是否工是否工作，作，ALE有时钟有时钟的特点。的特点。电信学院552022-4-280C51 复位、程序执行、单步执行、掉电保护、低功耗以及复位、程序执行、单步执行、掉电保护、低功耗以及EPROM编程编程和校验等六种工作方式。和校验等六种工作方式。2.6.1 复位方式和复位电路复位方式和复位电路 RST引脚是复位信号的输入端，复位信号是引脚是复位信号的输入端，复位信号是高电平有效高电平有效，其有效，其有效时间应持续时间应持续24个振荡脉冲周期（

38、即二个机器周期）以上。个振荡脉冲周期（即二个机器周期）以上。例例 ：若使用频率为若使用频率为6MHz的晶振，的晶振， 则复位信号持续时间应超过则复位信号持续时间应超过 _才能完成复位操作。才能完成复位操作。2.6 工作方式工作方式fosc=6MHzMC=12/fosc =12/6MHz =2s t= 4s电信学院572022-4-2电信学院582022-4-22.6.2 程序执行方式程序执行方式 程序执行方式是单片机的程序执行方式是单片机的基本工作方式基本工作方式。 由于复位后由于复位后PC=0000H，因此程序执，因此程序执行总是从地址行总是从地址0000H开始，但一般程序并开始，但一般程序

39、并不是真正从不是真正从0000H开始，为此就得在开始，为此就得在0000H开始的单元中存放一条开始的单元中存放一条无条件转移无条件转移指令指令，以便跳转到实际程序的入口去执行。，以便跳转到实际程序的入口去执行。2.6.3 掉电保护方式掉电保护方式 单片机系统在运行过程中，如发生掉单片机系统在运行过程中，如发生掉电故障，将会丢失电故障，将会丢失RAM和寄存器中的程和寄存器中的程序和数据，其后果有时是很严重的。序和数据，其后果有时是很严重的。 掉电保护处理掉电保护处理先把有用信息转先把有用信息转存，然后再启用备用电源维持供电。存，然后再启用备用电源维持供电。所谓信息转存是指当电源出现故障时，所谓信

40、息转存是指当电源出现故障时，应立即将系统的有用信息转存到内部应立即将系统的有用信息转存到内部RAM中。信息转存是通过中断服务程序完成的。中。信息转存是通过中断服务程序完成的。电信学院602022-4-2 系统中设置一个电压检测电路，一旦系统中设置一个电压检测电路，一旦检测到电源电压下降，立即通过检测到电源电压下降，立即通过INT0/1产生产生外部中断请求，中断响应后执行中断服务外部中断请求，中断响应后执行中断服务程序，并将有用信息送内部程序，并将有用信息送内部RAM中保护起中保护起来，即通常所说的来，即通常所说的“掉电中断掉电中断”。 掉电后时钟电路和掉电后时钟电路和CPU皆停止工作，皆停止工

41、作，只有内部只只有内部只RAM单元和专用寄存器继续工单元和专用寄存器继续工作，以保持其内容。作，以保持其内容。2.6.4 80C51的低功耗方式的低功耗方式 8051掉电保护方式实际上就是低功耗方式。掉电保护方式实际上就是低功耗方式。 CHMOS的的80C5I却有两种低功耗方式，却有两种低功耗方式， 即待机方式和掉电保护方式。即待机方式和掉电保护方式。 待机方式和掉电方式都是由专用寄存器待机方式和掉电方式都是由专用寄存器PCON ( (电源控制寄存器电源控制寄存器) ) 来控制的。来控制的。SMOD 波特率倍增位，在串行通信时才使用波特率倍增位，在串行通信时才使用 GF1 通用标志位通用标志位 GF0通用标志位通用标志位 PD 掉电方式位，掉电方式位， PD1，则进入掉电方式，则进入掉电方式 IDL 待机方式位，待机方式位，IDL1，则进入待机方式，则进入待机方式位位 序序B7B6B5B4B3B2B1B0位符号位符号SMOD/GF1GF0PDIDL电信学院6220