高等教育数子电子技术实验指导书

1、07电子信息工程、通信工程（兴）：4月19日下午  4月26日下午  5月9日上午  5月10日下午实验一集成“与非门”参数测试一、实验目的 1、熟悉数字电路实验台；2、熟悉TTL和CMOS集成电路的特点及其使用方法；3、理解TTL和CMOS集成门参数的测试原理；4、掌握TTL和CMOS集成门参数和逻辑功能的测试方法。二、TTL与非门静态参数测试原理1、空载导通电源电流ICCL(或对应的空载导通功耗PON)ICCL是指输入端全部悬空（或输入端全部接高电平），与非门处于导通状态时，电源提供的电流。将空载导通电流ICCL乘以电源电压就得到

2、空载导通功率PON，即 PONICCL*VCC测试电路，如图1-1所示。测试条件：输入端悬空或接高电平，输出空载，VCC=5V。通常对74LS系列每个与非门要求小于3mW。注意：所测电流为芯片中所有与非门的总电流。2、空载截止电源电流ICCH(或对应的空载截止功耗POFF)ICCH是指与非门至少有一个输入端接低电平，输出端开路时电源提供的电流。空载截止功耗POFF为空载截止时电源电流ICCH与电源电压之积，即 POFFICCH*VCC测试电路如图12所示。注意，被测量芯片的所有门均要有一个输入端接地。测试条件：输入端接低电平（或接地），输出空载，VCC=5V。通常对74LS系列每个与非门要求小

3、于1mW。注意：所测电流为芯片中所有与非门的总电流。 mA 图1-1 ICCL测试电路 ICCL VCC mAVCC ICCH 图1-2ICCH测试电路3、低电平输入电流IIL与非门的低电平输入电流IIL是指被测输入端接低电平，其余输入端悬空或接VCC，输出端空载时，由被测输入端流出的电流值。因为门电路的输入电流通常就是前级门电路的负载电流，其大小直接影响前级电路驱动负载的个数，所以这一参数非常重要。必要时要对门的每个输入端进行测试。测试电路如图1-3所示。测试条件：被测输入端通过电流表接地，其余输入端悬空或接VCC，输出空载，VCC=5V。74LS系列低电平输入电流IIL典型值为0.4mA。

4、 mAVCC IiL 图1-3 IIL测试电路4、电压传输特性电压传输特性是指门电路输出电压Vo随输入电压Vi而变化的曲线。电压传输特性的测试电路如图1-4所示，调节Rw，使Vi从0v至5v变化，逐点测出Vo和Vi，填入表1-1中，再根据实测数据绘出电压传输特性曲线，从曲线上读出VOH(标准输出高电平)、VOL(标准输出低电平)、VIL(MAX)和VIH(MIN)。 VCC=5V RW 1K VO Vi 图1-4 电压传输特性测试表1-1VI(V)0.30.51.01.21.31.41.52.02.4VO(V)通常对74LS系列要求VOH>2.4V，VOL<0.4V，VIL(MAX

5、)>0.8V,VIH(MIN)<2V。5、扇出系数NO扇出系数NO是指输出端最多能带同类门的个数，它反映了与非门的最大负载能力。NOIOL（MAX）/IIL,其中IOL（MAX）为VOL<0.3V时允许灌入的最大负载电流，IIL为低电平输入电流。测试电路如图1-5所示。其电路所有输入端悬空，负载RL可用一固定电阻和一个1K电位器串接实现，串接固定电阻的目的主要是防止调整过程中电流过大而损坏器件。测试方法：按图1-5接好电路，调整RL值，使输出电压VOL=0.3V，测出此时的负载电流IOL（MAX），它就是允许灌入的最大负载电流，根据上面NO的公式即可算出扇出系数。一般，NO&

6、gt;8。 mA 图1-5 NO测试电路 VVCC=5V +-+-2701K三、CMOS与非门参数测试原理1、输出高电平VOH和输出低电平VOL一般CMOS门电路的供电电源可为318V（HCMOS的供电电源可为26V），因此CMOS门的高低电平和TTL门电路的高低电平（固定）不一样,它随供电电源而变。一般输出电平为：VOH0.9VDD,VOL=0.1VDD。测试电路如图1-6所示。 VDD V+-图1-6 VOL、VOH测试电路测试方法：（1）供电电源VDD取5V，将与非门的两个输入端并接，并将其与VDD连接，测量其输出电压，即为VOL。注意：为保证输出开路，测量用的电压表的内阻要足够大，最好

7、用数字电压表；（2）供电电源VDD取5V，将与非门的两个输入端并接，并将其与地连接，测量其输出电压，即为VOH；(3)供电电源VDD取3V，重复步骤（1）、（2）测量，并将测量结果填入表1-2中。3V电源可由5V通过电阻分压取得。 表1-2VDD(V)VOLVOH532、电压传输特性测试电路参考图1-4。测试方法与TTL与非门测试相同。3、CMOS门的静态功耗测试电路和方法及其它主要参数的测试与TTL与非门测试相同，所不同的是TTL与非门的多余端允许悬空，而CMOS门则不允许。另外、CMOS门是微功耗器件，其电流值要小得多，实验室给定的仪器难以测出。四、实验内容1、逻辑功能测试；2、TTL与非

8、门主要参数测试（ICCL、ICCH、IIL、电压传输特性及扇出系数NO）；3、CMOS与非门参数测试（输出高电平VOH和输出低电平VOL及电压传输特性）。五、实验预习要求1、 复习门电路的工作原理，了解与非门主要参数的定义及意义；2、 熟悉各测试电路，了解测试原理和测试方法；3、 熟悉74LS00和74HC00的引脚排列。六、实验报告1、记录、整理实验结果，并对结果进行分析；2、画出实测的电压传输特性曲线，确定VON、VOFF、VOL、VOH、VNL、VNH等参数值；3、将实测的CMOS与非门各参数及电压传输特性曲线与TTL与非门各参数及电压传输特性曲线进行比较分析。七、实验器材1、数字电路实

9、验台2、数字万用表3、器件 74HC00 四二输入与非门 1片 74LS00 四二输入与非门 1片 实验2 组合逻辑电路设计（一）一、 实验目的1、 掌握用基本逻辑门设计组合逻辑电路的方法；2、 熟悉各种逻辑门电路的应用及其应用电路功能的测试方法。二、用SSI设计组合电路的一般方法根据给出的实际逻辑问题，求出实现这一逻辑功能的最简逻辑电路。用SSI设计组合逻辑电路的一般步骤如图-1所示。逻辑抽象逻辑真值表逻辑函数式选定器件类型化简逻辑函数逻辑电路图图-1 用SSI设计组合电路的一般步骤用小规模集成门电路设计组合逻辑电路时，通常要先根据具体设计任务的要求列出逻辑真值表，将真值表转化为对应的逻辑函

10、数式，再根据所选器件的类型（如“与门”、“或门”、“非门”、“与非门”等），将函数式化简，最后根据化简的逻辑函数式，画出逻辑电路的连接图。至此，原理性设计基本完成。实际上，工程设计还必须考虑带载能力和抗干扰问题等，这些已超出了本实验要求范围，故不予以讨论。三、设计举例1.题目设计一个监视交通灯工作状态的逻辑电路。交通灯每组信号由红、黄、绿三盏灯组成。正常工作情况下，任何时刻必有一盏灯亮，而且只允许有一盏灯亮。若某一时刻无一盏灯亮或两盏以上同时点灯亮，则表示电路发生了故障。监视交通灯工作状态的逻辑电路的功能就是要求能检测出这一故障信号。2.设计步骤1）逻辑抽象。取红、黄、绿三盏灯的状态为输入变量

11、，分别用R、Y、G表示，并规定灯亮时为“1”，不亮时为“0”。取故障信号为输出变量，以F表示，并规定正常工作状态下F为“0”，发生故障时F为“1”。在作出以上规定后，根据题意可列出真值表如表-1所示。2）写出逻辑表达式。由真值表可求得： 表-1 真值表 R Y G F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1100101113）选定器件类型。用小规模数字集成逻辑门电路：74LS00、74LS20实现。4）化简逻辑函数。用卡诺图方法将函数化为最简“与-或”形式，并变换成“与非-与非”形式。R00 01 11 100111111YG 图-2 F

12、的卡诺图5）根据最简“与非-与非”表达式画出逻辑电路图，如图-3所示。111RYGF 图-3 逻辑电路图6）实验验证。前面几步完成了基本的逻辑设计任务，但是否正确、稳定可靠，需要进行静态测试，也就是按真值表改变输入变量，测量相应的输出值，验证其逻辑功能。动态测试已超出了本实验要求，故不再赘述。四、实验内容1、完成上述实验举例的实验验证。 2、设计一个三变量多数表决电路。如举重比赛有三个裁判，运动员试举是否成功的裁决，由每个裁判按下自己面前的按钮来决定。只有两个以上裁判裁定成功，表示“成功”的灯才亮。试用与非门设计并实现该组合逻辑电路。 3、试用与非门和三态门设计一个频率选择电路。频率选择电路的

13、框图如图4所示。图中虚线框内为三态门74LS126，其中数字为74LS126的引脚示意。各三态门控制端分别受2-4译码器输出B3、B2、B1、B0控制，各三态门的输入端分别接不同频率的输入信号，输出端均接在同一总线上。将总线接到示波器输入端。若译码器B0=1，TS0三态门选通，1KHz频率信号传送到总线上，而此时B3、B2、B1均为0，TS3、TS2、TS1三态门输出均为高阻态，所以示波器上只观察到1KHz频率信号，依次类推，总线实现了频率信号的选择。 设计要求：先用与非门设计2-4译码器，然后按图2-4连接，通过实验台上的逻辑电平改变译码器的输入A0和A1组合观察示波器的显示波形，并填入（如

14、1KHZ）自制的数据表中。2-4译码器示波器A0A110KHz100KHz500KHz1KHzB3B2B1B0 2 TS3 3 5 6 9 8 12 TS0 11 74LS126 1 4 10 13 图-4 频率选择电路框图五、选做实验1、设计一个四位原码/反码转换器电路。要求用异或门实现。2、设计一个全加器电路。要求用与非门实现。3、某工厂有三个车间A、B、C和一个自备电站，站内有两台发电机F1、F2。F1的额定输出功率为800KW，F2的额定输出功率为500KW。A车间单独生产时需要用电550KW，B车间单独生产需要用电350KW，C车间单独生产时需要用电200KW。试用与非门和反相器设计

15、一个控制电路控制电机的起停。要求只需启动一台电机时，不同时启动两台，只需启动功率小的电机时，不启动功率大的。六、预习要求及思考题1、 复习基本逻辑门电路及组合电路设计等相关内容；2、 仔细阅读设计举例及设计题目，着实弄懂其原理与要求；3、 根据题目要求实验前作好理论设计，即对要求设计的题目要列出真值表、写出逻辑表达式、画出逻辑图及芯片连接图等。七、实验报告要求1、 根据各题的题意，列出相应真值表，写出化简过程及电路实现的最简逻辑表达式和画出逻辑电路图。2、 将各测试结果填入自画的表格中。3、 分析、讨论得出相应结论。八、实验仪器与器材 1、仪器：数字实验台、三用表、双踪示波器。 2、器材：74

16、LS00（四-2输入与非门）、74LS20（二-4输入与非门）、74LS126（三态门）。74LS86（四-2输入异或门）、74LS04（反相器）。实验3 组合逻辑电路设计（二）一、实验目的1、熟悉各种常用MSI组合逻辑电路的功能与使用方法；2、掌握多片MSI组合逻辑电路的级联、功能扩展及综合应用技术；3、学会组装和调试各种MSI组合逻辑电路。二、MSI组合逻辑电路设计原则和步骤MSI组合逻辑电路的设计是以所用MSI个数最少、品种最少，同时MSI间的连线也最少作为最基本的原则，其设计步骤如下：1） 逻辑抽象，列出真值表；2） 写出逻辑函数表达式；3） 将逻辑函数化简或变换成MSI所需要形式的函

17、数式；4） 画出逻辑电路图。三、设计举例1、用一片8-3优先编码器74LS148组成8-3二进制输出的编码器，其输出为8421BCD码。表- 74LS148的功能表 输 入输 出STI0I1 I2 I3 I4 I5 I6 I7Y2Y1Y0YEX YS1000000000X X X X X X X X1 1 1 1 1 1 1 10 1 1 1 1 1 1 1X 0 1 1 1 1 1 1X X 0 1 1 1 1 1X X X 0 1 1 1 1X X X X 0 1 1 1X X X X X 0 1 1X X X X X X 0 1X X X X X X X 01 1 11 1 11 1 1

18、1 1 01 0 11 0 00 1 10 1 00 0 10 0 0 1 11 00 10 10 10 10 10 10 10 1优先编码器74LS148是8线输入3线输出的二进制编码器,其作用是将输入I0I78个状态分别编成8个二进制输出。其功能表如表2所示。由表可看出74LS148的输入为低电平有效。优先级别从I7至I0递降。另外它有输入使能ST'，输出使能YS和YEX。ST'=0允许编码，ST'=1禁止编码，输出Y2Y1Y0=111。YS主要用于多个编码器电路的级联控制，即YS总是接在优先级别低的相邻编码器的ST'端，当优先级别高的编码器允许编码，而无输

19、入申请时，YS=0，从而允许优先级别低的相邻编码器工作，反之若优先级别高的编码器有编码时，YS=1，禁止相邻级别低的编码器工作。YEX=0表示Y2Y1Y0是编码输出，YEX=1表示Y2Y1Y0不是编码输出，故YEX为输出标志位。由以上的分析可知，若要实现题目要求，使74LS148的输出为8421BCD码，只需在其3个输出端Y2、 Y1 和Y0后分别接入一个反相器即可，其电路图如图-所示。1K×8S0+5VS7STI7 I6 I5 I4 I3 I2 I1 I0 Y2 Y1 Y0 YEX YS 74LS148图- 8-3线编码器 111实验验证：将电路按图-连接好（注意图中各芯片要接入电

20、源和地线），图中74LS148的输入端接实验台上的逻辑电平开关，各反相器的输出接一发光二极管。然后按功能表的顺序拨动逻辑开关，将输出状态填入表中。最后分析结果看是否符合设计要求。 表- 74LS148的输出为8421BCD码的功能表 输 入 输出（理论）输出（实测）STI0I1 I2 I3 I4 I5 I6 I7Y2Y1Y0Y2Y1Y01000000000X X X X X X X X1 1 1 1 1 1 1 10 1 1 1 1 1 1 1X 0 1 1 1 1 1 1X X 0 1 1 1 1 1X X X 0 1 1 1 1X X X X 0 1 1 1X X X X X 0 1 1X

21、 X X X X X 0 1X X X X X X X 00 0 00 0 00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 12、用数据选择器产生逻辑函数Y=ABC+AC+ABC。数据选择器又称多路转换器或称夺路开关，其功能是从多个输入数据中选择一个送往唯一通道输出。根据数据输入个数不同可分为16选1、8选1、4选1等数据选择器。数据选择器除了进行数据选择外，还可以用来构成函数发生器。用数据选择器实现组合逻辑函数的步骤是，先将要实现的逻辑函数化为最小项之和的形式，然后将其与数据选择器的逻辑函数表达式进行比较，从而得出数据选择器的地址输入和数据输入的表达式，即可画

22、出逻辑电路。一般地说，对于三个变量的逻辑函数可用8选1数据选择器实现，也可用4选1数据选择器实现。就本例要求的逻辑函数，下面分别用两种方法来实现。1)用8选1数据选择器74LS151实现A0 Y WA1 74LS151 STA2 D0 D1 D2 D3 D4 D5 D6 D78选1数据选择器74LS151逻辑符号如图-所示，其中，D0D7 是8路数据输入端；A2、A1、A0是3位地址输入端，Y是被选中数据原码输出端，W是被选中的反码输出端，其功能表如表4所示。 图- 74LS151逻辑符号由74LS151的功能表可以写出，在ST'=0时，输出Y与输入地址码A2、A1、A0和输入数据D0

23、D7 的逻辑函数表达式为式中，Mi是由地址码A2A1A0构成的最小项，显然当Di=1时，其对应的最小项在表达式中出现；当Di=0时，对应的最小项在表达式中不出现。因此，只要将地址码A2A1A0作为函数的输入变量，而数据输入D0D7 作为控制信号，控制个最小项是否在输出表达式中出现，就可以实现组合逻辑函数产生器的功能。表- 74LS151功能表地 址使 能输 出A2 A1 A0STY WX X X0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 1 0 0 0 0 0 0 0 00 1D0 D0D1 D1D2 D2D3 D3D4 D4D5 D5D6 D6D7 D7

24、本例要实现的逻辑函数为 Y=ABC+AC+ABC。化为最小项之和的形式为Y=ABC+ABC+ABC+ABC=m0+m3+m5+m7。令式中A=A2，B=A1，C=A0，比较74LS151的逻辑表达式，便可得：数据输入式，D0=D3=D5=D7=1，D1=D2=D4=D6=0。按地址输入和数据输入式接入电路，以及将使能端接地，即可完成所要求的逻辑函数的产生。电路图如图-所示。A0 Y A1 74LS151 STA2 D0 D1 D2 D3 D4 D5 D6 D7CBA10图- 由74LS151构成的函数发生器2）用4选1数据选择器74HC153实现74HC153是双4选1数据选择器，它的逻辑表达

25、式为 Y=A1A0D3+A1A0D2+A1A0D1+A1A0D0要实现的函数为 Y=ABC+AC+ABC将上式稍加变换即可化成于4选1数据选择器的逻辑表达式完全对应的形式Y=（A C）B+（AC）1 +(A C)B将上式与4选1数据选择器的逻辑表达式比较可得A1=A，A0=C，D0=B，D1=B，D2=0，D3=1至此便可画出用4选1数据选择器实现Y=ABC+AC+ABC逻辑函数的电路图如图8所示。实验验证：分别按图-和图-接好实验电路，图中A、B、C接实验台上的逻辑电平，输出接发光二极管。然后按功能表5的顺序拨动开关，看输出结果，并按发光二极管亮为“1”不亮为“0”填入表中，最后分析结果是否

26、满足设计要求。 表- Y=ABC+AC+ABC的函数真值表A B CABCABCA CY（理论）Y(实测)0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 110000000000100000000010110010101四、实验内容1、完成以上实验举例的实验验证，将实验结果填入表中，并得出结论。A1 Y SA0 D0 D1 D2 D31ACBY图- 4选1数据选择器构成的函数发生器2、用3线-8县译码器74HC138和门电路设计一个能产生如下多输出逻辑函数的逻辑电路。Y1=ACY2=ABC+ABC+BCY3=BC+ABC五、选做实验1、用与非门74LS00和异或门

27、74LS86设计以可逆的4位码变换器。设计要求：在控制信号C=1时，它将8421码转换为格雷码，C=0时，它将格雷码转换为8421码；写出设计步骤，列出码变换关系真值表并画出逻辑电路图；安装电路并测试逻辑电路的功能（提示：实验的输出码用发光二极管指示）。 2、用优先编码器74LS148、4双向模拟开关74HC4066和6反相器74LS04，以及若干电阻电容设计一个频率可控振荡器。设计要求：该电路可通过改变编码器的输入改变输出频率。输出信号频率范围为100Hz20KHz,分7档；设计电路，计算参数，画出逻辑电路；安装电路并测试电路输出信号频率（提示：电路输出由示波器观察输出波形）。 设计提示：图

28、-给出了由74HC4066和反相器构成的非对称式多谐振荡器，其振荡频率f=0.45/(RC)。电容C的大小受74HC4066的三组开关的接通与断开控制，而74HC4066的三组开关又受优先编码器74LS148的编码输出控制，从而达到了频率可控的目的。fOUT74HC4066CRR8Y2 Y1 Y0来自编码器输出图- 非对称式多谐振荡器六、预习要求及思考题1、复习常用组合逻辑电路的原理及MSI组合电路设计等相关内容；2、仔细阅读设计举例及设计题目着实弄懂其原理与要求；3、根据题目要求实验前作好理论设计，即对要求设计的题目要列出真值表、写出逻辑表达式、画出逻辑图及芯片连接图等。七、实验报告要求1、

29、根据各题的题意，列出相应真值表，写出化简过程及电路实现的最简逻辑表达式和画出逻辑电路图。2、 将各测试结果填入自画的表格中。3、 分析、讨论得出相应结论。八、实验仪器与器材 1、仪器：数字实验台、三用表、双踪示波器。 2、器材：74LS00（四-2输入与非门）、74LS20（二-4输入与非门）、74LS86（四-2输入异或门）、74LS04（反相器）、74LS151、74LS153、74LS138、74LS148、74HC4066等。实验四 时序逻辑电路设计（一）一、实验目的1、熟悉集成触发器的逻辑功能；2、掌握小规模时序逻辑电路的设计方法；3、学会用状态转换表、状态转换图和时序图来描述时序逻

30、辑电路的逻辑功能；4、掌握小规模时序逻辑电路的安装和测试方法。二、SSI时序逻辑电路设计原则和步骤SSI时序逻辑电路的设计原则是：所用的触发器和逻辑门电路的数目应最少，而且触发器和逻辑门电路的输入端数目也应最少，并尽量采用同步时序电路。一般设计步骤可归纳如下：逻辑抽象。分析给定的逻辑问题，确定输入、输出变量以及电路的状态数；定义输入、输出逻辑状态的含义，并将电路状态顺序编号；按照题意列出状态转换图或状态转换表。至此，就能把给定的逻辑问题抽象为一个时序逻辑函数来描述。状态化简。由逻辑抽象出来的状态转换图，一般都不是最简的，故还需要进行状态化简。状态化简的目的就是要经状态图中的等价状态尽可能地合并

31、，以得出最简状态转换图。状态编码。时序逻辑电路的状态是用触发器状态的不同组合来表示的。因此，首先要确定触发器的数目n。因为n个触发器共有2n种状态，所以要获得M个状态组合，必须取每组触发器的状态组合都是一组二值代码，称状态编码。为便于记忆和识别，一般选用的状态编码都遵循一定的规律。选定触发器类型，并求出状态方程、驱动方程和输出方程。根据驱动方程和输出方程画出逻辑电路。检查设计的电路能否自启动。实验验证。三 、设计举例1、设计一个带进位输出端的六进制计数器。逻辑抽象，得出状态转换图S0S1S5S2S3S4/0/0/0/0/0/1Q2Q1Q0/CO图- 六进制计数器状态转换图取进位信号为输出变量C

32、O，同时规定由进位输出时CO=1，无进位输出时CO=0，六进制计数器应该有6个状态，分别用S0、S1、S2、S3、S4、S5表示，则可画出如图-所示的电路状态转换图。状态编码因无特殊要求，可取自然二进制（000101）对应表示S0S5的编码，于是便得已编码后的状态转换图如图-所示。000000011010100111000/0/0/0/0/0/1Q2Q1Q0/CO图- 已编码的六进制计数器状态转换图确定触发器的类型和个数因为状态数M=6，又根据式选取触发器个数的原则，故取触发器个数n=3；选取触发器类型为JK触发器（74LS112）。根据编码后的状态转换图画出电路的次态卡诺图，求出状态方程、驱

33、动方程和输出方程电路的次态卡诺图如图-所示。001/0 010/0 100/0 011/0101/0 000/1 XXX/X XXX/XQ20100 01 11 10Q1Q0Q2 Q1 Q0 /CO图- 六进制计数器的次态卡诺图画分解的次态卡诺图求状态方程：0 0 1 01 0 X XQ2Q1Q000 01 11 1001图- Q2的次态卡诺图Q2的次态卡诺图如图-所示由卡诺图化简得状态方程： Q2*=Q0Q2+Q1Q0Q2同理可得：Q1*=Q2Q0Q1 +Q0Q1 Q0*=Q0输出方程： CO=Q2Q0将所得状态方程与触发器的特性方程Q*=JQ+KQ比较可得输出方程： J2=Q1Q0K2=Q

34、0 J1=Q2Q0 K1=Q0 J0=1 K0=1根据驱动方程与输出方程画出六进制计数器的逻辑图(见图-)检查电路能否自启动将有效循环之外的2个状态110和111分别代入状态方程中计算,所得次态对应为111和000,最终能进入有效循环,故电路能自启动。图-是电路完整的状态转换图。1J 1CL1K 1Q1Q2J 2CL2K 2Q2Q3J 1CL3K 3Q3Q+5VCLKCO图- 六进制计数器逻辑图Q0Q1Q2/0000000011010100111000/0/0/0/0/1Q2Q1Q0/CO图- 六进制计数器完整状态转换图11100110实验验证按图-5接好电路，并在时钟端接入脉冲信号（如1KH

35、z方波），将计数输出Q2Q1Q0和进位输出分别接发光二极管指示，观察计数结果并与图-6状态转换图比较看是否正确。四、实验内容 1、验证双JK触发器74LS112的逻辑功能；2、完成以上实验举例的实验验证；3、用JK触发器设计一个7进制同步计数器。五、选做实验1、试用D触发器和门电路设计一个4位环形计数器，要求能自启动。2、试用D触发器和门电路设计一个序列脉冲检测器。当连续输入信号为110时，该时序输出为1，否则为0。六、预习要求及思考题1、复习有关触发器的工作原理及时序电路的设计方法等相关内容；2、仔细阅读设计举例及设计题目，着实弄懂其原理与要求；3、根据题目要求实验前作好理论设计，即对要求设

36、计的题目要列出真值表、写出逻辑表达式、画出逻辑图及芯片连接图等。七、实验报告要求1、根据各题的题意，列出相应真值表，写出化简过程及电路实现的最简逻辑表达式和画出逻辑电路图。2、将各测试结果填入自画的表格中。3、分析、讨论得出相应结论。八、实验仪器与器材1、仪器：数字实验台、三用表。2、器材：74LS20（二-4输入与非门）、74LS04（反相器）、74LS112（双JK触发器2片）、74LS74(双D触发器2片)等。实验五 时序逻辑电路设计（二）一、实验目的1、熟悉集成计数器的逻辑功能及其使用方法；2、掌握由集成计数器构成任意进制计数器的设计方法；3、熟悉译码驱动器和7段LED数码显示器的使用

37、方法，提高综合实验的技能。二、实验内容1、验证4位同步二进制加法计数器74LS161的逻辑功能；2、测试验证驱动共阳极数码管的BCD-七段译码器/驱动器7447的逻辑功能；2、用与非门和74LS161设计一个60进制计数器。三、实验要求与步骤1、4位同步二进制加法计数器74LS161的逻辑功能的验证。74LS161的逻辑电路图见教材P282图，引脚图见附录，其逻辑符号如图-所示。实验步骤如下：D0 D1 D2 D3CLKETEPQ0 Q1 Q2 Q3CLDRD74LS161图- 74LS161 的逻辑符号 在实验台上找到芯片74LS161，接通电源UCC=+5V和地线。将EP、ET、D0D3、

38、LD和RD分别接到电平开关上，以便输入高低电平。将CLK接到脉动开关上，Q0Q3和C接到发光二极管上，然后按以下测试步骤分别加入各种输入信号，观察发光二极管的变化情况，并将结果填入自制的功能表中。功能测试。置零功能测试：RD=0,分别拨动EP、ET、D0D3、LD和CLK的相应开关，观察Q0Q3所接发光二极管的变化情况，并将结果填入自制的功能表中。预置数功能测试：RD=1、LD=0、D0D3接入相应的数据，时钟信号CLK通过脉动开关加入，然后拨动EP、ET的相应开关，看其输出变化情况，并将结果填入自制的功能表中。保持功能测试：RD=1、LD=1，EP=0、ET=1或EP=1、ET=0 然后加时

39、钟或不加时钟，以及改变D0D3的输入数据，看其输出变化情况，并将结果填入自制的功能表中。计数功能测试：RD=1、LD=1、EP=1、ET=1，并加入时钟信号，即用手CLK脉动开关，看其输出变化情况，并将结果填入自制的功能表中。2、译码器/驱动器7447的功能测试。译码器/驱动器7447的逻辑功能和7448相似，不同的就在于7448是用来驱动共阴极数码管的，而7447是用来驱动共阳极数码管的，所以7447输出为低电平有效。7447的逻辑电路可参考教材P184图BCD-七段显示译码器7448的逻辑图，引脚图见附录，其逻辑符号如图-所示。实验步骤如下：图- 7448的逻辑符号LT RBIBI/RBO

40、 7447A0 A1 A2 A3Ya Yb Yc Yd Ye Yf Yg 在实验台上找到芯片7447，接通电源UCC=+5V和地线。将A0、A1 、A2 、A3分别接到电平S0、S1、S2、S3开关上，以便输入高低电平信号。将Ya 、Yb 、Yc 、Yd 、Ye 、Yf 、Yg接七段数码管的对应引脚。将LT接到电平开关S上，将BI接到电平开关R上。 功能测试。试灯输入测试：将LT 置成低电平时，不论A0、A1 、A2 、A3输入状态如何，显示器应显示“8”字。将结果填入自制7447功能表的相应栏中。灭灯输入测试：在不试灯（即LT'=1）时，将灭灯输入BI置成低电平（即灭灯输入有效），无

41、论A0、A1 、A2 、A3输入状态如何，显示器应全灭。将结果填入自制7447功能表的相应栏中。灭零功能测试：将LT'置成1，RBI置成0，BI接发光二极管，A0 A1 A2A3=0000，显示器应全灭。将结果填入自制7447功能表的相应栏中。计数输入测试：当LT'=1、BI'=1时，由A0、A1 、A2 、A3四个置数开关送入二进制码，记下显示器的对应字形填入自制7447功能表的相应栏中。表- 7447测试功能表功能或十进制数 输 入 BI/RBO输出显示字形LTRBIA0A1A2A3试灯LXX X X XH8灭灯HXX X X XL（输入）不显示灭零HL0 0 0

42、0L（输出）不显示0HH0 0 0 0H（输出）显示“0”1HH0 0 0 1H显示“1”2HH0 0 1 0H3456789153、用与非门和74LS161设计一个60进制计数器，并在数码管上显示出来。要求写出60进制计数器地详细设计过程，逻辑图在60进制计数器的基础上加进译码显示电路，并通过实验验证。计数器的时钟信号可加1KHz左右的方波信号。四、预习要求及思考题1、复习显示译码、集成计数器的工作原理及用集成计数器设计任意进制计数器的原理和方法等相关内容；2、仔细阅读实验题目要求和步骤，着实弄懂其原理，真正做到实验时胸中有数；3、对于设计部分，实验前作好理论设计，即对要求设计的题目要列出真

43、值表、写出逻辑表达式、画出逻辑图及芯片连接图等。五、实验报告要求1、根据各题的题意，列出相应功能表或真值表，对于功能验证的部分要写出测试条件和测试步骤；对于设计部分，要写出详细地设计过程。2、将各测试结果填入自画的表格中。3、写出实验总结，主要是电路调试及故障排除方面的经验和教训。六、实验仪器与器材1、仪器：数字实验台、三用表。2、器材：74LS20（二-4输入与非门）、74LS04（反相器）、7447译码驱动器2片和七段数码管2片等。实验六 555定时器及其应用一、实验目的1、了解555定时器的结构和工作原理；2、学习用555定时器组成几种常用的应用电路；3、掌握几种常用应用电路的相关参数的

44、计算和测量方法。二、实验原理1、555定时器引脚排列如图6-1所示，各引脚功能如下：1脚（GND）接地端2脚（TR'）触发输入端，低电平有效3脚（OUT）输出端4脚（R）复位端（不用时接VCC）5脚（CO）电压控制端，不用时常在此脚与地之间接一0.01F补偿电容 555定时器1 2 3 4GND TR OUT R图6-1 555引脚VCC DIS TH CO8 7 6 56脚（TH）阈值端，高电平触发7脚（DIS）放电端8脚（VCC）电源端2、555定时器的功能复位：R'=0时，电路复位，输出为0；高触发电平：在2脚TR的电压大于1/3VCC的前提下，当阈值端TH2/3VCC时

45、，内部放电管导通，输出OUT为0；低触发电平：在6脚TH的电压小于2/3VCC的前提下，当TR（2脚）电压小于1/3VCC时，内部放电管截止，输出OUT为1；状态维持原状：在6脚TH的电压小于2/3VCC，又2脚TR的电压大于1/3VCC时，电路状态维持原状。555定时器的几种功能状态用表描述如表6-1所示。表6-1 555定时器的功能状态表TR（2脚）TH(6脚)R'（脚）DIS（7脚）OUT(3脚)XX0导通01/3VCC2/3VCC1导通01/3VCC2/3VCC 1不变不变1/3VCC2/3VCC 1截止11/3VCC2/3VCC1*不允许此种输入组合3、由555定时器构成多谐

46、振荡器多谐振荡器电路由555定时器构成多谐振荡器的电路如图6-2所示。8 47621 530.01mFCR1R2VOVCC图6-2 多谐振荡器振荡频率占空比：振荡波形振荡波形如图6-3所示。T1 T2T0uO0VCC图6-3 多谐振荡器波形图uctt8 47621 530.01mFCRVOVCC图6-4 单稳态触发器Vi4、由555定时器构成单稳态触发器单稳态触发器电路由555定时器构成单稳态触发器如图6-4所示。图中R、C为定时元件，Vi为触发输入电压，没有触发时应为高电平。输出脉冲宽度：TW1.1RC单稳态触发器工作波形单稳态触发器工作波形如图6-5所示。Vi2/3VCC0VC0VO0TWttt 图6-5 单稳态触发器波形图必须注意：该电路只适应输入为窄负脉冲的情况，当输入负脉冲宽度接近或宽于TW时，需在触发输入端加微分电路，将触发信号变成窄负脉冲。另外触发频率也必须小于f=1/TW。如在图6-4的2端和1端加入图6-6所示输