电子技术ch10组合逻辑电路—80学时2013修改版

1、（3-1）第第2章章 组合逻辑电路组合逻辑电路 2.1 概述概述 2.2 组合逻辑电路分析组合逻辑电路分析 2.3 利用小规模集成电路设计组合电路利用小规模集成电路设计组合电路 2.4 几种常用的中规模组件几种常用的中规模组件 2.5 利用中规模组件设计组合电路利用中规模组件设计组合电路（3-2） 2.1 概述概述逻辑电路逻辑电路组合逻辑电路组合逻辑电路时序逻辑电路时序逻辑电路现时的输出仅取现时的输出仅取决于现时的输入决于现时的输入除与现时输入有除与现时输入有关外还与原状态关外还与原状态有关有关（3-3） 2.2 组合逻辑电路分析组合逻辑电路分析 1、由给定的逻辑图写出逻辑关系表达、由给定的逻

2、辑图写出逻辑关系表达式。式。分析步骤：分析步骤：2、用逻辑代数或卡诺图对逻辑代数进、用逻辑代数或卡诺图对逻辑代数进行化简。行化简。3、列出输入输出状态表并得出结论。、列出输入输出状态表并得出结论。已知电路已知电路 结构结构求输入输出之求输入输出之间的逻辑关系间的逻辑关系（3-4）例：分析下图的逻辑功能。例：分析下图的逻辑功能。 &ABFABABBA BABA BABAF BABABABA 11（3-5）ABF001010100111真值表真值表相同为相同为“1”不同为不同为“0”同或门同或门=1BAF （3-6）例：分析下图的逻辑功能。例：分析下图的逻辑功能。 &ABFBA A

3、BA BBA BBAABAF BBAABA BBAABA ）（）（BABA （3-7）ABF000011101110真值表真值表相同为相同为“0”不同为不同为“1”异或门异或门=1BAF （3-8）例：分析下图的逻辑功能。例：分析下图的逻辑功能。 &2&3&4AMB1F=101被封锁被封锁11（3-9）&2&3&4AMB1F=010被封锁被封锁1选通电路选通电路（3-10） 2.3 组合逻辑电路设计组合逻辑电路设计已知任务（逻辑）要求已知任务（逻辑）要求求最简单的逻辑电路求最简单的逻辑电路1、逻辑抽象：分析实际问题的逻辑含义，确定输入、逻辑抽象：

4、分析实际问题的逻辑含义，确定输入和输出变量，列出和输出变量，列出真值表真值表。分析步骤：分析步骤：2、化简：用逻辑代数或卡诺图对、化简：用逻辑代数或卡诺图对逻辑代数逻辑代数进行化简。进行化简。3、变换、变换: 选择逻辑器件，写出对应的逻辑函数表达式。选择逻辑器件，写出对应的逻辑函数表达式。、实现：根据逻辑函数表达式和选择逻辑器件画出电、实现：根据逻辑函数表达式和选择逻辑器件画出电路图。路图。（3-11）例：设计三人表决电路（例：设计三人表决电路（A、B、C）。每人一个按）。每人一个按键，如果同意则按下，不同意则不按。结果用指示键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯

5、亮，否则不亮。灯表示，多数同意时指示灯亮，否则不亮。1、逻辑抽象：、逻辑抽象：首先指明逻辑符号取首先指明逻辑符号取“0”、“1”的含义的含义。三个按键三个按键A、B、C按下时为按下时为“1”，不按时为，不按时为“0”。输出是。输出是F，多数赞成时是多数赞成时是“1”，否则是，否则是“0”。根据题意列出逻辑状态表根据题意列出逻辑状态表。ABCF00000010010001111000101111011111逻辑状态表逻辑状态表（3-12）ABCF00000010010001111000101111011111逻辑状态表逻辑状态表2、逻辑函数式化简：、逻辑函数式化简：CABCABABCCABCBA

6、BCAF（3-13）3、实现：、实现：根据逻辑表达式画出逻辑图。根据逻辑表达式画出逻辑图。CABCABF & 1&AB BCF（3-14）CABCAB CABCAB &ABCFCABCABF 若用与非门实现若用与非门实现变换变换:实现：实现：（3-15）例：例：保险柜的三层门上各装有一个开关，当门打开时，保险柜的三层门上各装有一个开关，当门打开时，开关闭合，要求实现：当任何两层门打开时，报警灯亮。开关闭合，要求实现：当任何两层门打开时，报警灯亮。试设计用与非门电路试设计用与非门电路(SSI) 实现此功能。实现此功能。1、真值表、真值表A B CY0 0 00 0 10

7、1 00 1 11 0 01 0 1 1 1 01 1 110000111ABACBCABCBABCAABCCABCBABCAY2、化简、化简3、变换、变换ABACBCABACBCABACBCY、实现、实现&ABCF（3-16）人们为解决实践上遇到的各种逻辑问题，设计人们为解决实践上遇到的各种逻辑问题，设计了许多逻辑电路。然而，我们发现，其中有些逻辑了许多逻辑电路。然而，我们发现，其中有些逻辑电路经常、大量出现在各种数字系统当中。为了方电路经常、大量出现在各种数字系统当中。为了方便使用，各厂家已经把这些逻辑电路制造成中规模便使用，各厂家已经把这些逻辑电路制造成中规模集成的组合逻辑电路产

8、品。集成的组合逻辑电路产品。比较常用的有比较常用的有加法器、加法器、编码器、译码器、数据编码器、译码器、数据选择器选择器和和数值比较器数值比较器等等。下面分别进行介绍。等等。下面分别进行介绍。 2.4 几种常用的中规模组合逻辑组件几种常用的中规模组合逻辑组件（3-17）、加法器（黑版设计）、加法器（黑版设计）(1)一位一位半加器半加器:ABSCO加数加数被加数被加数和和进位进位本位向高位的本位向高位的不考虑低位进位不考虑低位进位将两个一位将两个一位二进制数二进制数A A和和B B相加。相加。BABABAS ABCO 半加器真值表半加器真值表 =1 & A B S C O半加器电路图半加

9、器电路图 （3-18）18CIBA CIBACIBA CIABBACIBABA ABCICIBACIBACIBAS )()()(）（CIBAAB BCIACIAB ABCICIBABCIACIABCO)( 需考虑低位进位需考虑低位进位将两个一位二进制数将两个一位二进制数A A和和B B相加。相加。全加器真值表全加器真值表全加和全加和向高位的进位向高位的进位(2)全加器全加器:（3-19）(2)全加器全加器:ABSCOCI加数加数被加数被加数和和进位进位本位向高位的本位向高位的低位向本位的低位向本位的进位进位CIBASABCIBACO（3-20）常用芯片：（常用芯片：（实验用芯片实验用芯片）2Y

10、2B2A1Y1A1B0C3B3A3Y4A4B4Y4CccUGND74LS28311698例如：例如：10010123AAAAA10000123BBBBB,2CICO2A2B2S1CICO1A1B1S0CICO0A0B0S3CICO3A3B3S3C0000011101233SSSSCSCIBASABCIBACO00000001110001（3-21） 、编码器、编码器 1 1）、编码）、编码 生活中常用十进制数及文字、符号等表示事物。数字电路生活中常用十进制数及文字、符号等表示事物。数字电路只能以二进制信号工作。因此，在数字电路中，需要用二进只能以二进制信号工作。因此，在数字电路中，需要用二进制

11、代码表示某个事物或特定对象，这一过程称为制代码表示某个事物或特定对象，这一过程称为编码编码。 2 2）、编码器：实现编码操作的逻辑电路。）、编码器：实现编码操作的逻辑电路。 使用编码技术可以大大减少数字电路系统中信号传输使用编码技术可以大大减少数字电路系统中信号传输线的条数，同时便于信号的接收和处理。线的条数，同时便于信号的接收和处理。例如：一个由例如：一个由8 8个开关组成的键盘，个开关组成的键盘， 直接接入：需要直接接入：需要8 8条条信号传输线；信号传输线； 编码器：只需要编码器：只需要3 3条条数据线。数据线。（每组输入状态对应一（每组输入状态对应一组组3 3位二进制代码）位二进制代码

12、）（3-22）对对M个信号编码时，应如何确定位数个信号编码时，应如何确定位数N？ N位二进制代码可以表示多少个信号？位二进制代码可以表示多少个信号？编码原则：编码原则：N位二进制代码可以表示位二进制代码可以表示2N个信号，个信号，则对则对M个信号编码时，应由个信号编码时，应由2N M来确定位数来确定位数N。例：对例：对101键盘编码时，采用了键盘编码时，采用了7位二进制位二进制代码代码ASC码。码。27128101。（3-23）n个二进制代码（个二进制代码（n位二进制数）有位二进制数）有2n种不种不同的组合，可以表示同的组合，可以表示N=2n个信号。个信号。编码器编码器N=2n个信号个信号n位

13、二进制数位二进制数目前经常使用的编码器有目前经常使用的编码器有普通编码器和优先编码器两种。普通编码器和优先编码器两种。 （3-24）24定义：任何时刻只允许输入一个有效编码请求信定义：任何时刻只允许输入一个有效编码请求信号，否则输出将发生混乱。号，否则输出将发生混乱。 举例：以一个三位二进制普通编码器为例，说举例：以一个三位二进制普通编码器为例，说明普通编码器的工作原理。明普通编码器的工作原理。 普通编码器的方框图普通编码器的方框图输入：八个信号（对象）输入：八个信号（对象）I0I7 （二值量）（二值量）八个病房呼叫请求八个病房呼叫请求输出：三位二进制代码输出：三位二进制代码Y2Y1Y0称八线

14、称八线三线编码器三线编码器对病房编码对病房编码（3-25）25 I0 I1 I2 I3 I4 I5 I6 I7Y2Y1Y0 编码器输入输出的对应关系编码器输入输出的对应关系设输入信号为设输入信号为1 1表示对该输入进行编码。表示对该输入进行编码。任何时刻只允许输任何时刻只允许输入一个编码请求入一个编码请求表达式、电路图？表达式、电路图？其它输入取值组合不允许出现，为无关项。其它输入取值组合不允许出现，为无关项。（3-26）263 3位二进制编码器的真值表位二进制编码器的真值表逻辑表达式：逻辑表达式：76542IIIIY76321IIIIY75310IIIIY 1 1 1Y2Y1Y0I1I2I3

15、I4I5I6I7（3-27）例：用与非门组成例：用与非门组成三位二进制编码器三位二进制编码器-八线八线-三线编码器三线编码器设八个输入端为设八个输入端为I1 I8，八种状态，与之对，八种状态，与之对应的输出设为应的输出设为F1、F2、F3，共三位二进制数。，共三位二进制数。设计编码器的过程与设计一般的组合逻辑设计编码器的过程与设计一般的组合逻辑电路相同，首先要列出状态表，然后写出逻电路相同，首先要列出状态表，然后写出逻辑表达式并进行化简，最后画出逻辑图辑表达式并进行化简，最后画出逻辑图。（3-28）I1I2I3I4I5I6I7I8F3F2F101111111000101111110011101

16、11110101110111101111110111100111110111011111110111011111110111真值表真值表86421IIIIF 8642IIII 87432IIIIF 87653IIIIF （3-29）I1I2I3I4I5I6I7I8&F3F2F18-3译码器逻辑图译码器逻辑图（3-30） 二二-十进制编码器十进制编码器将十个状态（对应于十进制的十个代码）将十个状态（对应于十进制的十个代码）编制成编制成BCD码。码。十个输入十个输入需要几位输出？需要几位输出？四位四位输入：输入：I0 I9。输出：输出：F4 F1列出状态表如下：列出状态表如下：（3-31）

17、0 输入F3F2F1F0I00000I10001I20010I30011I40100I50101I60110I70111I81000I91001状态表状态表（3-32）0 输入F3F2F1F0I00000I10001I20010I30011I40100I50101I60110I70111I81000I9100198983IIIIF 76542IIIIF 76321IIIIF 975310IIIIIF 逻辑图略逻辑图略 在优先编码器中，允许同时输入两个以上在优先编码器中，允许同时输入两个以上的有效编码请求信号。的有效编码请求信号。当几个输入信号同时出现时，只对其中优当几个输入信号同时出现时，只对

18、其中优先权最高的一个进行编码。先权最高的一个进行编码。优先级别的高低优先级别的高低由设计者根据输入信号的由设计者根据输入信号的轻重缓急情况而定。如根据病情而设定优先权。轻重缓急情况而定。如根据病情而设定优先权。（3-34）设设I I7 7的优先级别最高，的优先级别最高，I I6 6次之，依此类推，次之，依此类推，I I0 0最低。最低。3 3位二进制优先编码器的真值表位二进制优先编码器的真值表（3-35）12463465671234567345675677024534567234567345676771456745675676772IIIIIIIIIIIIIIIIIIIIIIIIIIYIIII

19、IIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIY逻逻辑辑表表达达式式（3-36）74LS148优先编码器优先编码器在允许多个输入信号同时有效，只对在允许多个输入信号同时有效，只对优先级别最高者编码的编码器。优先级别最高者编码的编码器。常用的常用的MSI: 74LS148(8/3线线)74LS148 （实验用实验用芯片芯片）功能见）功能见0123456 7YSA B C74LS148SS使能（允许）输入端，低电平有效。使能（允许）输入端，低电平有效。YS、 YES 使能优先标志输出端，主要用来级联和扩展。使能优先标志输出端，主要用来级联和扩展。YES（3-37）表表 74LS

20、148电路的功能表电路的功能表八线八线三线优先编码器三线优先编码器74LS148 74LS14874LS148的逻辑功能描述：的逻辑功能描述： (1) (1) 编码输入端：逻辑符号输入端编码输入端：逻辑符号输入端 上上面均有面均有“”号，这表示编码号，这表示编码输入低电平有效输入低电平有效。I I0 0I7低电平低电平有效有效允许编码，允许编码，但无有效但无有效编码请求编码请求优先权优先权最高最高（3-39）39(2) (2) 编码输出端编码输出端 ：从功能表可以：从功能表可以看出，看出，74LS14874LS148编码器的编码编码器的编码输出是反码输出是反码。Y Y2 2、Y Y1 1、Y

21、Y0 0 （3-40）40 （3 3） 选通输入端：只有在选通输入端：只有在 = 0= 0时，编码器才处于时，编码器才处于工作状态工作状态；而在；而在 = 1= 1时，编码器处于时，编码器处于禁止状态禁止状态，所有，所有输出端均被封锁为高电平。输出端均被封锁为高电平。S SS S禁止禁止状态状态工作工作状态状态（3-41）41允许编码，允许编码，但无有效但无有效编码请求编码请求正在优先正在优先编码编码（4 4）选通输出端）选通输出端YS和扩展输出端和扩展输出端YEX：为扩：为扩展编码器功能而设置。展编码器功能而设置。（3-42）42图图3-5 74LS1483-5 74LS148的逻辑符号的逻

22、辑符号 以上通过对以上通过对74LS148编码器逻辑功能的分析，编码器逻辑功能的分析，介绍了通过介绍了通过MSI器件器件逻辑功能表了解集成器件功能逻辑功能表了解集成器件功能的方法。的方法。要求初步具备要求初步具备查阅器件手册查阅器件手册的能力。不要求背的能力。不要求背74LS148的功能表。的功能表。（3-43）3 译码器译码器译码是编码的逆过程，即将某二进制翻译码是编码的逆过程，即将某二进制翻译成电路的某种状态。译成电路的某种状态。（1）二进制译码器）二进制译码器将将n种输入的组合译成种输入的组合译成2n种电路状态。种电路状态。也叫也叫n-2n线译码器。线译码器。译码器译码器一组一组(n)二

23、进二进制代码制代码一组一组(N)高低高低电平信号电平信号（3-44）&1Y0Y2Y3YA1A0E(1) 2-4线译码器线译码器74LS139的内部线路的内部线路输入输入控制端控制端输出输出11111（3-45）74LS139的功能表的功能表A1A01XX11110000111001101101011010111110E0Y1Y2Y3Y“”表示低电平有效。表示低电平有效。（3-46）S1S10A11A10Y11Y12Y13Y10A11A10Y11Y12Y13Y1S20A21A20Y21Y22Y23Y2ccUGND3Y22Y21Y20Y21A20A2S274LS139管脚图管脚图一片一片1

24、39内含两个内含两个2-4译码器译码器注：注：SE （3-47）例：利用线译码器分时将采样数据送入计算机。例：利用线译码器分时将采样数据送入计算机。0Y1Y2Y3Y0A1AS2-4线译线译码器码器ABCD三态门三态门三态门三态门三态门三态门三态门三态门AEBECEDE总线总线（3-48）000全为全为1工作原理工作原理：（以：（以A0A1=00为例）为例）数据数据0Y1Y2Y3Y0A1AS2-4线译线译码器码器ABCD三态门三态门三态门三态门三态门三态门三态门三态门AEBECEDE总线总线脱离总线脱离总线（3-49）0Y2Y2A1A0A1EAE24Y5Y6Y7YBE21Y3Y74LS1383-

25、8线译码器逻辑符号线译码器逻辑符号74LS138 （实验用芯片实验用芯片）的功能表见）的功能表见 P235 or229 表表8-10（3-50）74LS13874LS138的功能表的功能表译中为译中为0 0高电平高电平有效有效低电平低电平有效有效禁止禁止译码译码译译码码工工作作（3-51）74LS13874LS138的逻辑符号的逻辑符号低电平有低电平有效输出效输出三位二进三位二进制代码制代码使能端使能端5274LS13874LS138的逻辑功能的逻辑功能 三个译码输入端（又称地址输入端）三个译码输入端（又称地址输入端）A2A2、A1A1、A0A0，八个译码输出端，八个译码输出端 ，以及三个控制

26、端（又，以及三个控制端（又称使能端）称使能端） 译码器控制输入端，当译码器控制输入端，当 =1=1、 + = 0+ = 0时，时，G GS S输出为高电平，译码器处于工作状态。否则，译输出为高电平，译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平。码器被禁止，所有的输出端被封锁在高电平。S1S2S3Y0Y7S1S2S3S1S2S3（3-53）2A1A0A1EAE24Y5Y6Y7YBE21Y3Y74LS1383-8线译码器逻辑符号线译码器逻辑符号0Y2Y74LS138的引脚图的引脚图由式可以看由式可以看出，输出是出，输出是这三个变量这三个变量的全部最小的全部最小项的译码输项的译

27、码输出，所以也出，所以也把这种译码把这种译码器叫做最小器叫做最小项译码器。项译码器。（3-54）765317653176531mmmmm)7 , 6 , 5 , 3 , 1 (),(YYYYYmmmmmmCBAF因为：因为：例例 试用试用74LS13874LS138译码器实现逻辑函数：译码器实现逻辑函数：)7 , 6 , 5 , 3 , 1 (),(mCBAF（3-55）译码器实现逻辑函数的应用：译码器实现逻辑函数的应用：例：用中规模例：用中规模MSI(74LS138)实现以下逻辑函数实现以下逻辑函数)7 , 4 , 0(1mFCBABF27407401mmmmmmF（3-56）例：下图是译码

28、器例：下图是译码器74LS138构成的电路。（构成的电路。（12分）分） 1. 写出写出F1和和F2的表达式；的表达式； 2. 列出真值表；列出真值表； 3. 改用最少与非改用最少与非-与非门电路与非门电路 实现电路的功能。实现电路的功能。 ABCCBACBACBAF1ABBCACABCCABCBABCAF2 （3-57）例：例：保险柜的三层门上各装有一个开关，当门打开时，保险柜的三层门上各装有一个开关，当门打开时，开关闭合，要求实现：当任何两层门打开时，报警灯亮。开关闭合，要求实现：当任何两层门打开时，报警灯亮。试设计用与非门电路试设计用与非门电路(SSI) 和和74LS138(MSI)实现

29、此功能。实现此功能。1、真值表、真值表A B CY0 0 00 0 10 1 00 1 11 0 01 0 1 1 1 01 1 110000111ABACBCABCBABCAABCCABCBABCAY2、化简、化简3、变换、变换ABACBCABACBCABACBCY、实现、实现（3-58）、与非门电路与非门电路实现实现&ABCF74LS138实现实现ABACBCY76537653mmmmmmmmABCCABCBABCAY（3-59）（2 ） 二二-十十译码器译码器 二二十进制译码器的逻辑功能是将输入的十进制译码器的逻辑功能是将输入的BCD码译成十个输出信号。码译成十个输出信号。二二十

30、进制十进制译码器译码器74LS4274LS42的逻辑符号的逻辑符号（3-60）二二- -十进制十进制译码器译码器74LS4274LS42的功能表的功能表译中译中为为0拒绝拒绝伪码伪码（3-61）（3）显示译码器）显示译码器二二-十进十进制编码制编码显示译显示译码器码器显示显示器件器件在数字系统中，常常需要将运算结果用在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到人们习惯的十进制显示出来，这就要用到显示译码器显示译码器。（3-62）显示器件显示器件： 常用的是常用的是七段显示器件七段显示器件abcdefg（3-63）（1 1）显示器件）显示器件发光二极管数码管（发光二极管

31、数码管（LEDLED数码管）数码管）优点：亮度高，响应时间短；优点：亮度高，响应时间短；缺点：工作电流大。缺点：工作电流大。 a b c d e f g h a b c d a f b e f g h g e c d (a) 外形图 (b) 共阴极 (c) 共阳极 +VCC a b c d e f g h COMCOM（3-64）显示器件显示器件： 常用的是常用的是七段显示器件七段显示器件abcdfga b c d e f g1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 1e（3-65）显示译码器显示译码器：11474LS49BCBIDAeabcdfgUccGND

32、74LS49的的管脚图管脚图消隐控制端消隐控制端驱动各种显示器件，从而将用二进制代码表示的驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号等翻译成人们习惯的形式，并数字、文字、符号等翻译成人们习惯的形式，并直观直观地显示出来的电路，称为显示译码器。地显示出来的电路，称为显示译码器。（3-66）74LS4974LS49的逻辑符号的逻辑符号 七段显示译码器七段显示译码器灭灯灭灯控制控制端端8421BCD码码七段七段代码代码 七段显示器译码器把输入的七段显示器译码器把输入的BCD码，翻译成码，翻译成驱动七段驱动七段LED数码管各对应段所需的电平。数码管各对应段所需的电平。74LS49是一种

33、七段显示译码器。是一种七段显示译码器。（3-67）74LS49的功能表的功能表8421BCD码码禁止码禁止码灭灯状态灭灯状态（3-68）功能表（简表）功能表（简表）输输 入入输输 出出显显 示示D ABIa g10XXXX0000000消隐消隐8421码码译码译码显示字型显示字型P239or233表表812为共阴级的为共阴级的BCD码七段码七段显示译码器显示译码器（3-69）74LS49与七段显与七段显示器件的连接示器件的连接：bfac d egbfac d egBID C B A+5V+5V74LS49是集是集电极开路，必电极开路，必须接上拉电阻须接上拉电阻共阴级的共阴级的BCD码七段码七段

34、显示译码器显示译码器（3-70）、数据选择器、数据选择器从一组数据中选择一路信号进行传输的电从一组数据中选择一路信号进行传输的电路，称为路，称为数据选择器数据选择器。A0A1D3D2D1D0W控制信号控制信号输入信号输入信号输出信号输出信号数据选择数据选择器类似一器类似一个多投开个多投开关。选择关。选择哪一路信哪一路信号由相应号由相应的一组控的一组控制信号控制信号控制。制。（3-71）从从n个数据中选择一路传输，称为个数据中选择一路传输，称为一位一位数据选择器数据选择器。从。从m组数据中各选择一路传输，组数据中各选择一路传输，称为称为m位数据选择器。位数据选择器。W3X3Y3W3X2Y2W3X

35、1Y1W3X0Y0A控制信号控制信号四二选一选择器四二选一选择器（3-72）72S0000A1 A0Y0 0D00 1D11 0D21 1D31 0S S功能表功能表S S：选通控制端。：选通控制端。 S=0S=0时，数据选择器工作；时，数据选择器工作；S=1S=1时，时，Y=0Y=0输出无效。输出无效。SAADAADAADAADY )()()()(013012011010四选一集成数据选择器四选一集成数据选择器74LS153（3-73）例：试写出图所示电路输出例：试写出图所示电路输出Y Y 的逻辑函数表达式，并化简。的逻辑函数表达式，并化简。74LS153为四选一数据选择器为四选一数据选择器

36、CABCBCABAYSABCBCABACBASABCBCABACBASAADAADAADAADY 1 )()()()(013012011010（3-74）八选一集成数据选择器八选一集成数据选择器74LS151（实验用芯片实验用芯片）输输入入输输出出A2A1A0Y 1010001110D0D7E功能表功能表Y0D7D （3-75）用两片用两片74LS151构成十六选一数据选择器构成十六选一数据选择器D0D7EA0A1A2YD0D7EA0A1A2Y&A0A1A2A3D8D15 D0D7 =0D0 D7=1D0 D71（3-76）用两片用两片74LS151构成十六选一数据选择器构成十六选一数

37、据选择器D0D7EA0A1A2YD0D7EA0A1A2Y&A0A2A2A3D8D15 D0D7 =1D8 D15=1D8 D15（3-77）（1）用数据选择器设计逻辑电路）用数据选择器设计逻辑电路输输 入入输输 出出A1A0W 10000D0010D1100D2110D3E四选一选择器功能表四选一选择器功能表)AA(D)AA(D)AA(D)AA(DW013120100101 时：时：0E 类似三变量函数的表达式！类似三变量函数的表达式！（3-78）例：试用例：试用4 4选选1 1数据选择器数据选择器74LS15374LS153实现如下逻辑函数的组实现如下逻辑函数的组合逻辑电路。合逻辑电路。ABAY 33221100321mDmDmDmD mmm ABBABAABAY 解：逻辑函数变形为最小项之和形式解：逻辑函数变形为最小项之和形式比较可得：比较可得：D D0 0=0=0，D D1 1=1=1，D D2 2=1=1，D D3 3=1=1 0 1 1 1 A B 0 Y 74LS153 D0 D1 D2 D3 A1 A0 S Y 21 （3-79）例：例：利用四选一选择器实现