LXI接口电路的硬件设计

1、LXI接口电路的硬件设计要使嵌入式系统接入以太网必须解决两个方而的问题4其嚅耍考虑硬件网络接口*其一篇薑由软件提供相应的通讯协议.本章上要研究基于ARM的嵌入式系统硬件結构*在分析ARM处理器核心模块LPC2210的基础上'设计提出网络接口设计方案o同时简单介绍T部分LXI接口电路的设汁*4dLXI接口为控制器的选择LPC2210険块足整个LXI接口实现系统的核心+数据的处理需耍通过LPC2210微处理器处理，尤其是协议软件都是MHLPC2210运行的；他模块的运行也骼要LPC2210进行控制，从而使整个系统协调一致地工作.LPC2210是采用ARM7TDM内核的ARM繼控制器倔.它具

2、有非常小的尺寸和极低的功耗；芯片内部具有16KB的SRAM,可用作代码和数据的存储】具备外部存储器接口，通过外部存畴器控制器（EMC）可以扩展4个Bank的存储器rLPC2210的应用以小型化为匸也可以和其他芯片一起封装°1耍应用倾域有丁业控制、医疗系统、访问控制和POStfl等*ARM令集体系结构H前/f5ft版本.ARM7TDMI赴FV4咸本3它是冃前低端的ARM隊具有卡常广泛的应用ARM7TDMI中"DMF的含义为*T表示集成Thumb播令集；D表示支持片I：调试：M衷示Multiplier硬件藥法器:I农小JI仃EmbeddedICE,l<Z训试龙持逻廊,号外

3、部较什+IVS实现实时血线调试功能。狂于本实验霍技术的枳累和延续，课题中选用PHILIPS的LPC2210芯片作为系统微控制器。LPC2210是基于一个支持实时仿其和嵌入式跟踪的16/32位TMARMTTDMbSCPU的微控制器（包含与片内存赭器控制器接口的ARM7局部总线.射断控制器接口的AMBA高性能总线和连接片内外设功隧的VLSI外设总线hLPC2210的144脚封装、极低的功耗、爭个畀位定时器、PWM输出以及劈达9个外部中断導特性使得它的应用非常广泛;并通过配置总线，LPC2210可提供大量的GPIO接口，由于内置了很宽范围的串行通信接II,它们也非常适合于通信网关协汶转换器、嵌入式软

4、modem以及其它备种类型的应用1LPC2210将ARM7TDMI-S配置为小端（little-endim）了节顺J仇LPC2210的功能框图如图4J所示叫图4-1LPC2210内部功能逻辑!图Fig4lLPC2210internalfunctionlogicaldiagramLPC2210微控制器的所仃寄器均按照地址进行存储：LPC2210待姝功能寄存器的访问则必须遵循一定的方式。LPC2210的寄存器可以是8、16或32位。对于LPC2210地址空间的分配：片内非易失性存储器与片内SRAM之间的地址空间,保留的片内存储器的地址范围从0x00000000到0x3FFFFFFF：片内静态RAM

5、与外部存储器之间的地址空间，保留的片内存储器的地址范围从0x40003FFF到0x7FFFDFFF外部存储器组的地址范I!i|SRAM(0x81000000-0x8IFFFFFF),FLASH(0x80000000-0x8OFFFFFF)。LPC2210属于ARM7系列，ARM7TDMI-S是通用的3?位微处理器，它具仃崗性能和低功耗的特性。ARM结构是基于粘简指令集计算机(RISC)原理而设计的。指令集和相关的译码机制比复杂指令集计算机要简单得多。这样使用一个小的、廉价的处理益内核就可实现很商的指令乔吐量和实时的中断响应。由于使用了流水线技术，处理和存储系统的所冇部分都可连续工作。通常在执行

6、一条指令的同时对卜条指令进行译码，井将第三条指令从存储器中取出。ARM7TDMLS处理器使用了一个被称为THUMB的独特结构化策略，它II：常适用于那些对存储器有限制或者需要较高代码密度的大批戢产品的应用。在THUMB后面一个关键的概念是“超精简指令集”。基本上,ARM7TDMI-S处理器具有两个指令集：1. 标准32位ARM指令集16位THUMB指令集THUMB指令集的16位指令长度使其可以达到标准ARM代码两倍的密度,却仍然保持ARM的大多数性能上的优势.这些优势足使用16位寄存器的6位处理器所不具备的。因为THUMB代码和ARM代码一样,在相同的32位寄存器匕进行操作。THUMB代码仅为

7、ARM代码规模的65%,但其性能却相当于连接到16位存储器系统的相同ARM处理器性能的160%。关于ARM7TDMIS处理器的详细内容请参阅ARM官方网站上的ARM7TDMIS数据手册。LPC2210包含片内串行boot装载程序，位于片内的8kBROM。串行boot装载程序通过UART0将应用程序装入器件的RAM中并使其在RAM中执行。在装载应用程序和从RAM中执行应用程序时还耍考虑包含用户程序的片外Flash存储器的编程财。LPC2210具有16k字节的前态RAM,SRAM可用作代码和/或数据的存储.SRAM支持8位、16位和32位访问。SRAM控制器包會一个冋写缓冲区,它用于防止CPU在连

8、续的写操作时停止运行。回写缓冲区总是保存着软件发送到SRAM的垃后一个字节。该数据只有在软件请求下一次写操作时才写入SRAM（数据只有在软件执行另外一次写操作时被写入SRAM）。如果发生芯片复位，实际的SRAM内容将不会反映皿近次的再请求（即：在次芯片父位后，SRAM不会反映放后一次写入的内容）。任何在父位后检査SRAM内容的程序都必须注意这点。通过对-个单元执行两次相同的写操作可保证父位后数据的耳入。或音，也可通过在进入空闲或掉电模式前执行虚写（dummywrite）操作來保证最麻的数押4复位后被真正写入到SRAM。4.1.1 LXI模块网络控制器的选择及网络接口常见网络控制器有RealTe

9、k公司的RTL8019,RTL8201和Cirrus公司CS8900A等种类叭结合研究室的情况,在课题则中选用现有的广州周立功单片机有限公司的以太网类模块：此以太网模块使用的DEVICOM公司DM9000芯片作以太网MAC控制器。DM9000是一款提供1O/1OOM町选择的物理（PHY）接II、4K大小的双字SRAM和MH接II,竹通用处理器接I丨的岛度集成和岛效的以人网MAC控制器。DM9000的参羽连线图如图4-2千ow立千ow立asm1.心DD.、严KVCnasisG2BGRES/8GGND2>ST>>?>ssv图4-2DM9000的参考连接图Fig4-2Tlie

10、referaicecircuitforDM9000模块以人网接口为10/100M(使用排针方式引出)门兼容模式：支持TCP/IP协议，包括：ETHERNET.ARP、IP、ICMP、IGMP、UDP、TCP、HTTP.DHCP：工作方式可选择为TCPServer、TCPClient.UDF、RealCOMdriver、GroupMode和TCPAuto；组播地址、I：作端II、II标IP和端口均可设疋：提供GroupMode组播模式下的数据分组广播，实现女机通讯。4.1.2 LXI硬件触发及其接口LXI提供三种触发机制:在LAN网络上的触发:运行在LAN接口上的基于IEEE1588耕确时钟协议

11、(PTP)；基于总线的触发接II(LAI触发总线)。LXIC类模块只有基于LAN的网络上触发功能；B类模块兼有前而两个的触发机制：A类模块则兼有上述所有的三种触发机制.硬件触发可以用来开始动作LXI设备之前定义的行为,比如产生信号,测量或者让开关复位。硬件触发提供可选择的、冗余的以及在应用中要求高稱度的或音低延迟的基FLAN的触发。LXI设备通过LXI触发总线或者营运商给定的特殊硬件的连接导线来发送或并接收触发信号。LXI触发总线由4钠花链型、星型或混介型架构设备群组里分散M-LVDS信号的8根双绞线组成.每个LXI触发总线硬件通道应该使用遵循TIA/EIA-899标准的带一类接收功能的T双工

12、多点低电压差分信号(MLVDS)oLXI触发总线终端通常用终端连接器便段两端连接在一起。毎个独立的硬件通道在转换于II：转换两端乞接50Q(±5%)的电阻,然后在两电阻之间接0.01“F的电容到地。25脚连接器用來相互连接包括LXE触发总线的LXI设LXI标准推荐使用的触发总线收发器为徳州仪器(TI)的YN65MLVD080(8通道)或后SN65MLVD200A(单通逍)芯片。触发总线收发器的功能结构如图彳4所示。图4-3触发总线收发器功能结构图Fig4-3Thecirautoftnggerbusreceiverandtransmitter通常将A和B定义成一对差分信号。其功能貞们表

13、如表4-1.所示。表41接收端的逻输真值表Table4-1thelogicaltruthtableofthereceiverj入输出Vn>=VA-VBRERVn>50mVLH-50mVVVid<50mVL?Vn)-50mVLLXHZX断开Z开路L?农42驱动使能瑞的逻供貞值衣Table4-2thelogicaltmthtableofthednver输入D使能DE输入ABLHLHHHHL断开HLHX断开ZZXLZZ4.2 LXI接口硬件电路的调试硬件调试总体描述系统调试的啖件连接图如图44所示RJ-45PC机冃标板图44系统调试破件连接图Fig4-4Thehardwarecir

14、cuitofsystemdebugging系统硬件中包含CPLD和基于ARM的微控制器，因此调试过程中PC机I.需要运行ALTERA公司的QuartusII和ARM公司的ADS集成开发环境。QuartusII的基本介绍请参Altera公司的官方网站，ADS集成开发环境请参见（ARMift入式系统软件开发实例笫二章切。硬件系统主要部分的调试破件系统调试的首要任务是确保硬件系统的电源、时钟和复位电路的正常匸作。系统所用的电源有+5V、+3.3V、+1.8V和+1.5V,这就要求有很好的电磁隔离以免对ARM芯片的孩心工作电压的影响:系统用有源晶振为CPLD提供100MHz的时钟仃乩为ARM芯片用11

15、.0592MHz的无源晶振來提供时钟（芯片要求一般不趙过60MHz）：复位电路使用3.3V的上电复位.其次是接口电路。系统主要的接口有；JTAG接II（CPLD和ARM芯片用）和RJ45网络接口:还有其它接口诸如芯片之间的连线、专用调试的串口。由于CPLD和ARM芯片的JTAG接II接线方式的不同，在确宦接II的连线匸确连接的怙况卜，通过和PC机联训，进入郴应的软件环境対CFLD或ARM芯片进行系统设置,以便存储加载的调试的镜像文件:然后通过外围操作正确地访问和控制CPLD和ARM芯片正常匸作。对于RJ-45网络接II,在本课题中使用的是广州周立功单片机有限公司的以太网类模块；它内部集成了TCP/IP协议栈,具有10/100M自适应以太网接口,有TCPServer.TCPClient,TCPAuto等多种工作模式，以及一定的用八网页下截空间，可以完成嵌入式设备的网络功能调试过程中用到RS232串II,一定保证MAX232芯片的内部充电结构能够让TTL电平（Vcc：5V：VOH2.4V：；VQ2V；VilW